Designing for Printed Electronics

Gedrucktes Elektronikdesign

Eine spannende Weiterentwicklung bei Entwurf und Entwicklung elektronischer Produkte ist die Möglichkeit, die elektronische Schaltung direkt auf ein Substrat zu drucken, beispielsweise auf ein Kunststoffformteil, das Teil des Produkts wird.

❯ ❮ Javascript

Diese Folien zeigen die 2D- und 3D-Ansichten eines Beispiel-Layouts für gedruckte Elektronik. (Bild mit freundlicher Genehmigung von „csi entwicklungstechnik“ aus deren Design unter Verwendung von TactoTek® In-Mold Structural Electronics).

Diese oberflächenorientierte Implementierungstechnik wird als Printed Electronics bezeichnet. Obwohl der Begriff Printed Electronics keine präzise Beschreibung der Technologie ist, da Drucken nicht die einzige zu ihrer Herstellung verwendete Technik ist, ist der Begriff in der Branche breit akzeptiert und wird auf dieser Seite verwendet.

Es gibt eine Reihe von Ansätzen zur Herstellung gedruckter Elektronik, darunter: 3D-Druck mit leitfähigen Tinten; Stanztechniken, mit denen sowohl Leiter als auch einfache Schaltungselemente wie Transistoren erzeugt werden können; sowie Laserabscheidungsverfahren, mit denen sich Leitungsbahnen in sehr kleinem Maßstab mit ultrahoher Präzision aufbauen lassen.

Gedruckte Elektronik wird zu einer Schlüsseltechnologie werden und die Integration von Elektronik in neue Märkte ermöglichen. Gedruckte Elektronik erlaubt eine enge Verbindung zwischen Schaltung und Produkt. Von einem flexiblen Sensor, der direkt am Körper befestigt wird, bis hin zu einem multisensorischen, fingerspitzenförmigen Formteil, das es einer Roboterhand ermöglicht, einen weichen Kunststoffbecher zu halten, während Flüssigkeit hineingegossen wird – gedruckte Elektronik wird die Entwicklung innovativer neuer Lösungen in vielen Marktsegmenten ermöglichen. 

Die Technologie

Im Hinblick auf die what, die die Technologie liefert, bleibt das Grundprinzip gleich – elektronische Komponenten werden über leitfähige Pfade miteinander verbunden und bilden so eine elektronische Schaltung, die eine nützliche Funktion erfüllt. Der Unterschied liegt im Ansatz, mit dem die Schaltung aufgebaut wird.

Die schichtorientierte Fertigungstechnologie, die zur Herstellung einer herkömmlichen Leiterplatte verwendet wird, ist ein reductive process. Jede leitfähige Schicht beginnt als durchgehende Schicht aus leitfähigem Material, beispielsweise Kupfer, das anschließend weggeätzt wird, sodass nur das Kupfer übrig bleibt, das die erforderlichen leitfähigen Pfade bildet. Es handelt sich außerdem um einen mehrstufigen Prozess, da die einzelnen leitfähigen Schichten mit abwechselnden Isolationsschichten zusammengefügt werden und verschiedene Bohr- und Nachbeschichtungsprozesse angewendet werden.

Gedruckte Elektronik ist ein additive process, bei dem die Signalpfade direkt auf ein Substrat gedruckt werden. Wenn ein nachfolgender Signalpfad einen vorhandenen Pfad kreuzen muss, wird an der erforderlichen Stelle direkt ein kleines Isolationsfeld gedruckt. Es wirkt wie eine winzige Brücke und ermöglicht, dass der neue Signalpfad über den vorhandenen Pfad gedruckt wird, ohne mit ihm verbunden zu sein. Wenn das Design beispielsweise die Technologie DuPont InMold verwendet, wird die Schaltung zunächst auf ein flaches Kunststoffsubstrat gedruckt, das anschließend thermogeformt und im Spritzguss in die endgültige Produktform gebracht wird. 

Bei Verwendung gedruckter Elektronik wird das herkömmliche starre Leiterplattensubstrat aus Fiberglas nicht mehr benötigt. Stattdessen wird die Schaltung direkt als Teil des Produkts ausgebildet, wobei die Leiter letztlich der Form und den Konturen der Produktoberfläche folgen. Da weniger Material verwendet wird und weniger Abfall entsteht, wird gedruckte Elektronik in vielen Situationen letztlich kostengünstiger sein als eine herkömmliche Leiterplatte. 

Entwurf gedruckter Elektronik in Altium Designer

Abgesehen von dem Substrat, auf das das Design gedruckt wird, gibt es in einem Produkt mit gedruckter Elektronik keine physischen Schichten – leitfähige Pfade werden direkt auf das Substrat gedruckt. Wo das Design erfordert, dass sich Pfade kreuzen, wird an dieser Stelle ein kleines Feld aus dielektrischem Material gedruckt, das ausreichend über die Kreuzung hinaus erweitert ist, um das erforderliche Maß an Isolation zwischen den verschiedenen Signalen zu erreichen. 

Die zur Steuerung des Druckprozesses erforderlichen Ausgaben werden mit einem Standard-Ausgabeformat wie Gerber erzeugt.

Die Ausgaben umfassen eine Datei für:

• Jeden leitfähigen Druckdurchgang – im Wesentlichen dasselbe wie eine Kupfer-Routing-Lage in einer herkömmlichen Leiterplatte
• Jeden dielektrischen Druckdurchgang – da dielektrische Felder gedruckt werden, werden ihre Formen ebenfalls in einer Ausgabedatei wie einer Gerber-Datei angegeben.

Definieren des Layer-Stacks

Wie werden diese mehreren Druckdurchgänge also im PCB-Editor definiert? Bei gedruckter Elektronik erfordert jeder Druckdurchgang eine Ausgabedatei. Denken Sie also nicht an eine Reihe von Kupferschichten, die durch dielektrische Schichten getrennt sind, sondern an einen Satz von Druckdurchgängen, wobei jeder Durchgang entweder eine leitfähige Tintenschicht oder eine nichtleitfähige Tintenschicht ist.

Um ein Design für gedruckte Elektronik zu erstellen, erzeugen Sie zunächst eine neue PCB über File » New » PCB in den Hauptmenüs.

Die Konfiguration einer neuen Platine als Design für gedruckte Elektronik erfolgt im Layer Stack Manager. Wählen Sie Design » Layer Stack Manager in den Hauptmenüs, um auf den Layer Stack Manager zuzugreifen. Verwenden Sie dann die Dropdown-Liste  und wählen Sie Printed Electronics oder wählen Sie Tools » Features » Printed Electronics in den Hauptmenüs.

Eine neue PCB verwendet standardmäßig zwei Kupferschichten, getrennt durch eine dielektrische Schicht.

Wenn die Funktion Printed Electronics aktiviert ist, verschwindet die dielektrische Schicht zwischen den beiden Kupferschichten. Warum? Weil gedruckte Elektronik für jede Schicht eine Ausgabedatei benötigt; dielektrische Schichten werden daher nicht verwendet, da sie nicht zur Erzeugung von Ausgabedateien dienen.

Wenn die Funktion Printed Electronics aktiviert ist, wird die dielektrische Schicht entfernt.

Stattdessen werden nichtleitfähige Schichten hinzugefügt. Auf diesen Schichten können dielektrische Formen, sogenannte Patches, manuell oder automatisch überall dort definiert werden, wo sich Signalpfade auf den leitfähigen Schichten kreuzen müssen.

Non-Conductive Schichten können zwischen den Conductive Schichten eingefügt und darauf dielektrische Patches definiert werden.
Klicken Sie mit der rechten Maustaste auf eine Schicht, um eine Schicht darüber oder darunter einzufügen, eine Schicht nach oben oder unten zu verschieben oder eine Schicht zu löschen. Gedruckte Elektronik verwendet weder Bottom Solder noch Bottom Overlay; diese wurden entfernt.

Sobald die Schichten hinzugefügt wurden, legen Sie die Materialeigenschaften für jede Schicht fest.

Verwenden Sie die Ellipsen-Schaltfläche, um das Material auszuwählen, das für jede gedruckte Schicht verwendet werden soll.

Materialauswahl

Die in herkömmlichem PCB-Design und im Design gedruckter Elektronik verwendeten Materialien werden in der Materialbibliothek des Layer Stack Manager ausgewählt.

Wenn der Layer Stack Manager geöffnet ist, verwenden Sie den Befehl Tools » Material Library, um das Dialogfeld Altium Material Library zu öffnen.

• Das Dialogfeld Altium Material Library enthält Materialien sowohl für leitfähige als auch für nichtleitfähige Schichten.
• Neue Materialien können in der Bibliothek definiert werden; klicken Sie dazu unten im Dialogfeld auf die Schaltfläche New. Wenn benutzerdefinierte Materialien erstellt werden, können diese in einer benutzerdefinierten Materialbibliothek gespeichert und daraus geladen werden.
• Um ein Material für eine bestimmte Schicht auszuwählen, klicken Sie im Layer Stack Manager in der Zelle Material dieser Schicht auf das Ellipsen-Steuerelement (). Das Dialogfeld Select Material wird geöffnet und zeigt nur die Materialien an, die für diesen Schichttyp geeignet sind. Wählen Sie das gewünschte Material aus und klicken Sie auf OK.

Eigenschaftenfenster

Wenn die Registerkarte Printed Electronics Stackup des Layer-Stack-Dokuments aktiv ist, ermöglicht das Fenster Properties das Bearbeiten und Konfigurieren der Schichteigenschaften des Layer-Stacks für ein gedrucktes Design.

• Layer
  • Name – der Name der Schicht.
  • Manufacturer – der Hersteller der Schicht.
  • Material – das Material der Schicht. Dieses kann im Feld Constructions des Dialogfelds Altium Material Library dialog (Tools » Material Library) vordefiniert oder im Layer-Stack benutzerdefiniert werden. Klicken Sie auf , um das Dialogfeld Select Material dialog zu öffnen und das gewünschte Material für die aktuell ausgewählte Schicht im Layer-Stack auszuwählen.
  • Thickness – die Dicke der Signallage.
  • Dk – dies ist die Dielektrizitätskonstante (in der Elektromagnetik auch als εr bezeichnet). Sie gibt die relative Permittivität eines Isoliermaterials an, also seine Fähigkeit, elektrische Energie in einem elektrischen Feld zu speichern. Für Isolationszwecke ist ein Material mit niedrigerer Dielektrizitätskonstante besser, während in HF-Anwendungen eine höhere Dielektrizitätskonstante wünschenswert sein kann. Außerdem gilt: Je niedriger die relative Dielektrizitätskonstante, desto näher liegt das Verhalten des Materials an dem von Luft. Diese Eigenschaft ist entscheidend für die Anpassung an die Impedanzanforderungen bestimmter Übertragungsleitungen.
  • Df – dies ist der Verlustfaktor. Er gibt die Effizienz eines Isoliermaterials an, indem er die Rate des Energieverlusts für eine bestimmte Schwingungsart zeigt, beispielsweise mechanische, elektrische oder elektromechanische Schwingungen. Mit anderen Worten: Dies ist die Materialeigenschaft, die beschreibt, wie viel der übertragenen Energie vom Material absorbiert wird. Je größer der Verlustfaktor, desto größer die Energieabsorption im Material. Diese Eigenschaft wirkt sich direkt auf die Signaldämpfung bei hohen Geschwindigkeiten aus.
  • Frequency – dies ist die Frequenz, bei der das Material geprüft wird und auf die sich die Werte Dk / Df beziehen. Die Frequenz wird ebenfalls aus Materialreferenzen übernommen.
  • Description – geben Sie eine aussagekräftige Beschreibung ein.
  • Color – dies ist die erforderliche Farbe des Lötstopplacks. Klicken Sie, um eine Dropdown-Liste zum Festlegen/Ändern der Farbe zu öffnen.
  • Solid – k. A.
  • Material Frequency – k. A.
  • GlassTransTemp – dies ist die Glasübergangstemperatur (auch als T_G bezeichnet) und die Temperatur, bei der das Harz von einem glasartigen Zustand in einen amorphen Zustand übergeht und dadurch sein mechanisches Verhalten, d. h. die Ausdehnungsrate, verändert.
  • Note – geben Sie alle relevanten Hinweise für die Schicht ein.
  • Comment – geben Sie bei Bedarf Kommentare für die Lage ein.
• Board
  • Library Compliance – wenn aktiviert, werden für jede Lage, die aus der Material Library ausgewählt wurde, die aktuellen Lageneigenschaften mit den Werten der entsprechenden Materialdefinition in der Bibliothek verglichen.
  • Layers – die Anzahl der leitfähigen Lagen.
  • Dielectrics – die Anzahl der Dielektrika.
  • Conductive Thickness – dies ist die Summe der Dicken aller Signal- und Plane-Lagen (aller Kupfer- bzw. leitfähigen Lagen).
  • Dielectric Thickness – die Dicke der Dielektrikumlage(n).
  • Total Thickness – die Gesamtdicke der fertigen Leiterplatte.
• Other

Roughness – zeigt die Rauheit der leitfähigen Lagen an.

• Model Type – bevorzugtes Modell zur Berechnung der Auswirkungen der Oberflächenrauheit (weitere Informationen zu den verschiedenen Modellen finden Sie in den unten stehenden Artikeln). Gilt für alle Kupferlagen im Stack.
• Surface Roughness – Wert der Oberflächenrauheit (von Ihrem Leiterplattenfertiger erhältlich). Geben Sie einen Wert zwischen 0 und 10 µm ein, Standardwert ist 0,1 µm.
• Roughness Factor – charakterisiert die erwartete maximale Erhöhung der Leiterverluste aufgrund des Rauheitseffekts. Geben Sie einen Wert zwischen 1 und 100 ein, Standardwert ist 2.

Leiterbahnen routen

• Die Netze in einem Printed-Electronics-Design werden auf die gleiche Weise geroutet wie bei einer herkömmlichen Leiterplatte, mit dem Befehl Interactive Routing.
• Übergänge zwischen leitfähigen Lagen werden mit den Tasten + und - auf dem Ziffernblock oder mit dem Kurzbefehl Ctrl+Shift+Wheelroll durchgeführt.
• Wenn Sie während des Routens die Lage wechseln, wird ein Via hinzugefügt; die Via-Eigenschaften werden durch die entsprechende Design Rule Routing Via Style bestimmt.

Sind Vias erforderlich?

Die Software muss ein Via platzieren, um die Konnektivität des Netzes während des Routens aufrechtzuerhalten und auch um die Konnektivität zu verwalten, wenn das Routing durch Schieben oder Ziehen geändert wird. Für die Konnektivität von Lage zu Lage sind keine Vias erforderlich; die Software geht davon aus, dass sich überlappende Leiterbahnen auf unterschiedlichen Lagen verbunden sind.

Erhöhen der Routingdicke

Die Routingdicke kann bei Bedarf vergrößert werden, beispielsweise um eine Struktur wie eine gedruckte Antenne zu realisieren. Dies wird erreicht, indem mehrere Leiterbahnen auf unterschiedlichen leitfähigen Lagen übereinander platziert werden.

Dielektrische Formen hinzufügen

Nachdem die Netze geroutet wurden, besteht der nächste Schritt darin, die dielektrischen Patches zu erstellen, die erforderlich sind, um Kreuzungen unterschiedlicher Netze zu trennen. Dielektrische Formen werden auf nichtleitfähigen Lagen definiert. Sie können manuell definiert oder mithilfe von Dielectric Shapes Generator automatisch erstellt werden.

Generator für dielektrische Formen

Die Software enthält außerdem einen automatischen Dielectric Shapes Generator. Das Konzept besteht darin, zunächst das Routing auf den leitfähigen Lagen wie erforderlich abzuschließen und Vias zum Wechseln zwischen den Lagen zu platzieren.

Wenn das Routing abgeschlossen ist, führen Sie den Befehl Tools » Printed Electronics » Generate Dielectric Patterns aus, um das Dialogfeld Dielectric Shapes Generator zu öffnen. Wenn der Generator für dielektrische Formen ausgeführt wird, entfernt er alle Formen auf den Ziellagen und erstellt sie anschließend neu. Wenn Formen manuell definiert wurden, sperren Sie diese, bevor Sie Dielectric Shapes Generator ausführen.

Netzkonnektivität und Design Rule Checks

Online-DRC wird nicht unterstützt, wenn der Layer Stack als Printed Electronics konfiguriert ist, da eine andere Logik zur Definition von Verletzungsbedingungen verwendet wird; beispielsweise werden sich kreuzende Netze auf unterschiedlichen Lagen als Kurzschluss markiert. Sobald das Routing abgeschlossen ist und die Isolations-Patches definiert wurden, klicken Sie im Dialogfeld Design Rule Checker (Tools » Design Rule Check) auf die Schaltfläche Run Design Rule Check, um einen Batch-DRC durchzuführen.

Hinweise zu Netzkonnektivität und Design Rule Checks:

• Wenn ein Netz auf eine andere leitfähige Lage wechseln muss, fügen Sie ein Via ein. Dadurch wird sichergestellt, dass die Leiterbahnsegmente korrekt behandelt werden, wenn das Routing gezogen oder geschoben wird.
• Sich berührende/schneidende Leiterbahnen auf unterschiedlichen Lagen gelten als verbunden. Wenn sie zum selben Netz gehören, wird dies nicht als unterbrochenes Netz markiert; wenn sie zu unterschiedlichen Netzen gehören, wird dies als Kurzschluss markiert.
• Eine dielektrische Form ist erforderlich, um sich berührende/schneidende Leiterbahnen zu isolieren; diese Form wird auf einer nichtleitfähigen Lage platziert. Die dielektrische Form kann manuell oder durch den Dielectric Shape Generator platziert werden. Die dielektrische Form muss ausreichend über die Kanten der sich kreuzenden Leiterbahnen hinausragen, um die Anforderungen der entsprechenden Clearance Constraint Design Rule zu erfüllen.
• Für ein Printed-Electronics-Design verhalten sich die Design Rule Checks für Kurzschlüsse, Clearance-Verstöße und ungeroutete Netze wie unten beschrieben.

Design Rule für Kurzschluss

In einem Printed-Electronics-Design werden unterschiedliche Netze, die sich auf verschiedenen Lagen kreuzen, als Kurzschluss markiert. Diese Kreuzungen werden isoliert, indem ein dielektrischer Patch auf einer nichtleitfähigen Lage platziert wird.

Design Rule für Clearance

Netz-zu-Netz-Abstände werden auf allen Lagen geprüft, nicht nur auf derselben Lage.

Ungeroutetes Netz

Lagenwechsel erfordern kein Via; der Netzanalyzer erkennt, dass das Netz nicht unterbrochen ist.