ピンのパッケージ遅延

500 MHzを超えるすべての高速設計では、接続媒体、つまりダイへのボンディングワイヤーによって信号に遅延が生じます。このデバイス内部の遅延をピン・パッケージ遅延と呼びます。設計およびPCBの観点から2つのデバイスに完全なピン互換性がある場合でも、パッケージ内の伝搬時間はデバイスごとに異なるため、これを考慮する必要があります。伝搬時間の情報は、デバイスのIBIS 6ドキュメントに記載されています。Package Pinsの情報は、I/O計画段階、またはFPGAの場合は合成後に考慮する必要があります。各デバイスメーカーは、ピコ秒単位の遅延時間または長さとして規定されたパッケージ遅延を提供できるはずです。

遅延は、回路図エディターのピン、またはPCBエディターのパッド／ビアの該当フィールドを使用して、Pin Package LengthまたはPropagation Delayとして設計に組み込むことができます。入力した値は、次のように処理されます。

Pin Package Length - 各ネット内のすべてのピン・パッケージ長がPCBエディターで合算され、Total Pin/Package Lengthになります。この値は、そのネット全体のSignal Lengthに含まれます。信号長の詳細については、PCBパネルのNetsモードを参照し、信号長についての説明をご覧ください。

Propagation Delay - 各ネット内のピン／パッドおよびビアに定義されたユーザー定義の遅延値はすべて、PCBエディターでそのネットの配線遅延に加算されます。配線遅延は、Layer Stack Managerに組み込まれたSimbeor®電磁界ソルバーによって自動計算されます。パッドとビアの遅延は自動計算されませんが、ユーザーが定義できます。

回路図への遅延の組み込み

ピン・パッケージ長は、PinモードのPropertiesパネルで、回路図コンポーネントのピンの属性として定義できます。 デフォルトでは、対象ドキュメントの単位が使用されます。必要に応じて、値とともに単位を入力してください。

ピン・パッケージ長を、必要な単位とともに入力します。 

PCBエディターでの遅延の定義

Pin Package LengthとPropagation Delayの値はPCBレイアウトに転送され、 PropertiesパネルのPadモードで確認できます。

Pin Package LengthとPropagation Delayの値は、回路図からPCBに転送されます。また、PCB上で直接定義することもできます。

PCBパネルでのピン・パッケージ長と伝搬遅延の確認

Pin/Pkg Lengthは、Signal Lengthの計算に自動的に含まれます。この計算結果は、PCBパネルのさまざまなモードで表示されます。パネルをNetsモードに設定すると、選択したネット内のピンのPin/Pkg Lengthの値を確認（または編集）できます。Routed Length列には配線の長さが表示され、Signal Length列には配線の長さにそのネット内のすべてのPin/Pkg Lengthを加えた値が表示されることに注意してください。

Pin/Pkg Lengthと、それがSignal Lengthに及ぼす影響は、PCBパネルのNetsモードに表示されます。

以下の画像では、伝搬Delay列から、2組のxSignalsがMatched Lengthsデザインルールに違反していることがわかります。Delay列が強調表示されているため、このルールは長さの単位ではなく遅延の単位を使用するように設定されていることを示しています。

Delay列は、2組のxSignalsがMatched Lengthsデザインルールに違反していることを示しています。 

xSignalsに長さが含まれる条件

次の条件を満たす場合、Pin/Pkg LengthはxSignal全体の長さに自動的に含まれます。 

• その信号がxSignal定義の一部である
• そのパッドがフライバイ配線パターンで接続されていない（そのパッドに接続されているトレースが1本のみである）