ピン・パッケージ遅延

500 MHzを超えるすべての高速設計において、接続媒体やダイへのボンドワイヤは信号に遅延をもたらします。このデバイス内遅延はピンパッケージ遅延と呼ばれます。たとえ2つのデバイスが設計やPCBの観点で完全にピン互換であっても、パッケージのフライトタイムはデバイスごとに異なるため、考慮する必要があります。フライトタイムの情報は、そのデバイスのIBIS 6ドキュメント内に記載されています。パッケージピンの情報は、I/Oプランニング段階やFPGAの合成後に考慮すべきです。すべてのデバイスメーカーは、ピンパッケージ遅延をピコ秒単位の遅延または長さとして提供できるはずです。

遅延は、Pin Package LengthまたはPropagation Delayとして、回路図エディタのピンやPCBエディタのパッド/ビアの該当フィールドに入力することで設計に含めることができます。入力された値は以下のように処理されます：

Pin Package Length - 各ネット内のすべてのピンパッケージ長がPCBエディタで合算され、Total Pin/Package Length（合計ピン/パッケージ長）となり、そのネットの全体Signal Lengthに含まれます。詳細はNetsモードのPCBパネルでSignal Lengthについて詳しくご覧ください。

Propagation Delay - 各ネット内のピン/パッドおよびビアにユーザー定義されたすべての遅延値が、PCBエディタでそのネットの配線遅延に加算されます。配線遅延は、Layer Stack Managerに組み込まれたSimbeor®フィールドソルバーによって自動計算されます。パッドおよびビアの遅延は自動計算されませんが、ユーザーが定義できます。

回路図での遅延の設定

ピンパッケージ長は、PropertiesパネルのPinモードで回路図部品ピンの属性として定義できます。ソフトウェアはデフォルトで基礎となるドキュメントの単位を使用しますが、必要に応じて値とともに単位を入力してください。

必要な単位を付けてピンパッケージ長を入力します。

PCBエディタでの遅延の定義

Pin Package LengthおよびPropagation Delayの値は、PadモードのPropertiesパネルで確認できるように、PCBレイアウトに転送されます。

Pin Package LengthおよびPropagation Delayの値は、回路図からPCBに転送されるか、PCB上で直接定義することもできます。

PCBパネルでのピン/パッケージ長および伝搬遅延の確認

Pin/Pkg LengthはSignal Length計算に自動的に含まれ、PCBパネルのさまざまなモードで表示されます。パネルをNetsモードに設定すると、選択したネットのピンのPin/Pkg Length値を確認（または編集）できます。Routed Lengthカラムが配線の長さを、Signal Lengthカラムが配線長にそのネット内のPin/Pkg Lengthを加えた長さを示している点にご注目ください。

Pin/Pkg LengthとそのSignal Lengthへの影響は、NetsモードのPCBパネルで表示されます。

下図では、伝搬Delayカラムが、2組のxSignalがMatched Length設計ルールに違反していることを示しています。Delayカラムがハイライトされているため、このルールがLength単位ではなくDelay単位で設定されていることが分かります。

Delayカラムは、2組のxSignalがMatched Length設計ルールに違反していることを示しています。

xSignalsでの長さの取り扱い

Pin/Pkg Lengthは、次の場合にxSignal全体の長さに自動的に含まれます：

• その信号がxSignal定義の一部である場合
• そのパッドがフライバイ配線パターンで接続されていない場合（そのパッドに1本の配線しか接続されていない場合）