xSignalsのための設計ルールサポート

設計ルールは、要件をPCBエディタが理解して従うことができる一連の指示に変換する方法です。ルールは、オブジェクト配置中にオンラインDRCとして、またはポストプロセスとしてバッチDRCとしてチェックできます。xSignalsは、設計ルールを適用する必要があるオブジェクトを定義するために使用できます。

► 設計ルールについてもっと学ぶ

► 長さ調整についてもっと学ぶ

一致した長さのルール

マッチドレングス設計ルールは、指定されたネットの長さが指定された範囲内にあることを保証するために使用されます。このルールは、高速設計において不可欠であり、信号が到着するまでの時間（全体の長さによって決定される）だけでなく、指定された信号が同時に到着することがどれほど重要かという課題があります。信号の切り替え速度、信号の機能、およびボードに使用される材料に応じて、許容される差は最大500ミルまで、またはわずか1ミルまでとなることがあります。

下の画像は、xSignalクラスPCIE内のxSignalsを対象とし、そのxSignalsクラス内の各差動ペアの長さの差をテストするように設定されたマッチドレングス設計ルールの例を示しています。クラス内の各ペアは、そのペア内の2つのネット間の2psの遅延を超えないDelay Toleranceをもたらすルーティングされた長さを持たなければなりません。

マッチングされた長さの設計ルールの制約では、対象となる全てのネットの長さを合わせる（グループマッチングされた長さ）か、対象となるネット内の各差動ペアの2つのネットの長さを合わせるかを選択する必要があります。

下の画像は、パネルで選択されたPCIE_TX xSignalクラスと、設計スペースで選択されたxSignalsを示しています。

PCIEクラスだけでなく、TXとRXのペアに対してもクラスが定義されています。一つのTX xSignalsが適用されるマッチング長ルールに失敗していることに注意してください。##

単一ネットと差動ペアを含むxSignalsの長さ調整を計画している場合、以下のルールを作成します：

• xSignals内のネットと差動ペア間の長さマッチング要件を定義するマッチした長さのルール。一つのネット/ペアの長さを別のネット/ペアの長さと比較するためにルールを設定するには、Group Matched Lengthsオプションを有効にします。

• ペア内の長さマッチング要件を定義する、より高い優先度を持つ二番目のマッチした長さのルール。ペア内の一方のメンバーの長さを他方のメンバーと比較するためにルールを設定するには、Within Differential Pair Lengthオプションを有効にします。

このようなxSignalsの長さを調整する良いアプローチは以下の通りです：

1. xSignalのネットと差動ペアをルーティングします。

2. Interactive Length Tuningコマンドを使用して、単一のネットの長さを調整します。

3. Interactive Differential Pair Length Tuningコマンドを使用して、ペア間の長さを調整します。長さ調整では、最長のペアの中で最長の信号長を目標長として使用し、そのペアの中で最長のネットをこの長さに調整します。

4. Interactive Length Tuningコマンドを使用して、各ペア内の短いネットをペア内の他のネットに対して長さ調整します。

5. これで、PCB Rules and Violationsパネルを使用して、ペア内のマッチングされたネット長ルールを確認できます。これを行うには、パネルのRule ClassesセクションでMatched Net Lengthsを選択し、必要なRule Classesルールを右クリックして、コンテキストメニューからRun DRC Rule <RuleName>コマンドを選択します。必要に応じて、単一ネットの調整アコーディオンを調整します。

6. 次に、PCB Rules and Violationsパネルを使用して、上記で説明したプロセスを使用して、ペア間のマッチングされたネット長ルールを確認します。必要に応じて、差動ペアの調整アコーディオンを調整します。

長さのルール

長さの設計ルールは、全体の配線長が指定された範囲内に収まることを保証するために使用されます。このルールは、通常、ターゲットネットが指定された長さを超えないようにするために使用されます。例えば、回路のタイミング要件が満たされることを保証するためです。長さのルールは、上記のxSignalタイプのクエリを尊重します。

リターンパスのルール

リターンパスの設計ルールは、ルールによって対象とされる信号の上または下の指定された参照レイヤー上に連続した信号リターンパスがあるかどうかをチェックします。リターンパスは、信号レイヤー上に配置されたフィル、リージョン、ポリゴンプアから作成されることも、プレーンレイヤーであることもあります。

リターンパスレイヤーは、選択されたインピーダンスプロファイルで定義された参照レイヤーです。Return Pathの設計ルールをHigh Speedルールカテゴリーに新しく追加します。

下の画像は、xSignalリターンパスポリゴンにビアを通すための穴があることでリターンパスルール違反が発生していることを示しています。

PCBルールと違反パネルを使用してリターンパスルール違反を特定する。

正確な長さの計算

高速設計ルールを定義する上での重要な要件は、ルート長の正確な計算です。信号長を計算する従来の方法は、ルートに使用されるすべてのセグメントの中心線の長さを合計し、ビアの高さによる垂直距離（元々はボードの厚さによって決定されていた）を加えることでした。

このアプローチは、いくつかの理由から高速設計には適していません。これには以下が含まれます：

• 積層および重複するオブジェクト - ネット内の全オブジェクトの中心線の長さを単純に加算するアルゴリズムは、積層または重複するオブジェクトを考慮に入れていません。
• オブジェクト内の迷走するルートパス - パッドやビアの完全に内部にルーティングオブジェクトが存在することがよくあり、これが誤って長さに加算されることがあります。下の最初の画像が示すように、フィルオブジェクトがルーティングの一部である場合の長さの正しい計算方法を、二番目の画像が示しています。
• ビアの長さ - ブラインドビアやバリードビアはボードの全層を通過しないため、ボードの厚さだけでは垂直方向の長さを正確に判断するには不十分です。ビアが通過する銅と絶縁体の厚さを考慮に入れ、実際のビアの高さを使用する必要があります。

PCBエディタの長さ計算機は、可能な限り最も正確なルート長を返します。

これら2つの画像に示されているように、長さの計算は最短経路の中心線に沿って正確に計算されます。

ビアの正確な長さは、通過する層とスタックアップの寸法に基づいて計算されます。NetsモードのPCBパネルからの画像です。