xSignalsに対応したデザインルール

デザインルールは、設計要件をPCBエディターが理解し、従うことのできる一連の指示に変換するためのものです。ルールのチェックは、オブジェクトの配置中に行うオンラインDRC、または後処理として行うバッチDRCとして実行できます。xSignalsを使用すると、デザインルールを適用するオブジェクトを定義できます。

► 詳細はこちら：デザインルール

► 詳細はこちら：配線長チューニング

等長ルール

Matched Lengthsデザインルールは、指定したネットの配線長の差が指定範囲内に収まるようにするために使用します。このルールは高速設計に不可欠です。高速設計では、信号が到達するまでの時間（配線全体の長さによって決まります）だけでなく、指定した信号が同時に到達することも重要になります。信号のスイッチング速度、信号の機能、基板に使用する材料に応じて、許容される配線長の差は500milにもなる場合もあれば、わずか1milの場合もあります。

下の画像は、xSignalクラスPCIE内のxSignalsを対象とし、そのxSignalsクラス内の各差動ペアの配線長の差を検証するように設定したMatched Lengthsデザインルールの例です。クラス内の各ペアは、ペアを構成する2つのネット間の遅延差Delay Toleranceが2ps以下になるように配線する必要があります。

Matched Lengthsデザインルールの制約では、対象となるすべてのネットの配線長を揃える（Group Matched Lengths）か、対象ネット内の各差動ペアを構成する2つのネットの配線長を揃えるかを選択する必要があります。

下の画像では、パネルでPCIE_TX xSignalクラスが選択されており、デザインスペース内でも対応するxSignalsが選択されています。

PCIEクラスのほかに、TXペアとRXペアのクラスも定義されています。TX xSignalsの1つが、適用される等長ルールに違反していることに注目してください。##

単一ネットと差動ペアを含むxSignalsの配線長を調整する場合は、次のルールを作成します。

• 配線長を揃えるための要件between nets and differential pairs in xSignalsを定義する等長ルール。あるネット／ペアの長さを別のネット／ペアの長さと比較して検証するには、 Group Matched Lengths オプションを有効にします。

• within-pairの配線長を揃えるための要件を定義する、優先順位の高い2つ目の等長ルール。ペアの一方のネットの長さをもう一方のネットの長さと比較して検証するには、 Within Differential Pair Length オプションを有効にします。

このようなxSignalsの配線長を調整するには、次の手順が効果的です。

1. xSignalのネットと差動ペアを配線します。

2.  Interactive Length Tuning コマンドを使用して、単一ネットの配線長を調整します。

3.  Interactive Differential Pair Length Tuning コマンドを使用して、ペアの配線長をbetween調整します。配線長チューニングでは、最も長いペア内の最も長い信号の配線長を目標長とし、各ペア内の長い方のネットをこの長さに調整します。

4.  Interactive Length Tuning コマンドを使用して、各ペアwithinの短い方のネットの配線長を、ペア内のもう一方のネットに合わせて調整します。

5. これで、 PCB Rules and Violations パネルを使用して、 within-pair のMatched Net Lengthルールを確認できます。確認するには、パネルの Rule Classes セクションで Matched Net Lengths を選択し、対象の Matched Lengths ルールを右クリックして、コンテキストメニューから Run DRC Rule <RuleName> コマンドを選択します。必要に応じて、単一ネットの配線長調整用アコーディオンを調整します。

6. 次に、 PCB Rules and Violations パネルを使用し、先ほど説明した手順で between-pair のMatched Net Lengthルールを確認します。必要に応じて、差動ペアの配線長調整用アコーディオンを調整します。

配線長ルール

Lengthデザインルールは、配線全体の長さが指定範囲内に収まるようにするために使用します。通常、このルールは、たとえば回路のタイミング要件を満たすために、対象ネットの配線長が指定した長さを超えないようにする目的で使用します。配線長ルールは、上記のxSignalタイプのクエリに対応しています。

リターンパスルール

Return Pathデザインルールは、ルールの対象となる信号の上または下にある指定のリファレンス層に、連続した信号リターンパスがあるかどうかをチェックします。リターンパスには、信号層に配置したフィル、リージョン、ポリゴンポア、またはプレーン層を使用できます。

リターンパス層は、選択したインピーダンスプロファイルで定義されているリファレンス層です。High Speedルールカテゴリに、新しいReturn Pathデザインルールを追加します。

下の画像は、xSignalのリターンパスポリゴンにビアを通すための穴があることによって発生した、Return Pathルール違反を示しています。

PCB Rules and Violationsパネルを使用して、Return Pathルール違反の位置を特定しています。##

正確な配線長計算

高速設計のデザインルールを定義するうえで重要な要件の1つは、配線長を正確に計算することです。従来の信号長の計算方法では、配線に使用されるすべてのセグメントの中心線の長さに加え、ビアの高さによる垂直方向の距離を合計していました。この距離は、もともとは基板の厚さに基づいて求められていました。

この方法は、次のような理由から高速設計には不十分です。

• 重なり合うオブジェクト：ネット内のすべてのオブジェクトの中心線の長さを単純に合計するアルゴリズムでは、積み重なったオブジェクトや重なり合ったオブジェクトを適切に処理できません。
• オブジェクト内で蛇行する配線経路：下の最初の画像に示すように、パッドやビアの内部に完全に収まる配線オブジェクトが存在することがあり、その長さが誤って加算される可能性があります。2つ目の画像は、フィルオブジェクトが配線の一部になっている場合の、正しい配線長の計算方法を示しています。
• ビアの長さ：ブラインドビアとベリードビアは基板のすべての層を貫通するわけではないため、基板の厚さを用いても垂直方向の長さを十分な精度で求めることはできません。ビアが通過する銅箔と絶縁材の厚さを考慮し、実際のビアの高さを使用する必要があります。

PCBエディターの配線長計算機能は、可能な限り正確な配線長を算出します。

これら2つの画像に示すように、配線長は最短経路の中心線に沿って正確に計算されます。

ビアについては、通過する層とスタックアップの寸法に基づいて、正確な長さが計算されます。画像は、NetsモードのPCBパネルです。