Kỹ thuật nối qua lỗ (Via stitching) là phương pháp được sử dụng để kết nối các vùng đồng có diện tích lớn trên các lớp khác nhau, từ đó tạo ra một kết nối dọc vững chắc xuyên suốt cấu trúc bảng mạch, giúp duy trì trở kháng thấp và các vòng hồi ngắn. Kỹ thuật này cũng có thể được sử dụng để kết nối các vùng đồng vốn có thể bị cô lập trở lại với mạng của chúng
Via shielding có chức năng khác, trong thiết kế RF, nó được sử dụng để giúp giảm nhiễu chéo và nhiễu điện từ trong một đường dẫn đang truyền tín hiệu RF. Một via shield, còn được gọi là via fence hoặc picket fence, được tạo ra bằng cách đặt một hoặc nhiều hàng via dọc theo đường dẫn tín hiệu. Trong Altium Designer, điều này được gọi là via shielding
Altium Designer hỗ trợ cả via stitching và via shielding. Vì quy trình thêm via stitching hoặc via shielding tương tự nhau, trang này sẽ đề cập đến cả hai chủ đề
Via stitching được thực hiện như một quy trình hậu xử lý, lấp đầy các khu vực đồng trống bằng các via stitching. Để có thể thực hiện via stitching, phải có các vùng đồng chồng chéo được gắn với mạng được chỉ định, trên các lớp khác nhau. Các vùng đồng được hỗ trợ bao gồm: Fills , Solid Regions , Polygons và Power Planes
Để thêm các lỗ vias nối vào một mạng, hãy chọn lệnh Tools » Via Stitching/Shielding » Add Stitching to Net lệnh từ các menu. Cửa sổ Add Stitching to Net hộp thoại sẽ mở ra, nơi Net , Stitching Parameters và Via Style được chỉ định. Khi nhấp vào nút OK nút được nhấp, thuật toán ghép nối sẽ xác định tất cả các vùng điền, vùng đặc, đa giác và mặt phẳng nguồn gắn với mạng đã chọn và cố gắng kết nối chúng qua bảng mạch, sử dụng via và mẫu ghép nối đã chỉ định
Add Stitching to Net hộp thoại, các bộ via hiện có sau đó được chỉnh sửa trong Via Stitching hộp thoại ( , hoặc trong Properties bảng điều khiển ( Các trường cho cả ba phần này được mô tả bên dưới.
Stitching Parameters
Tham số khâu điều khiển vị trí đặt các lỗ vi khâu.
Same Net Clearances
Có hai cách để kiểm soát khoảng cách giữa các lỗ nối và các lỗ khác cũng như các điểm tiếp xúc trên cùng một mạng: hoặc sử dụng quy tắc thiết kế Khoảng cách áp dụng, hoặc sử dụng Default Via/Pad Clearance được chỉ định tại đây. Nếu phát hiện quy tắc áp dụng, các thiết lập của quy tắc sẽ được so sánh với Add Stitching to Net cài đặt trong hộp thoại và giá trị nào chặt chẽ hơn sẽ được sử dụng.
Khoảng cách trên cùng một mạng (
Create new clearance rule Add Stitching to Net dlg)Nhấp để tạo quy tắc thiết kế Khoảng cách mới, được cấu hình để xác định khoảng cách giữa các lỗ vias nối và các lỗ vias cũng như pad khác trên cùng một mạng. Cài đặt quy tắc này được sử dụng để đảm bảo vị trí nối tiềm năng là hợp lệ. Khi nhấp vào nút, Edit PCB Rule - Clearance Rule hộp thoại sẽ mở ra, nơi các ràng buộc của quy tắc được thiết lập. Lưu ý rằng quy tắc được đặt tên và phạm vi áp dụng nhắm vào mạng được chọn trong Add Stitching to Net hộp thoại.
Edit clearance rule Add Stitching to Net dlg)Nếu đã có quy tắc thiết kế khoảng cách áp dụng, nút này sẽ hiển thị thay cho nút Create new clearance rule nút. Nhấp để thay đổi cài đặt quy tắc.
Default Via/Pad Clearance Các lỗ vias nối chỉ được đặt tại các vị trí nối tiềm năng nếu có khoảng trống đủ lớn. Vì các vị trí nối tiềm năng được xác định bởi lưới nối, nên chúng có thể cách nhau xa hơn so với cài đặt này.
Min Boundary Clearance Các lỗ vias nối chỉ được đặt tại các vị trí nối tiềm năng nếu có khoảng cách an toàn này đến mép của các vùng Polygon/Fill/Plane.
Khoảng cách từ lỗ nối đến các đối tượng trên các mạng khác được kiểm soát bởi quy tắc thiết kế khoảng cách áp dụng. Lỗ nối sẽ không được đặt tại vị trí nối tiềm năng nếu vi phạm quy tắc thiết kế áp dụng.
Via Style
Các thuộc tính của lỗ nối được hiển thị trong Via Style của hộp thoại. Các thuộc tính này có thể được xác định bằng:
Các cài đặt mới mà bạn nhập vào hộp thoại, hoặc
Dựa trên các thiết lập của một Via Template , hoặc
Dựa trên các thiết lập được định nghĩa trong Routing Via Style design rule , nếu bạn đang đặt một bộ lỗ nối mới.
Kiểu lỗ (
Diameters Trình chỉnh sửa PCB hỗ trợ 3 loại đường kính lỗ via trên mặt phẳng X-Y: Có cùng đường kính trên tất cả các lớp đồng\r\n\r\n","placement":"top","arrow":true}">Đơn giản , Cấu hình đường kính của: lớp trên cùng, tất cả các lớp giữa và lớp dưới cùng, một cách độc lập.\r\n\r\n","placement":"top","arrow":true}"> trên-giữa-dưới, hoặc Cấu hình đường kính của từng lớp đồng một cách độc lập.\r\n\r\n","placement":"top","arrow":true}"> toàn bộ chồng lớp. Nhấp để chọn cấu trúc lỗ thông cần thiết cho các lỗ thông nối. Tìm hiểu thêm về Via Stack .
Hole Size Chỉ định giá trị kích thước lỗ cho các lỗ vias nối.
Tolerance Việc thiết lập các thuộc tính dung sai lỗ có thể giúp xác định độ vừa vặn và giới hạn của bảng mạch. Chỉ định dung sai lỗ Tối thiểu (-) và Tối đa (+) cho các lỗ nối.
Diameter Đường kính của các lỗ vias nối trong mặt phẳng X-Y.
Thermal Relief Via Stitching dlg & Properties panel)Bật hộp kiểm để cho phép định nghĩa các thiết lập kiểu kết nối đa giác cục bộ cho tất cả các lỗ vias trong bộ, sau đó nhấp vào từ khóa liên kết để cấu hình các thiết lập trong hộp thoại Edit Polygon Connect Style hộp thoại ( Ngoài việc áp dụng các cài đặt trong hộp thoại/bảng điều khiển, bạn cũng phải đổ lại tất cả các đa giác bị ảnh hưởng nơi các lỗ vias kết nối bằng kiểu kết nối nổi.
Load Values from Routing Via Style Rule Add Stitching to Net dlg)Khi bạn nhấp vào nút này, các thuộc tính của lỗ dẫn trong quy tắc Kiểu Lỗ Dẫn Đường Dẫn áp dụng sẽ được áp dụng tại đây trong Add Stitching to Net hộp thoại. Tìm hiểu thêm về quy tắc thiết kế Kiểu Đường Dẫn Via .
Via Template Khi bạn chọn một mẫu via từ danh sách thả xuống này, các thuộc tính của mẫu via đó sẽ được áp dụng tại đây trong Add Stitching to Net hộp thoại. Khi một mẫu được chọn, trường Library trường sẽ hiển thị thư viện mà mẫu via được liên kết đến, và bao gồm tùy chọn để Unlink mẫu từ thư viện đó. Tìm hiểu thêm về Làm việc với các mẫu lỗ dẫn qua pad .
Properties – Net Mạng mà các via nối sẽ kết nối. Kiểu kết nối via (giảm áp hoặc trực tiếp) được xác định bởi đối tượng mà via được kết nối và các quy tắc thiết kế áp dụng. Thông tin thêm về điều này có trong phần Ghi chú .
Properties – Drill Pair / Via Type Các lớp bắt đầu và kết thúc mà các lỗ vias nối trải dài trên mặt phẳng Z có thể được cấu hình theo yêu cầu (khoảng cách này được gọi là drill pair ). Khoảng cách Z-plane cho phép của các lỗ vias được cấu hình trong tab Via Types tab của Layer Stack Manager ( , chỉ các khoảng cách được định nghĩa ở đó mới xuất hiện trong menu thả xuống Drill Pair. Nhấp vào nút Via Types để mở Layer Stack Manager , nơi bạn có thể cấu hình các loại lỗ thông có sẵn cho chồng lớp đang hoạt động. Tìm hiểu thêm về Các loại lỗ thông .
Properties – Locked Add Stitching to Net dlg)Nếu được bật, tất cả các lỗ vias trong tập hợp các lỗ vias nối này sẽ có thuộc tính Locked được bật.
Solder Mask Expansion Việc mở rộng mặt nạ hàn (hoặc che phủ) có thể dựa trên: quy tắc thiết kế Mặt nạ hàn áp dụng hoặc giá trị mở rộng được chỉ định tại đây trong hộp thoại (có thể bị ghi đè bởi Che phủ hoặc đóng hoàn toàn lỗ mở trên mặt nạ hàn.\r\n\r\n","placement":"top","arrow":true}">tenting the via ). Tùy chọn bạn chọn sẽ được áp dụng cho tất cả các lỗ vias trong tập hợp các lỗ vias nối này.
Trước tiên, hãy chọn Net sẽ được sử dụng để ghép vì điều này ảnh hưởng đến hành vi của các tùy chọn khác, chẳng hạn như nhấp vào nút Load values from Routing Via Style Rule . Nếu mạng đã được chọn trong không gian thiết kế, mạng đó sẽ tự động được chọn khi bạn mở hộp thoại Add Stitching to Net hộp thoại.
Các lỗ vias che chắn được xác định bằng VSn : V ia S titching, trong đó giá trị số n xác định lỗ vias này thuộc cùng một liên kết vias với các lỗ vias khác có cùng mã số.
Kiểu kết nối lỗ (giảm áp hoặc trực tiếp) được xác định bởi: ràng buộc thiết kế Kiểu kết nối đa giác áp dụng cho các đa giác, ràng buộc thiết kế Kiểu kết nối mặt phẳng áp dụng cho các mặt phẳng nguồn, với các kết nối trực tiếp cho các vùng đặc và vùng tô màu.
Sau khi hoàn tất việc ghép nối, bạn sẽ cần đổ lại tất cả các đa giác bị ảnh hưởng nơi các lỗ via kết nối bằng kiểu kết nối relief.
Mỗi bộ lỗ vias ghép nối được thêm vào một tập hợp, thiết lập PCB bảng điều khiển sang Unions để khám phá các tập hợp này ( ).
Để chỉnh sửa một bộ lỗ vias nối, nhấp đúp vào bất kỳ lỗ vias nào trong bộ để mở hộp thoại Via Stitching hộp thoại, hoặc Properties bảng điều khiển nếu nó được cấu hình để mở khi nhấp đúp ( ). Ngoài ra, kéo một hình chữ nhật chọn (từ trái sang phải) bao gồm một hoặc nhiều lỗ nối, sau đó chỉnh sửa cài đặt trong Properties bảng điều khiển.
Tools » Via Stitching » Remove Via Stitching Group lệnh, sau đó nhấp vào bất kỳ lỗ nối nào trong nhóm.
Thuật toán nối lỗ via xử lý các đa giác, vùng tô màu, vùng đặc và mặt phẳng nguồn theo cách sau:
Các đa giác, vùng và vùng tô màu nằm trên cùng một mạng sẽ được nối ở bất kỳ điểm nào chúng chồng chéo trên các lớp khác nhau. Nếu có các đa giác, vùng hoặc vùng tô màu trên các mạng khác đang chồng chéo trong khu vực đó (trên một lớp khác), việc nối sẽ không được áp dụng trong vùng đó. Các vùng mặt phẳng chồng chéo trên các mạng khác sẽ được bỏ qua.
Các vùng mặt phẳng chồng chéo trên mạng mục tiêu luôn được nối, bất kể sự hiện diện của các vùng mặt phẳng (trên lớp khác) thuộc các mạng khác. Quy tắc 1 ở trên áp dụng nếu có đa giác, vùng hoặc vùng tô màu chồng chéo trong cùng một khu vực.
To summarize these two rules - trên các lớp khác, các lớp phẳng của mạng khác luôn được xuyên qua bởi các lỗ nối, nhưng các đa giác, vùng hoặc vùng tô màu của mạng khác thì không. Nếu thiết kế bao gồm các đa giác của mạng khác trong một khu vực yêu cầu các lỗ nối, hãy tạm thời gác lại các đa giác đó, định nghĩa các lỗ nối, sau đó bỏ gác và đổ lại các đa giác đó. Tìm hiểu thêm về việc tạm ngưng và đổ lại đa giác .
Tập hợp các lỗ vias trong mỗi khu vực ghép vias duy nhất được nhóm lại thành một Một tập hợp các đối tượng mà trình chỉnh sửa PCB nhận diện là một nhóm duy nhất\r\n
\r\n","placement":"top","arrow":true}">. Toàn bộ tập hợp này có thể được di chuyển, và khu vực cũng có thể được thay đổi kích thước
Kéo cửa sổ chọn từ trái sang phải để chọn một khu vực nối, sau đó di chuyển hoặc thay đổi kích thước bằng cách định vị chuột để có con trỏ chính xác.
Modifying the Via Stitching Area
Kéo một hình chữ nhật chọn bên trong (từ trái sang phải) sao cho nó bao gồm một hoặc nhiều lỗ nối. Ranh giới của khu vực nối đã chọn sẽ được hiển thị, như thể hiện trong hình động ở trên.
Để di chuyển vùng ghép nối đã chọn - đặt con trỏ chuột vào bên trong vùng, khi con trỏ di chuyển
Để thay đổi kích thước vùng ghép đã chọn bằng cách di chuyển cạnh - đặt con trỏ chuột lên cạnh, khi con trỏ di chuyển cạnh
Để thay đổi kích thước liên kết ghép đã chọn bằng cách di chuyển một đỉnh - đặt con trỏ chuột lên cạnh, khi con trỏ di chuyển đỉnh
Sau khi thả nút chuột, bạn sẽ được nhắc Re-generate via stitching? , nhấp vào Yes để cập nhật đường nối tại vị trí mới /shape, hoặc nhấp vào No nếu bạn chưa hoàn tất việc chỉnh sửa hình dạng
Via che chắn được sử dụng để cách ly một mạng khỏi nhiễu tiềm ẩn hoặc hiện tượng ghép từ các tín hiệu lân cận. Các via che chắn phải được bố trí khoảng cách phù hợp với tần số cao nhất cần bảo vệ. Thiết kế đúng đắn của lớp che chắn là rất quan trọng; một lớp che chắn thiết kế kém có thể thực sự góp phần gây ra các vấn đề EMI nếu khoảng cách nằm ở tần số cộng hưởng của tín hiệu lân cận. Điều này được thảo luận chi tiết hơn trong phần Ghi chú về Via Che chắn
Để đặt lớp chắn xung quanh một mạng đã được định tuyến, hãy chọn lệnh Tools » Via Stitching/Shielding » Add Shielding to Net lệnh từ các menu. Hộp thoại Add Shielding to Net hộp thoại sẽ xuất hiện để bạn cấu hình Net to Shield và các Shielding Parameters , tham chiếu Net và Via Style theo yêu cầu. Các lỗ vias sẽ được đặt dọc theo cả hai bên của (các) mạng đã chọn, bất cứ nơi nào có thể đặt một lỗ vias tuân thủ các quy tắc thiết kế hiện hành
Add Shielding to Net hộp thoại, các bộ lỗ vias hiện có sau đó được chỉnh sửa trong Via Shielding hộp thoại ( , hoặc trong Properties bảng điều khiển ( Các trường cho cả ba tùy chọn này được mô tả bên dưới.
Shielding Parameters
Các tham số che chắn kiểm soát mạng (các mạng) được che chắn và mẫu đặt lỗ via che chắn.
Via Style
Các thuộc tính của lỗ vias che chắn được hiển thị trong Via Style khu vực của hộp thoại. Các thuộc tính này có thể được xác định bằng:
Các cài đặt mới mà bạn nhập vào hộp thoại, hoặc
Dựa trên các thiết lập của một đối tượng đã chọn Via Template , hoặc
Dựa trên các thiết lập được định nghĩa trong Routing Via Style design rule , nếu bạn đang đặt một bộ lỗ vias che chắn mới.
Kiểu lỗ vias (
Diameters Trình chỉnh sửa PCB hỗ trợ 3 loại đường kính lỗ dẫn trên mặt phẳng X-Y: Có cùng đường kính trên tất cả các lớp đồng\r\n\r\n","placement":"top","arrow":true}">Đơn giản , Cấu hình đường kính của: lớp trên cùng, tất cả các lớp giữa và lớp dưới cùng, một cách độc lập.\r\n\r\n","placement":"top","arrow":true}"> trên-giữa-dưới, hoặc Cấu hình đường kính của từng lớp đồng một cách độc lập.\r\n\r\n","placement":"top","arrow":true}"> toàn bộ chồng lớp. Nhấp để chọn cấu trúc lỗ thông cần thiết cho các lỗ thông che chắn. Tìm hiểu thêm về Via Stack .
Hole Size Chỉ định giá trị kích thước lỗ cho các lỗ vias che chắn.
Tolerance Việc thiết lập các thuộc tính dung sai lỗ có thể giúp xác định độ vừa vặn và giới hạn của bảng mạch. Chỉ định dung sai lỗ Tối thiểu (-) và Tối đa (+) cho các lỗ vias che chắn.
Diameter Đường kính của các lỗ vias che chắn trong mặt phẳng X-Y.
Thermal Relief Via Shielding dlg & Properties panel)Bật hộp kiểm để cho phép định nghĩa các thiết lập kiểu kết nối đa giác cục bộ cho tất cả các lỗ vias trong bộ, sau đó nhấp vào từ khóa liên kết để cấu hình các thiết lập trong hộp thoại Edit Polygon Connect Style hộp thoại ( Ngoài việc áp dụng các cài đặt trong hộp thoại/bảng điều khiển, bạn cũng phải đổ lại tất cả các đa giác bị ảnh hưởng nơi các lỗ vias kết nối bằng kiểu kết nối nổi.
Load Values from Routing Via Style Rule Add Shielding to Net dlg)Khi bạn nhấp vào nút này, các thuộc tính của lỗ dẫn trong quy tắc Kiểu lỗ dẫn định tuyến áp dụng sẽ được áp dụng tại đây trong Add Shielding to Net hộp thoại. Tìm hiểu thêm về quy tắc thiết kế Kiểu Via định tuyến .
Via Template Khi bạn chọn một mẫu via từ danh sách thả xuống này, các thuộc tính của mẫu via đó sẽ được áp dụng tại đây trong Add Shielding to Net hộp thoại. Khi một mẫu được chọn, trường Library trường sẽ hiển thị thư viện mà mẫu via được liên kết đến, và bao gồm tùy chọn để Unlink mẫu từ thư viện đó. Tìm hiểu thêm về Làm việc với các mẫu lỗ dẫn qua pad .
Properties – Net Mạng mà các lỗ vias che chắn sẽ kết nối. Kiểu kết nối via (giảm áp hoặc trực tiếp) được xác định bởi đối tượng mà via được kết nối và các quy tắc thiết kế áp dụng. Thông tin thêm về điều này có trong phần Ghi chú .
Properties – Drill Pair / Via Type Các lớp bắt đầu và kết thúc mà các lỗ via che chắn trải dài trên mặt phẳng Z có thể được cấu hình theo yêu cầu (khoảng cách này được gọi là drill pair ). Khoảng cách cho phép của lỗ vias trên mặt phẳng Z được cấu hình trong tab Via Types tab của Layer Stack Manager ( , chỉ các khoảng cách được định nghĩa ở đó mới xuất hiện trong menu thả xuống Drill Pair. Nhấp vào nút Via Types để mở Layer Stack Manager , nơi bạn có thể cấu hình các loại lỗ vias có sẵn cho chồng lớp đang hoạt động. Tìm hiểu thêm về Các loại lỗ vias .
Properties – Locked Add Shielding to Net dlg)Nếu được bật, tất cả các lỗ vias trong bộ lỗ vias che chắn này sẽ có thuộc tính Locked được bật.
Solder Mask Expansion Việc mở rộng mặt nạ hàn (hoặc che phủ) có thể dựa trên: quy tắc thiết kế Mặt nạ hàn áp dụng hoặc giá trị mở rộng được chỉ định tại đây trong hộp thoại (có thể bị ghi đè bởi Che phủ hoặc đóng hoàn toàn lỗ mở trên mặt nạ hàn.\r\n\r\n","placement":"top","arrow":true}">tenting the via ). Tùy chọn bạn chọn sẽ được áp dụng cho tất cả các lỗ vias trong bộ lỗ vias che chắn này.
Chọn Net cần che chắn trước vì điều này ảnh hưởng đến hành vi của các tùy chọn khác, chẳng hạn như nhấp vào nút Load values from Routing Via Style Rule . Nếu mạng đã được chọn trong không gian thiết kế, mạng đó sẽ tự động được chọn khi bạn mở hộp thoại Add Shielding to Net hộp thoại.
Các lỗ vias che chắn được xác định bằng VSHn : V ia SH ielding, trong đó giá trị số n xác định lỗ vias này thuộc cùng một tập hợp che chắn vias với các lỗ vias khác có cùng mã số.
Kiểu kết nối lỗ (relief hoặc direct) được xác định bởi ràng buộc thiết kế Kiểu kết nối đa giác (Polygon Connect Style) áp dụng cho các đa giác, và ràng buộc thiết kế Kiểu kết nối mặt phẳng (Plane Connect Style) áp dụng cho các mặt phẳng nguồn.
Sau khi quá trình ghép nối hoàn tất, bạn sẽ cần đổ lại tất cả các đa giác bị ảnh hưởng có quy tắc thiết kế Kiểu kết nối đa giác áp dụng chỉ định kiểu kết nối relief.
Mỗi bộ lỗ vias che chắn được thêm vào một tập hợp , thiết lập PCB bảng điều khiển sang Unions để khám phá các tập hợp này ( ).
Để chỉnh sửa một tập hợp các lỗ vias cách ly, nhấp đúp vào bất kỳ lỗ vias nào trong tập hợp để mở hộp thoại Via Shielding hộp thoại, hoặc bảng điều khiển Properties bảng điều khiển nếu nó được cấu hình để mở khi nhấp đúp ( ). Ngoài ra, kéo một hình chữ nhật chọn bên trong (từ trái sang phải) bao gồm một hoặc nhiều lỗ vias che chắn, sau đó chỉnh sửa các cài đặt trong Properties bảng điều khiển.
Tools » Via Stitching/Shielding » Remove Via Shielding Group lệnh, sau đó nhấp vào bất kỳ lỗ vias nào trong nhóm.
Bạn có thể thực hiện che chắn mạng một phần hoặc che chắn nhiều mạng:
Nếu bạn không muốn che chắn toàn bộ mạng, hãy chọn các đoạn đường dẫn cần thiết trước, sau đó bật tùy chọn Selected Objects tùy chọn đã được bật.
Để che chắn nhiều mạng liền kề, hãy chọn các mạng trong không gian thiết kế, sau đó thực hiện che chắn với Selected Objects tùy chọn được bật.
Lưu ý rằng một cặp vi sai có thể được che chắn bằng kỹ thuật nhiều mạng Selected Objects hoặc bằng cách chọn một trong hai mạng của cặp vi sai trong Net to Shield danh sách thả xuống.
Sử dụng Add shielding copper tùy chọn này để thêm một đa giác bao quanh các lỗ vias cách ly, bao gồm Add clearance cutout tùy chọn để cắt bớt đa giác sao cho chỉ bao quanh các lỗ vias. Đọc chủ đề " Bao gồm đồng che chắn với các lỗ vias che chắn " bên dưới để tìm hiểu thêm về các tùy chọn này.
Kích thước và vị trí của các lỗ vias che chắn không phải là một khoa học chính xác, nhưng có những hướng dẫn đã được thiết lập dựa trên thử nghiệm thực nghiệm.
"Kết nối không quá λ/20, với chiều dài đoạn nối không dài hơn giá trị này. Đây thực sự là một quy tắc rất tốt để nối bất kỳ vùng lấp đầy đất nào với mặt phẳng đất trên thiết kế nhiều lớp. λ là bước sóng của tần số có ý nghĩa cao nhất cho thiết kế (giả sử tần số là 1 GHz nếu không biết), trong đó:
f = C / λ
Lưu ý: C (tốc độ ánh sáng) sẽ xấp xỉ 60% tốc độ trong không gian tự do đối với bức xạ điện từ truyền qua PCB điện môi FR4."
Như đã đề cập trong diễn đàn thảo luận (5) , đối với một PCB có ăng-ten tích hợp, "khoảng cách giữa các lỗ nối không nên vượt quá 1/4 bước sóng cộng hưởng của bạn."
Cuộc thảo luận trên diễn đàn cũng đề cập đến một ghi chú kỹ thuật(6) , trong đó nêu rõ rằng "quy tắc chung là đặt các lỗ vias nối với nhau cách nhau không quá λ λ
Ngoài việc thêm các lỗ vias che chắn dọc theo mỗi bên của đường dẫn, bạn cũng có thể bao gồm đồng che chắn, như được hiển thị trong các hình ảnh bên dưới. Để thực hiện điều này, hãy bật tùy chọn Add shielding copper tùy chọn trong hộp thoại Via Shielding hộp thoại. Lớp đồng này được tạo dưới dạng đa giác, do đó nó tuân thủ các quy tắc thiết kế Khoảng cách an toàn và Kiểu kết nối đa giác áp dụng
Tùy chọn Add shielding copper sẽ thêm một đa giác bao quanh các lỗ vias che chắn. Cạnh đa giác nằm xa mạng được che chắn sẽ chạm vào cạnh của các lỗ vias. Cạnh đa giác nằm liền kề với mạng được che chắn sẽ được lùi lại so với mạng theo quy tắc thiết kế Khoảng cách áp dụng. Nếu tùy chọn Add clearance cutout tùy chọn này cũng được bật, đa giác sẽ được lùi lại so với mạng được che chắn theo Distance trong hộp thoại Add Shielding to Net hộp thoại. Di chuột qua hình ảnh bên dưới để xem sự khác biệt
Để đơn giản hóa quy trình làm việc với một mảng các lỗ nối/lỗ che chắn, cả hai loại đều được tự động nhóm lại thành một tập hợp. Các tập hợp được quản lý thông qua bảng điều khiển PCB
Chọn bằng bảng điều khiển PCB
Để chọn mảng, chuyển sang PCB bảng điều khiển sang Unions chế độ và chọn Via Stitching hoặc Via Shielding liên kết. Tất cả các lỗ vias thuộc mảng đó sẽ được chọn nếu Select hộp kiểm được bật trong bảng điều khiển (như hình dưới đây). Ngoài ra, bạn có thể nhấp đúp vào bất kỳ lỗ nối nào trong mảng để mở bảng Thuộc tính và chỉnh sửa mảng
Sử dụng PCB bảng điều khiển ở Unions để chọn tất cả các lỗ via trong một mảng ghép nối hoặc che chắn. Trong hình ảnh này, cả bốn liên kết che chắn lỗ via đều được chọn.
Hành vi chọn
Có thể chọn và xóa từng lỗ vias nối hoặc che chắn riêng lẻ.
Nếu tùy chọn Popup Selection Dialog tùy chọn này được bật trong Preferences ( ), việc nhấp vào một lỗ via riêng lẻ thuộc về một tập hợp sẽ hiển thị danh sách bao gồm tập hợp đó, như hình trên. Khi một tập hợp được chọn, tập hợp các lỗ via đó có thể bị xóa trong không gian làm việc hoặc chỉnh sửa trong Properties bảng điều khiển.
Nếu Popup Selection hộp thoại không được bật, thì việc nhấp vào một đường dẫn riêng lẻ thuộc về một liên kết sẽ hoạt động như sau:
Lần nhấp đầu tiên sẽ chọn đường dẫn riêng lẻ.
Lần nhấp thứ hai và các lần nhấp tiếp theo sẽ chọn đối tượng tiếp theo theo thứ tự ưu tiên được sử dụng khi có các đối tượng chồng chéo: ví dụ: linh kiện, đa giác, liên kết via (nếu các đối tượng đó nằm dưới con trỏ).
Hoặc, sau khi nhấp chuột đầu tiên chọn đường dẫn riêng lẻ, nhấn phím tắt Shift+Tab Select Overlapping lệnh. Tiếp tục nhấn Shift+Tab
Có thể chọn một liên kết ghép bị giới hạn trong một khu vực bằng cách kéo một cửa sổ chọn bên trong xung quanh bất kỳ via nào trong liên kết (kéo từ trái sang phải), như được minh họa trong hình động trong phần Sửa đổi khu vực ghép via do người dùng định nghĩa trên trang này.
Các thuộc tính của một tập hợp via ghép nối hoặc che chắn có thể được chỉnh sửa sau khi đã được chọn, trong phần Via Stitching hoặc Via Shielding chế độ của Properties bảng điều khiển. Nhấp đúp vào bất kỳ lỗ via nào trong tập hợp để mở bảng điều khiển
Một ví dụ về việc chỉnh sửa các lỗ via nối trong Properties bảng điều khiển.
Sau khi bạn chỉnh sửa một thuộc tính trong bảng điều khiển và nhấn Enter Changes pending thông báo và các nút sẽ xuất hiện ở đầu bảng điều khiển - nhấp Apply để hoàn tất thao tác chỉnh sửa của bạn
Để biết thông tin về tất cả các khía cạnh của thiết kế PCB, hãy tham khảo trang web Tạp chí Thiết kế và Sản xuất Mạch In . Trang web này là một nguồn tài liệu tuyệt vời về các chủ đề kỹ thuật, chẳng hạn như vai trò của "via fence" (hãy bao gồm dấu ngoặc kép để cải thiện chất lượng kết quả tìm kiếm).
Bài viết trên Wikipedia, Via Fence
Các nghiên cứu về sự kết hợp via trên bảng mạch in nhiều lớp
Một bài báo giới thiệu các nguyên lý cơ bản về sự lan truyền sóng điện từ trong cấu trúc PCB - Các phương pháp hay nhất trong thiết kế bảng mạch
Một diễn đàn thảo luận nơi câu hỏi Via fences for noise reduction of a chip antenna?
Kỹ thuật thiết kế và bố trí PCB để tuân thủ EMC với chi phí thấp nhất và đảm bảo tính toàn vẹn tín hiệu : M K Armstrong. Tiêu chuẩn EMC, tháng 8 năm 1999.
AI-localized