添加通孔缝合和通孔屏蔽

概览

本文介绍了 Altium Designer 中过孔缝合与过孔屏蔽的区别、各自的用途,以及 Altium Designer 如何通过相似的工作流程支持这两种技术。文章逐步讲解如何为网络添加缝合过孔,概述了过孔放置、间距和过孔样式的关键设置选项,并说明了如何在放置后编辑现有过孔组。如果您希望更清楚地了解何时使用过孔缝合或过孔屏蔽,以及如何在 PCB 编辑器中进行配置,本指南将帮助您从容掌握操作流程。请继续阅读,让您的 PCB 布局工作更加高效。

- 您将了解过孔缝合和过孔屏蔽的作用,以及它们各自在 PCB 设计中的用途。
- 您将了解如何在 Altium Designer 中添加缝合过孔或屏蔽过孔,包括对话框中用于控制放置方式和过孔属性的主要选项。
- 您将掌握有关间距、连接行为、多边形覆铜重新铺铜以及编辑现有过孔组的重要注意事项。
使用 AI 深入了解:

缝合过孔是一种将不同层上的大面积铜区域连接在一起的技术,可在整个电路板结构中形成牢固的垂直连接,有助于保持低阻抗并缩短回流环路。缝合过孔还可用于将原本可能孤立的铜区域重新连接到其所属网络。

屏蔽过孔的作用则有所不同。在射频设计中,它用于帮助减少传输射频信号的走线上的串扰和 电磁干扰。 过孔屏蔽也称为过孔围栏,通过沿信号走线路径的一侧或两侧放置一排或多排过孔来实现。在 Altium Designer 中,这称为过孔屏蔽。

Altium Designer 同时支持缝合过孔和屏蔽过孔。由于添加缝合过孔或屏蔽过孔的过程相似,本页面将介绍这两项功能。

 
 
 
 
 

缝合过孔有助于在电路板中形成牢固的垂直连接,从而保持阻抗并缩短回流环路。

屏蔽过孔用于建立一道“围栏”,以 保护网络免受串扰和 电磁干扰。

 

添加缝合过孔

过孔缝合作为后处理过程运行,在铜区域的空闲位置填充缝合过孔。 要实现过孔缝合,不同层上必须存在连接到指定网络且相互重叠的铜区域。支持的铜区域包括:Fills、Solid Regions、 Polygons 和 Power Planes。

要向网络添加缝合过孔,请从菜单中选择 Tools » Via Stitching/Shielding » Add Stitching to Net 命令。随后将打开 Add Stitching to Net 对话框,您可以在其中指定 Net、 Stitching Parameters 和 Via Style。单击 OK 按钮后,缝合算法会识别连接到所选网络的所有填充、实心区域、多边形覆铜和电源平面,并尝试使用指定的过孔和缝合排列方式,将这些区域贯穿电路板连接起来。 

新建缝合过孔组在 Add Stitching to Net 对话框中配置,已有过孔组则可在 Via Stitching 对话框()或 Properties 面板()中编辑。以下介绍这三处的所有字段。

过孔缝合注意事项

  • 首先选择用于缝合的 Net,因为这会影响其他选项的行为,例如单击 Load values from Routing Via Style Rule 按钮时的行为。如果已在设计空间中选中某个网络,则在打开 Add Stitching to Net 对话框时会自动选择该网络。

  • 屏蔽过孔通过以下内容标识:VSn:Via Stitching,其中数值 n 表示此过孔与具有相同数字标识符的其他过孔属于同一个过孔缝合联合体。

  • 过孔连接样式(热焊盘连接或直接连接)的确定方式如下:对于多边形,由适用的 Polygon Connect Style(多边形连接样式)设计约束定义;对于电源平面,由适用的 Plane Connect Style(平面连接样式)设计约束定义;对于实心区域和填充,则采用直接连接。

  • 缝合完成后,需要重新铺设所有受影响的多边形,即过孔通过热焊盘连接方式与之连接的多边形。

  • 每组缝合过孔都会添加到一个联合体中,将 PCB 面板设置为 Unions 模式即可查看这些联合体()。

  • 要编辑一组缝合过孔,可双击该组中的任意过孔以打开 Via Stitching 对话框;如果配置为双击时打开 Properties 面板,则会打开该面板()。也可以从左向右拖出一个完全包含式选择框,将一个或多个缝合过孔包含在内,然后在 Properties 面板中编辑设置。

  • 要移除此组过孔,可运行 Tools » Via Stitching » Remove Via Stitching Group 命令,然后单击组中的任意过孔。

  • 过孔缝合算法按以下方式处理多边形、填充、实心区域和电源平面:

    1. 属于同一网络的多边形、区域和填充,只要在不同层上存在重叠,就会进行缝合。如果其他网络的多边形、区域或填充在该区域内重叠(位于另一层),则不会在该区域进行缝合。其他网络的重叠平面区域则会被穿过。

    2. 目标网络的重叠平面区域始终会进行缝合,无论是否存在连接到其他网络的平面区域(位于另一层)。如果同一区域内存在重叠的多边形、区域或填充,则适用上述规则 1。

      To summarize these two rules - 在其他层上,缝合过孔始终会穿过其他网络的平面层,但不会穿过其他网络的多边形、区域或填充。如果设计中需要缝合过孔的区域内包含其他网络的多边形,请先暂时搁置这些多边形,定义缝合过孔,然后取消搁置并重新铺设这些多边形。了解有关搁置和重新铺设多边形的更多信息。

修改过孔缝合区域

每个独立过孔缝合区域中的一组过孔都会归入一个联合体。可以移动整个联合体,也可以调整该区域的大小。

从左向右拖出选择框以选中缝合区域,然后将鼠标移到适当位置,使光标变为相应形状,即可移动该区域或调整其大小。

为网络添加屏蔽过孔

过孔屏蔽用于隔离网络,防止附近信号产生的潜在干扰或耦合。屏蔽过孔的间距必须适合需要防护的最高频率。屏蔽结构的正确设计至关重要;如果间距恰好对应附近信号的谐振频率,设计不当的过孔围栏反而可能加剧 EMI 问题。有关详细讨论,请参阅 过孔屏蔽注意事项部分。

要在已布线的网络周围放置过孔屏蔽,请从菜单中选择 Tools » Via Stitching/Shielding » Add Shielding to Net 命令。随后将打开 Add Shielding to Net 对话框,您可以根据需要配置 Net to Shield 和其他 Shielding Parameters、参考 Net 以及 Via Style。过孔将沿所选网络的两侧放置,所有能够放置符合适用设计规则的过孔的位置都会放置过孔。

新的屏蔽过孔组在 Add Shielding to Net 对话框中配置,现有过孔组则在 Via Shielding 对话框()或 Properties 面板()中编辑。 以下介绍了这三个界面中的字段。

过孔屏蔽注意事项

  • 首先选择要进行屏蔽的 Net, 因为这会影响其他选项的行为,例如单击 Load values from Routing Via Style Rule 按钮时的行为。 如果已在设计空间中选中某个网络,则打开 Add Shielding to Net 对话框时会自动选择该网络。

  • 屏蔽过孔通过 VSHn 标识: Via SHielding,其中数值 n 表示此过孔与具有相同数字标识符的其他过孔属于同一个过孔屏蔽联合体。

  • 过孔连接方式(热焊盘连接或直接连接)的定义如下:对于多边形覆铜,由适用的 Polygon Connect Style(多边形连接方式) 设计约束定义;对于电源平面,由适用的 Plane Connect Style(平面连接方式) 设计约束定义。

  • 完成缝合后,对于所有受影响且适用 Polygon Connect Style 设计规则指定为热焊盘连接方式的多边形覆铜,都需要重新铺铜。

  • 每组屏蔽过孔都会添加到一个联合体中,将 PCB 面板设置为 Unions 模式即可查看这些联合体()。

  • 要编辑一组屏蔽过孔,请双击该组中的任意过孔以打开 Via Shielding 对话框;如果已配置为双击时打开 Properties 面板,则会打开该面板()。也可以从左向右拖出一个包含一个或多个屏蔽过孔的框选矩形,然后在 Properties 面板中编辑设置。

  • 要移除这组过孔,可运行 Tools » Via Stitching/Shielding » Remove Via Shielding Group 命令,然后单击组中的任意过孔。

  • 您可以对部分网络或多个网络进行屏蔽:

    • 如果不想屏蔽整个网络,请先选择所需的走线段,然后启用 Selected Objects 选项进行屏蔽。

    • 要屏蔽多个相邻网络,请在设计空间中选择这些网络,然后启用 Selected Objects 选项进行屏蔽。

    • 请注意,可以使用多网络 Selected Objects 方法屏蔽差分对,也可以在 Net to Shield 下拉列表中选择差分对中的任一网络进行屏蔽。

  • 使用 Add shielding copper 选项可添加包围屏蔽过孔的多边形覆铜,同时启用 Add clearance cutout 选项可将多边形覆铜裁剪至仅包围过孔的范围。有关这些选项的更多信息,请阅读下文的 为屏蔽过孔添加屏蔽铜皮 主题。

屏蔽过孔的尺寸和位置没有精确的定则,但已有一些基于实测建立的指导原则。 

  • M K Armstrong 在其题为《以最低成本满足 EMC 合规要求的 PCB 设计技术,第 1 部分》的论文中 建议:

“缝合间距不应超过 λ/20,短截线长度也不应超过此值。实际上,对于多层设计中任何接地填充区与接地平面之间的缝合连接,这都是一条非常实用的规则。λ 为设计中最高有效频率对应的波长(如果未知,则假定频率为 1 GHz),其中:

f = C / λ

注:对于在 FR4 介质 PCB 中传播的电磁辐射,C(光速)约为真空中光速的 60%。”

  • 如下方引用的讨论论坛(5) 中所述,对于带有板载天线的 PCB,“过孔间距最多应为谐振波长的 1/4”。 

  • 该论坛讨论(5) 还引用了一篇技术说明,其中指出:“通常的经验法则是,缝合过孔的间距不应超过 λ/10,最好达到每隔 λ/20 放置一个。”

为屏蔽过孔添加屏蔽铜皮

除了沿走线两侧添加屏蔽过孔外,还可以添加屏蔽铜皮,如下图所示。为此,请在 Via Shielding 对话框中启用 Add shielding copper 选项。 此铜皮以多边形覆铜的形式创建,因此遵循适用的 Clearance(间距) 和 Polygon Connect Style(多边形连接方式) 设计规则。

Add shielding copper 选项会添加包围屏蔽过孔的多边形覆铜。远离被屏蔽网络一侧的多边形边缘将与过孔边缘接触。靠近被屏蔽网络一侧的多边形边缘则会按照适用的 Clearance(间距) 设计规则,与该网络保持间距。如果同时启用 Add clearance cutout 选项,则多边形覆铜与被屏蔽网络的间距将改由 Add Shielding to Net 对话框中的 Distance 设置决定。将光标悬停在下图上可查看两者的区别。

启用间距挖空选项时,网络周围的屏蔽过孔,以及

禁用间距挖空选项时,网络周围的屏蔽过孔。

 

选择或编辑缝合过孔或屏蔽过孔

为简化缝合/屏蔽过孔阵列的操作,这两类过孔都会自动归入联合体。联合体通过 PCB 面板进行管理。

使用 PCB 面板进行选择

要选择阵列,请将 PCB 面板切换到 Unions 模式,然后选择所需的 Via Stitching 或 Via Shielding 联合体。如果面板中的 Select 复选框已启用,则属于该阵列的所有过孔都会被选中(如下图所示)。也可以双击阵列中的任意过孔,打开 Properties(属性)面板并编辑阵列。

使用处于 Unions 模式的 PCB 面板,可选择缝合或屏蔽阵列中的所有过孔。在此图中,四个过孔屏蔽联合体均已选中。
使用处于 Unions 模式的 PCB 面板,可选择缝合或屏蔽阵列中的所有过孔。在此图中,四个过孔屏蔽联合体均已选中。

交互式选择过孔组

选择行为:

  • 可以选择并删除单个缝合/屏蔽过孔。

  • 如果在 Preferences () 中启用了 Popup Selection Dialog 选项,单击属于联合体的单个过孔时,将显示一个包含该联合体的列表,如上图所示。选中联合体后,可以在工作区中删除该过孔联合体,或在 Properties 面板中进行编辑。 

  • 如果未启用 Popup Selection 对话框,则单击属于联合体的单个过孔时,将执行以下操作:

    • 第一次单击将选中单个过孔。

    • 第二次及后续单击将按照对象重叠时使用的选择顺序,选中下一个对象,例如:元件、多边形覆铜、过孔联合体(如果这些对象位于光标下方)。

    • 或者,在第一次单击选中单个过孔后,按 Shift+Tab 快捷键调用 Select Overlapping 命令。继续按 Shift+Tab 可在重叠对象之间循环,依次选中各个对象。

  • 对于限制在某个区域内的缝合过孔联合体,可以在联合体中的任意过孔周围拖出一个框选窗口(从左向右拖动)来选中它,如本页 修改用户定义的过孔缝合区域部分的动画所示。

编辑过孔组

选中缝合或屏蔽过孔组后,可以在 Properties 面板的 Via Stitching 或 Via Shielding 模式下编辑其属性。双击组中的任意过孔即可打开该面板。

在 Properties 面板中编辑缝合过孔的示例。在 Properties 面板中编辑缝合过孔的示例。

在面板中编辑属性并按键盘上的 Enter 后,面板顶部会出现 Changes pending 消息和按钮,单击 Apply 即可完成编辑操作。

延伸阅读

  1. 有关 PCB 设计各方面的信息,请参阅 Printed Circuit Design and Fab Magazine 网站。该网站提供丰富的技术主题资源,例如“过孔围栏”的作用(搜索时请包含引号,以提高搜索结果的质量)。

  2. 维基百科文章:过孔围栏

  3. 多层印制电路板中的过孔耦合研究

  4. 一篇介绍电磁波在 PCB 结构内传播的基本原理的论文——电路板设计最佳实践

  5. 一个讨论论坛,其中有人提出了问题 Via fences for noise reduction of a chip antenna?

AI-LocalizedAI 翻译
如您发现任何问题,请选中相关文本/图片,并按 Ctrl + Enter 键向我们提交反馈。
Contents
功能可用性

您可使用的功能取决于您所采用的 Altium 解决方案——Altium Develop、Altium Agile Teams、Altium Agile Enterprise,或 Altium Designer(在有效订阅期内)。

如果您在实际软件中未看到文档中介绍的某项功能, 请联系 Altium Sales 了解更多信息。

旧版文档

Altium Designer 文档不再提供版本区分。如果您需要访问 Altium Designer 旧版本的文档,请前往其他安装程序页面的旧版文档部分。

Contents