Via Stitching & Via Shielding hinzufügen

Via-Stitching ist eine Technik, mit der größere Kupferflächen auf verschiedenen Lagen miteinander verbunden werden. Dadurch entsteht praktisch eine starke vertikale Verbindung durch den Leiterplattenaufbau, was hilft, eine niedrige Impedanz und kurze Rückstromschleifen aufrechtzuerhalten. Via-Stitching kann auch verwendet werden, um Kupferbereiche, die andernfalls isoliert wären, wieder mit ihrem Netz zu verbinden.

Via-Shielding hat eine andere Funktion: In HF-Designs wird es eingesetzt, um Übersprechen und elektromagnetische Störungen in einer Leiterbahn zu verringern, die ein HF-Signal führt.  Ein Via-Schild, auch als Via-Zaun oder Lattenzaun bezeichnet, wird erzeugt, indem eine oder mehrere Reihen von Vias entlang des Leitungswegs des Signals platziert werden. In Altium Designer wird dies als Via-Shielding bezeichnet.

Altium Designer unterstützt sowohl Via-Stitching als auch Via-Shielding. Da der Vorgang zum Hinzufügen von Stitching- oder Shielding-Vias ähnlich ist, behandelt diese Seite beide Themen.

 
 
 
 
 

Via-Stitching hilft dabei, starke vertikale Verbindungen durch die Leiterplatte zu erzeugen, Impedanzen aufrechtzuerhalten und Rückstromschleifen zu verkürzen.

Via-Shielding wird verwendet, um einen „Zaun“ zu erzeugen, der das Netz vor Übersprechen und elektromagnetischen Störungen schützt.

 

Hinzufügen von Stitching-Vias

Via-Stitching wird als Nachbearbeitung ausgeführt und füllt freie Kupferbereiche mit Stitching-Vias. Damit Via-Stitching möglich ist, müssen auf verschiedenen Lagen überlappende Kupferbereiche vorhanden sein, die mit dem angegebenen Netz verbunden sind. Unterstützte Kupferbereiche sind: Fills, Solid RegionsPolygons und Power Planes.

Um einem Netz Stitching-Vias hinzuzufügen, wählen Sie den Befehl Tools » Via Stitching/Shielding » Add Stitching to Net aus den Menüs. Das Dialogfeld Add Stitching to Net wird geöffnet, in dem NetStitching Parameters und Via Style festgelegt werden. Wenn auf die Schaltfläche OK geklickt wird, identifiziert der Stitching-Algorithmus alle Füllungen, Vollflächen, Polygone und Power-Planes, die mit dem ausgewählten Netz verbunden sind, und versucht, diese mit dem angegebenen Via- und Stitching-Muster durch die Leiterplatte zu verbinden.  

Neue Stitching-Via-Sätze werden im Dialogfeld Add Stitching to Net konfiguriert, vorhandene Via-Sätze anschließend im Dialogfeld Via Stitching () oder im Bereich Properties () bearbeitet. Die Felder aller drei werden unten beschrieben.

Hinweise zu Via-Stitching

  • Wählen Sie zunächst das Net, das für das Stitching verwendet werden soll, da dies das Verhalten anderer Optionen beeinflusst, z. B. beim Klicken auf die Schaltfläche Load values from Routing Via Style Rule. Wenn das Netz bereits im Arbeitsbereich ausgewählt ist, wird dieses Netz beim Öffnen des Dialogfelds Add Stitching to Net automatisch gewählt.

  • Shielding-Vias werden gekennzeichnet durch VSnVia Stitching, wobei der Zahlenwert n dieses Via als zu derselben Via-Stitching-Union gehörig kennzeichnet wie andere Vias mit derselben numerischen Kennung.

  • Der Via-Verbindungsstil (Relief oder direkt) wird wie folgt bestimmt: durch die anwendbare Designvorgabe Polygon Connect Style für Polygone, die anwendbare Designvorgabe Plane Connect Style für Power-Planes und durch direkte Verbindungen für Vollflächen und Füllungen.

  • Nach Abschluss des Stitchings müssen Sie alle betroffenen Polygone, bei denen die Vias eine Verbindung im Relief-Stil verwenden, neu ausgießen.

  • Jeder Satz Stitching-Vias wird einer Union hinzugefügt. Stellen Sie den Bereich PCB auf den Modus Unions, um diese Unionen zu untersuchen ().

  • Um einen Satz Stitching-Vias zu bearbeiten, doppelklicken Sie auf ein beliebiges Via im Satz, um das Dialogfeld Via Stitching zu öffnen, oder auf den Bereich Properties, wenn dieser so konfiguriert ist, dass er sich per Doppelklick öffnet (). Alternativ können Sie ein Auswahlrechteck von links nach rechts aufziehen, das ein oder mehrere Stitching-Vias umfasst, und dann die Einstellungen im Bereich Properties bearbeiten.

  • Der Via-Satz kann entfernt werden, indem Sie den Befehl Tools » Via Stitching » Remove Via Stitching Group ausführen und dann auf ein beliebiges Via in der Gruppe klicken. 

  • Der Via-Stitching-Algorithmus behandelt Polygone, Füllungen, Vollflächen und Power-Planes wie folgt:

    1. Polygone, Regionen und Füllungen im selben Netz werden überall dort gestitcht, wo sie sich auf verschiedenen Lagen überlappen. Wenn in diesem Bereich Polygone, Regionen oder Füllungen anderer Netze überlappen (auf einer anderen Lage), wird in dieser Region kein Stitching angewendet. Überlappende Plane-Bereiche anderer Netze werden durchlassen.

    2. Überlappende Plane-Bereiche im Zielnetz werden immer gestitcht, unabhängig vom Vorhandensein von Plane-Bereichen (auf einer anderen Lage), die mit anderen Netzen verbunden sind. Regel 1 oben gilt, wenn sich in derselben Region Polygone, Regionen oder Füllungen überlappen.

      To summarize these two rules - auf anderen Lagen werden Plane-Lagen anderer Netze von Stitching-Vias immer durchstoßen, Polygone, Regionen oder Füllungen anderer Netze jedoch nicht. Wenn das Design Polygone anderer Netze innerhalb eines Bereichs enthält, der Stitching-Vias erfordert, legen Sie diese(s) Polygon(e) vorübergehend ab, definieren Sie die Stitching-Vias und heben Sie dann das Ablegen auf und gießen Sie die Polygone erneut aus. Erfahren Sie mehr über das Ablegen und erneute Ausgießen von Polygonen

Ändern des Via-Stitching-Bereichs

Der Satz von Vias in jedem eindeutigen Bereich des Via-Stitchings wird zu einer Union zusammengefasst. Die gesamte Union kann verschoben werden, und der Bereich kann auch in der Größe geändert werden.

Ziehen Sie ein Auswahlfenster von links nach rechts auf, um einen Stitching-Bereich auszuwählen. Verschieben oder ändern Sie dann die Größe, indem Sie die Maus so positionieren, dass der richtige Cursor angezeigt wird.

Hinzufügen von Shielding-Vias zu einem Netz

Via-Shielding wird verwendet, um ein Netz von potenziellen Störungen oder Kopplungen durch benachbarte Signale zu isolieren. Die Shielding-Vias müssen in einem Abstand angeordnet werden, der zur höchsten Frequenz passt, vor der geschützt werden soll. Eine korrekte Auslegung des Schilds ist entscheidend; ein schlecht entworfener Zaun könnte tatsächlich zu EMI-Problemen beitragen, wenn der Abstand in der Resonanzfrequenz eines benachbarten Signals liegt. Dies wird ausführlicher im Abschnitt Hinweise zu Via-Shielding erläutert.

Um einen Via-Schild um ein geroutetes Netz zu platzieren, wählen Sie den Befehl Tools » Via Stitching/Shielding » Add Shielding to Net aus den Menüs. Das Dialogfeld Add Shielding to Net wird angezeigt, in dem Sie Net to Shield und andere Shielding Parameters, das Referenz-Net und das Via Style nach Bedarf konfigurieren. Die Vias werden entlang beider Seiten der ausgewählten Netze platziert, überall dort, wo ein Via unter Einhaltung der anwendbaren Designregeln platziert werden kann.

Neue Shielding-Via-Sätze werden im Dialogfeld Add Shielding to Net konfiguriert, vorhandene Via-Sätze anschließend im Dialogfeld Via Shielding () oder im Bereich Properties () bearbeitet.  Die Felder aller drei werden unten beschrieben.

Hinweise zur Via-Abschirmung

  • Wählen Sie zuerst das Net aus, das abgeschirmt werden soll, da dies das Verhalten anderer Optionen beeinflusst, z. B. beim Klicken auf die Schaltfläche Load values from Routing Via Style Rule. Wenn das Netz bereits im Designbereich ausgewählt ist, wird dieses Netz beim Öffnen des Add Shielding to Net Dialogs automatisch gewählt.

  • Abschirm-Vias werden durch VSHn gekennzeichnet: Via SHielding, wobei der numerische Wert n diese Via als zu derselben Via-Abschirmungsunion gehörig identifiziert wie andere Vias mit derselben numerischen Kennung.

  • Der Via-Verbindungsstil (thermisch entlastet oder direkt) wird wie folgt festgelegt: durch die geltende Designvorgabe Polygon Connect Style für Polygone und die geltende Plane Connect Style-Designvorgabe für Versorgungsebenen.

  • Sobald das Stitching abgeschlossen ist, müssen Sie alle betroffenen Polygone mit einer geltenden Polygon-Connect-Style-Designregel, die einen thermisch entlasteten Verbindungsstil vorgibt, erneut ausgießen.

  • Jeder Satz von Abschirm-Vias wird zu einer Union hinzugefügt; setzen Sie das Bedienfeld PCB auf den Modus Unions, um diese Unionen zu untersuchen ().

  • Um einen Satz von Abschirm-Vias zu bearbeiten, doppelklicken Sie auf eine beliebige Via im Satz, um den Via Shielding Dialog zu öffnen, oder das Bedienfeld Properties, wenn es so konfiguriert ist, dass es sich bei Doppelklick öffnet (). Alternativ ziehen Sie ein Auswahlrechteck von links nach rechts, das eine oder mehrere Abschirm-Vias einschließt, und bearbeiten dann die Einstellungen im Properties Bedienfeld.

  • Der Satz von Vias kann entfernt werden, indem Sie den Befehl Tools » Via Stitching/Shielding » Remove Via Shielding Group ausführen und dann auf eine beliebige Via in der Gruppe klicken.

  • Sie können partielle Netzabschirmung oder Mehrfachnetz-Abschirmung durchführen:

    • Wenn Sie nicht das gesamte Netz abschirmen möchten, wählen Sie zuerst die gewünschten Leiterbahnsegmente aus und schirmen dann mit aktivierter Option Selected Objects ab.

    • Um mehrere benachbarte Netze abzuschirmen, wählen Sie die Netze im Designbereich aus und schirmen dann mit aktivierter Option Selected Objects ab.

    • Beachten Sie, dass ein differentielles Paar mit der Mehrfachnetz-Selected ObjectsTechnik abgeschirmt werden kann oder indem Sie eines der Netze des differentiellen Paares in der Dropdown-Liste Net to Shield auswählen.

  • Verwenden Sie die Option Add shielding copper, um ein Polygon hinzuzufügen, das die Abschirm-Vias einschließt; aktivieren Sie zusätzlich die Option Add clearance cutout, um das Polygon so zurückzuschneiden, dass es nur die Vias umschließt. Lesen Sie unten das Thema Abschirmkupfer zusammen mit den Abschirm-Vias einbeziehen, um mehr über diese Optionen zu erfahren.

Die Größe und Positionierung der Abschirm-Vias ist keine exakte Wissenschaft, aber es gibt Richtlinien, die auf empirischen Tests basieren. 

  • M. K. Armstrong empfiehlt in seinem Beitrag mit dem Titel „PCB design techniques for lowest-cost EMC compliance Part 1“ Folgendes:

„Stitching mit einem Abstand von höchstens λ/20, wobei die Stub-Längen nicht länger als dieser Wert sein sollten. Dies ist tatsächlich eine sehr gute Regel für das Stitching jeglicher Massefüllung an die Masseebene in einem Multilayer-Design. λ ist die Wellenlänge der höchsten signifikanten Frequenz des Designs (nehmen Sie 1 GHz an, wenn diese nicht bekannt ist), wobei gilt:

f = C / λ

Hinweis: C (Lichtgeschwindigkeit) beträgt für EM-Strahlung, die sich durch ein FR4-Dielektrikum einer Leiterplatte ausbreitet, ungefähr 60 % der Ausbreitungsgeschwindigkeit im freien Raum.“

  • Wie in der unten referenzierten Forumsdiskussion(5) angemerkt, gilt für eine Leiterplatte mit integrierter Antenne: „Der Abstand zwischen den Vias sollte höchstens 1/4 Ihrer Resonanzwellenlänge betragen.“ 

  • Die Forumsdiskussion(5) verweist auch auf eine technische Notiz, in der steht, dass „die gängige Faustregel darin besteht, Stitch-Vias nicht weiter als λ/10 voneinander entfernt anzuordnen und vorzugsweise sogar mit einem Abstand von λ/20.“

Abschirmkupfer zusammen mit den Abschirm-Vias einbeziehen

Neben dem Hinzufügen von Abschirm-Vias entlang jeder Seite des Routings können Sie auch Abschirmkupfer einbeziehen, wie in den folgenden Bildern gezeigt. Aktivieren Sie dazu im Dialog Via Shielding  die Option Add shielding copper. Dieses Kupfer wird als Polygon erstellt und befolgt daher die geltenden Designregeln Clearance und Polygon Connect Style.

Die Option Add shielding copper fügt ein Polygon hinzu, das die Abschirm-Vias einschließt. Die vom abgeschirmten Netz abgewandte Polygonkante berührt die Kante der Vias. Die dem abgeschirmten Netz benachbarte Polygonkante wird entsprechend der geltenden Designregel Clearance vom Netz zurückgesetzt. Wenn zusätzlich die Option Add clearance cutout aktiviert ist, wird das Polygon stattdessen entsprechend der Einstellung Distance im Dialog Add Shielding to Net vom abgeschirmten Netz zurückgesetzt. Bewegen Sie den Cursor über das Bild unten, um den Unterschied zu sehen.

Abschirm-Vias um ein Netz mit aktivierter Clearance-Cutout-Option und

Abschirm-Vias um ein Netz mit deaktivierter Clearance-Cutout-Option.

 

Auswählen oder Bearbeiten von Stitching- oder Abschirm-Vias

Um die Arbeit mit einem Array aus Stitching-/Abschirm-Vias zu vereinfachen, werden beide Arten automatisch zu einer Union zusammengefasst. Unionen werden über das PCB-Bedienfeld verwaltet.

Auswahl über das PCB-Bedienfeld

Um das Array auszuwählen, schalten Sie das Bedienfeld PCB in den Modus Unions und wählen Sie die gewünschte Union Via Stitching oder Via Shielding aus. Alle Vias, die Teil dieses Arrays sind, werden ausgewählt, wenn das Kontrollkästchen Select im Bedienfeld aktiviert ist (wie im Bild unten gezeigt). Alternativ können Sie auf eine beliebige Via im Array doppelklicken, um das Bedienfeld Properties zu öffnen und das Array zu bearbeiten.

Verwenden Sie das Bedienfeld PCB im Modus Unions, um alle Vias in einem Stitching- oder Abschirm-Array auszuwählen. In diesem Bild sind alle vier Via-Abschirmungsunionen ausgewählt.
Verwenden Sie das Bedienfeld PCB im Modus Unions, um alle Vias in einem Stitching- oder Abschirm-Array auszuwählen. In diesem Bild sind alle vier Via-Abschirmungsunionen ausgewählt.

Interaktive Auswahl eines Via-Satzes

Auswahlverhalten:

  • Eine einzelne Stitching-/Abschirm-Via kann ausgewählt und gelöscht werden.

  • Wenn die Option Popup Selection Dialog im Preferences () aktiviert ist, wird beim Klicken auf eine einzelne Via, die zu einer Union gehört, eine Liste angezeigt, die auch die Union enthält, wie im obigen Bild gezeigt. Wenn eine Union ausgewählt wird, kann diese Via-Union im Arbeitsbereich gelöscht oder im Bedienfeld Properties bearbeitet werden. 

  • Wenn der Dialog Popup Selection nicht aktiviert ist, verhält sich das Klicken auf eine einzelne Via, die zu einer Union gehört, wie folgt:

    • Der erste Klick wählt die einzelne Via aus.

    • Der zweite und alle weiteren Klicks wählen das nächste Objekt in der Auswahlreihenfolge aus, die bei überlappenden Objekten verwendet wird: zum Beispiel Bauteil, Polygon, Via-Union (wenn sich diese Objekte unter dem Cursor befinden).

    • Alternativ können Sie, nachdem der erste Klick die einzelne Via ausgewählt hat, den Kurzbefehl Shift+Tab drücken, um den Befehl Select Overlapping aufzurufen. Drücken Sie Shift+Tab weiter, um durch die überlappenden Objekte zu blättern und jedes nacheinander auszuwählen.

     

  • Eine Stitching-Union, die auf einen Bereich beschränkt ist, kann ausgewählt werden, indem Sie ein Auswahlfenster um eine beliebige Via in der Union ziehen (von links nach rechts), wie in der Animation im Abschnitt Ändern eines benutzerdefinierten Via-Stitching-Bereichs auf dieser Seite gezeigt.

Bearbeiten eines Via-Satzes

Die Eigenschaften eines Stitching- oder Abschirm-Via-Satzes können nach der Auswahl im Modus Via Stitching oder Via Shielding des Bedienfelds Properties bearbeitet werden. Doppelklicken Sie auf eine beliebige Via im Satz, um das Bedienfeld zu öffnen.

Ein Beispiel für eine Bearbeitung von Stitching-Vias im Bedienfeld Properties.Ein Beispiel für eine Bearbeitung von Stitching-Vias im Bedienfeld Properties.

Nachdem Sie eine Eigenschaft im Bedienfeld bearbeitet und auf der Tastatur Enter gedrückt haben, erscheinen oben im Bedienfeld die Meldung Changes pending sowie Schaltflächen – klicken Sie auf Apply, um den Bearbeitungsvorgang abzuschließen.

Weiterführende Literatur

  1. Informationen zu allen Aspekten des PCB-Designs finden Sie auf der Website Printed Circuit Design and Fab Magazine. Die Website ist eine ausgezeichnete Ressource für technische Themen, z. B. zur Rolle eines "Via-Zauns" (einschließlich der Anführungszeichen, um die Qualität der Suchergebnisse zu verbessern).

  2. Wikipedia-Artikel, Via Fence

  3. Studien zur Via-Kopplung auf mehrlagigen Leiterplatten

  4. Ein Fachbeitrag, der die grundlegenden Prinzipien der Ausbreitung elektromagnetischer Wellen innerhalb einer PCB-Struktur erläutert - Best practice in circuit board design

  5. Eine Forendiskussion, in der die Frage Via fences for noise reduction of a chip antenna? gestellt wurde

AI-LocalizedKI-lokalisiert
Wenn Sie ein Problem feststellen, wählen Sie den Text/das Bild aus und drücken SieCtrl + Enter, um uns Ihr Feedback zu senden.
Funktionsverfügbarkeit

Die Ihnen zur Verfügung stehenden Funktionen hängen davon ab, über welche Altium-Lösung Sie verfügen – Altium Develop, Altium Agile Teams, Altium Agile Enterprise oder Altium Designer (mit aktivem Laufzeitvertrag).

Wenn Sie eine dokumentierte Funktion in Ihrer tatsächlich verwendeten Software nicht sehen, wenden Sie sich an den Altium-Vertrieb, um mehr zu erfahren.

Legacy-Dokumentation

Die Dokumentation von Altium Designer wird nicht mehr versioniert. Wenn Sie auf Dokumentation für ältere Versionen von Altium Designer zugreifen müssen, besuchen Sie den Abschnitt Legacy-Dokumentation auf der Seite Andere Installer.

Inhalt