Via Stitching & Via Shielding hinzufügen

Via-Stitching ist eine Technik, mit der größere Kupferflächen auf verschiedenen Lagen miteinander verbunden werden. Dadurch entsteht praktisch eine starke vertikale Verbindung durch den Leiterplattenaufbau, was hilft, eine niedrige Impedanz und kurze Rückstromschleifen aufrechtzuerhalten. Via-Stitching kann auch verwendet werden, um Kupferbereiche, die andernfalls isoliert wären, wieder mit ihrem Netz zu verbinden.

Via-Shielding hat eine andere Funktion: In HF-Designs wird es verwendet, um Übersprechen und elektromagnetische Störungen in einer Leiterbahn zu reduzieren, die ein HF-Signal führt.  Ein Via-Schirm, auch als Via-Zaun oder Lattenzaun bezeichnet, wird erzeugt, indem eine oder mehrere Reihen von Vias entlang des Signalpfads platziert werden. In Altium Designer wird dies als Via-Shielding bezeichnet.

Altium Designer unterstützt sowohl Via-Stitching als auch Via-Shielding. Da der Prozess zum Hinzufügen von Stitching- oder Shielding-Vias ähnlich ist, behandelt diese Seite beide Themen.

Stitching-Vias hinzufügen

Via-Stitching wird als Nachbearbeitung ausgeführt, wobei freie Kupferflächen mit Stitching-Vias gefüllt werden. Damit Via-Stitching möglich ist, müssen sich überlappende Kupferbereiche auf verschiedenen Lagen befinden, die mit dem angegebenen Netz verbunden sind. Unterstützte Kupferbereiche sind: Fills, Solid Regions, Polygons und Power Planes.

Um einem Netz Stitching-Vias hinzuzufügen, wählen Sie den Befehl Tools » Via Stitching/Shielding » Add Stitching to Net aus den Menüs. Das Dialogfeld Add Stitching to Net wird geöffnet, in dem Net, Stitching Parameters und Via Style festgelegt werden. Wenn auf die Schaltfläche OK geklickt wird, identifiziert der Stitching-Algorithmus alle Füllungen, Vollflächen, Polygone und Power-Planes, die mit dem ausgewählten Netz verbunden sind, und versucht, sie mithilfe des angegebenen Vias und Stitching-Musters durch die Leiterplatte hindurch zu verbinden.  

Via Style

Die Eigenschaften der Stitching-Vias werden im Bereich Via Style des Dialogfelds angezeigt. Diese Eigenschaften können folgendermaßen definiert werden:

• Neue Einstellungen, die Sie in das Dialogfeld eingeben, oder

• basierend auf den Einstellungen einer ausgewählten Via Template, oder

• basierend auf den in der anwendbaren Routing Via Style design rule definierten Einstellungen, wenn Sie ein neues Set von Stitching-Vias platzieren.

Via-Stil (  )
Diameters (Simple/TMB/Full)	Der PCB-Editor unterstützt 3 Typen von Via-Durchmessern in der X-Y-Ebene: Simple, Top-Middle-Bottom oder Full Stack. Klicken Sie, um die für die Stitching-Vias erforderliche Via-Struktur auszuwählen. Erfahren Sie mehr über den Via Stack.
Hole Size	Gibt den Wert der Lochgröße für die Stitching-Vias an.
Tolerance	Das Festlegen von Lochtoleranzattributen kann helfen, die Passungen und Grenzwerte Ihrer Leiterplatte zu bestimmen. Geben Sie die minimale (-) und maximale (+) Lochtoleranz für die Stitching-Vias an.
Diameter	Der Durchmesser der Stitching-Vias in der X-Y-Ebene.
Thermal Relief (Via Stitching dlg & Properties panel)	Aktivieren Sie das Kontrollkästchen, um die Definition lokaler Einstellungen für den Polygonverbindungsstil für alle Vias im Set zu ermöglichen, und klicken Sie dann auf das verknüpfte Schlüsselwort, um die Einstellungen im Dialogfeld Edit Polygon Connect Style zu konfigurieren (). Zusätzlich zum Anwenden der Einstellungen im Dialogfeld/Bereich müssen Sie auch alle betroffenen Polygone neu gießen, bei denen die Vias mit einer Relief-Verbindung verbunden sind.
Load Values from Routing Via Style Rule (Add Stitching to Net dlg)	Wenn Sie auf diese Schaltfläche klicken, werden die Eigenschaften des Vias aus der anwendbaren Routing Via Style-Regel hier im Dialogfeld Add Stitching to Net angewendet. Erfahren Sie mehr über die Routing Via Style-Designregel.
Via Template	Wenn Sie eine Via-Vorlage aus dieser Dropdown-Liste auswählen, werden die Eigenschaften dieser Vorlagen-Via hier im Dialogfeld Add Stitching to Net angewendet. Wenn eine Vorlage ausgewählt ist, zeigt das Feld Library die Bibliothek an, mit der die Via-Vorlage verknüpft ist, und enthält die Option, Unlink die Vorlage aus dieser Bibliothek zu laden. Erfahren Sie mehr über das Arbeiten mit Pad-Via-Vorlagen.
Properties – Net	Das Netz, mit dem die Stitching-Vias verbunden werden sollen. Der Stil der Via-Verbindung (Relief oder direkt) wird durch das Objekt bestimmt, mit dem das Via verbunden ist, sowie durch die geltenden Designregeln. Mehr dazu im Abschnitt Hinweise.
Properties – Drill Pair / Via Type	Die Start- und Endlagen, die die Stitching-Vias in der Z-Ebene überbrücken, können nach Bedarf konfiguriert werden (diese Spanne wird als drill pair bezeichnet). Die zulässige Z-Ebenen-Spanne von Vias wird auf der Registerkarte Via Types des Layer Stack Manager () konfiguriert; nur dort definierte Spannen werden im Drill-Pair-Dropdown angezeigt. Klicken Sie auf die Schaltfläche Via Types, um Layer Stack Manager zu öffnen, wo Sie die für den aktiven Lagenaufbau verfügbaren Via-Typen konfigurieren können. Erfahren Sie mehr über Via-Typen.
Properties – Locked (Add Stitching to Net dlg)	Wenn aktiviert, ist für alle Vias in diesem Set von Stitching-Vias das Attribut „Locked“ aktiviert.
Solder Mask Expansion	Die Lötstoppmaskenerweiterung (oder Tenting) kann entweder auf Folgendem basieren: der anwendbaren Solder Mask-Designregel oder dem hier im Dialogfeld angegebenen Erweiterungswert (der durch Abdecken des Vias überschrieben werden kann). Die von Ihnen gewählte Option wird auf alle Vias in diesem Set von Stitching-Vias angewendet.

Hinweise zu Via-Stitching

• Wählen Sie zuerst das Net, das für das Stitching verwendet werden soll, da dies das Verhalten anderer Optionen beeinflusst, z. B. beim Klicken auf die Schaltfläche Load values from Routing Via Style Rule. Wenn das Netz bereits im Designbereich ausgewählt ist, wird dieses Netz beim Öffnen des Dialogfelds Add Stitching to Net automatisch ausgewählt.

• Abschirmungs-Vias werden durch VSn: Via-Stitching identifiziert, wobei der numerische Wert n angibt, dass dieses Via zur selben Via-Stitching-Union gehört wie andere Vias mit derselben numerischen Kennung.

• Der Via-Verbindungsstil (Thermal Relief oder direkt) wird wie folgt festgelegt: durch die entsprechende Designregel Polygon Connect Style für Polygone, durch die entsprechende Designregel Plane Connect Style für Power-Planes sowie durch direkte Verbindungen für Solid Regions und Fills.

• Nachdem das Stitching abgeschlossen ist, müssen Sie alle betroffenen Polygone, an denen die Vias mit einem Relief-Verbindungsstil angeschlossen werden, neu berechnen.

• Jede Gruppe von Stitching-Vias wird zu einer Union hinzugefügt. Stellen Sie das PCB-Bedienfeld auf den Modus Unions, um diese Unionen zu untersuchen ( ).

• Um eine Gruppe von Stitching-Vias zu bearbeiten, doppelklicken Sie auf ein beliebiges Via der Gruppe, um den Dialog Via Stitching zu öffnen, oder das Bedienfeld Properties, falls dieses für das Öffnen per Doppelklick konfiguriert ist ( ). Alternativ ziehen Sie ein Auswahlrechteck von links nach rechts auf, das ein oder mehrere Stitching-Vias umfasst, und bearbeiten dann die Einstellungen im Bedienfeld Properties.

• Die Via-Gruppe kann entfernt werden, indem Sie den Befehl Tools » Via Stitching » Remove Via Stitching Group ausführen und dann auf ein beliebiges Via in der Gruppe klicken. 

• Der Via-Stitching-Algorithmus behandelt Polygone, Fills, Solid Regions und Power-Planes folgendermaßen:

  1. Polygone, Regions und Fills, die sich auf demselben Netz befinden, werden überall dort gestitcht, wo sie sich auf verschiedenen Lagen überlappen. Wenn sich in diesem Bereich Polygone, Regions oder Fills anderer Netze überlappen (auf einer anderen Lage), wird in diesem Bereich kein Stitching angewendet. Überlappende Plane-Bereiche anderer Netze werden durchgelassen.

  2. Überlappende Plane-Bereiche auf dem Zielnetz werden immer gestitcht, unabhängig davon, ob Plane-Bereiche anderer Netze vorhanden sind, die auf einer anderen Lage liegen. Die oben genannte Regel 1 gilt, wenn sich in demselben Bereich Polygone, Regions oder Fills überlappen.

     To summarize these two rules - auf anderen Lagen werden Plane-Lagen anderer Netze immer von Stitching-Vias durchstoßen, Polygone, Regions oder Fills anderer Netze jedoch nicht. Wenn das Design Polygone anderer Netze innerhalb eines Bereichs enthält, in dem Stitching-Vias erforderlich sind, lagern Sie diese(s) Polygon(e) vorübergehend aus, definieren Sie die Stitching-Vias und heben Sie dann das Auslagern auf und berechnen Sie die Polygone neu. Weitere Informationen zu Auslagern und Neuberechnen von Polygonen. 

Ändern des Via-Stitching-Bereichs

Die Menge der Vias in jedem eindeutigen Via-Stitching-Bereich wird zu einer Union zusammengefasst. Die gesamte Union kann verschoben und der Bereich kann auch in der Größe geändert werden.

Ziehen Sie ein Auswahlfenster von links nach rechts auf, um einen Stitching-Bereich auszuwählen, und verschieben oder ändern Sie dann seine Größe, indem Sie die Maus so positionieren, dass der passende Cursor angezeigt wird.

Hinzufügen von Abschirmungs-Vias zu einem Netz

Via-Abschirmung wird verwendet, um ein Netz von potenziellen Störungen oder Kopplungen durch nahegelegene Signale zu isolieren. Die Abschirmungs-Vias müssen mit einem Abstand platziert werden, der zur höchsten Frequenz passt, gegen die geschützt werden soll. Die korrekte Auslegung der Abschirmung ist entscheidend; ein schlecht ausgelegter Zaun kann tatsächlich zu EMI-Problemen beitragen, wenn der Abstand der Resonanzfrequenz eines nahegelegenen Signals entspricht. Dies wird im Abschnitt Hinweise zur Via-Abschirmung ausführlicher erläutert.

Um eine Via-Abschirmung um ein geroutetes Netz zu platzieren, wählen Sie den Befehl Tools » Via Stitching/Shielding » Add Shielding to Net aus den Menüs. Der Dialog Add Shielding to Net wird angezeigt, in dem Sie Net to Shield und weitere Shielding Parameters, das Referenz-Net sowie die Via Style nach Bedarf konfigurieren. Die Vias werden auf beiden Seiten des ausgewählten Netzes bzw. der ausgewählten Netze platziert, überall dort, wo ein Via unter Einhaltung der geltenden Designregeln platziert werden kann.

Via Style

Die Eigenschaften der Abschirmungs-Vias werden im Bereich Via Style des Dialogs angezeigt. Diese Eigenschaften können wie folgt definiert werden:

• Durch neue Einstellungen, die Sie in den Dialog eingeben, oder

• auf Basis der Einstellungen eines ausgewählten Via Template, oder

• auf Basis der in der geltenden Routing Via Style design rule definierten Einstellungen, wenn Sie eine neue Gruppe von Abschirmungs-Vias platzieren.

Via Style (  )
Diameters (Simple/TMB/Full)	Der PCB-Editor unterstützt 3 Arten von Via-Durchmessern in der X-Y-Ebene: Simple, Top-Middle-Bottom oder Full Stack. Klicken Sie, um die für die Abschirmungs-Vias erforderliche Via-Struktur auszuwählen. Weitere Informationen zum Via Stack.
Hole Size	Gibt den Lochgrößenwert für die Abschirmungs-Vias an.
Tolerance	Das Festlegen von Lochtoleranzattributen kann dabei helfen, die Passungen und Grenzwerte Ihrer Leiterplatte zu bestimmen. Geben Sie die minimale (-) und maximale (+) Lochtoleranz für die Abschirmungs-Vias an.
Diameter	Der Durchmesser der Abschirmungs-Vias in der X-Y-Ebene.
Thermal Relief (Via Shielding dlg & Properties panel)	Aktivieren Sie das Kontrollkästchen, um lokale Einstellungen für den Polygonverbindungsstil für alle Vias in der Gruppe zu definieren, und klicken Sie dann auf das verknüpfte Schlüsselwort, um die Einstellungen im Dialog Edit Polygon Connect Style zu konfigurieren (). Zusätzlich zum Anwenden der Einstellungen im Dialog/Bedienfeld müssen Sie auch alle betroffenen Polygone neu berechnen, bei denen die Vias mit einem Relief-Verbindungsstil angeschlossen werden.
Load Values from Routing Via Style Rule (Add Shielding to Net dlg)	Wenn Sie auf diese Schaltfläche klicken, werden die Eigenschaften des Vias aus der geltenden Regel Routing Via Style hier im Dialog Add Shielding to Net übernommen. Weitere Informationen zur Designregel Routing Via Style.
Via Template	Wenn Sie in dieser Dropdown-Liste eine Via-Vorlage auswählen, werden die Eigenschaften dieser Vorlagen-Via hier im Dialog Add Shielding to Net übernommen. Wenn eine Vorlage ausgewählt ist, zeigt das Feld Library die Bibliothek an, mit der die Via-Vorlage verknüpft ist, und enthält die Option, die Vorlage aus dieser Bibliothek zu Unlink . Erfahren Sie mehr unter Arbeiten mit Pad- und Via-Vorlagen.
Properties – Net	Das Netz, mit dem die Abschirmungs-Vias verbunden werden sollen. Der Stil der Via-Verbindung (Relief oder direkt) wird durch das Objekt bestimmt, mit dem die Via verbunden ist, sowie durch die anwendbaren Designregeln. Weitere Informationen hierzu finden Sie im Abschnitt Hinweise.
Properties – Drill Pair / Via Type	Die Start- und Endlagen, über die sich die Abschirmungs-Vias in der Z-Ebene erstrecken, können nach Bedarf konfiguriert werden (diese Ausdehnung wird als drill pair bezeichnet). Die zulässige Z-Ebenen-Ausdehnung von Vias wird auf der Registerkarte Via Types von Layer Stack Manager  () konfiguriert; nur dort definierte Ausdehnungen erscheinen in der Drill-Pair-Dropdown-Liste. Klicken Sie auf die Schaltfläche Via Types, um Layer Stack Manager zu öffnen, wo Sie die für den aktiven Layer-Stack verfügbaren Via-Typen konfigurieren können. Erfahren Sie mehr über Via-Typen.
Properties – Locked (Add Shielding to Net dlg)	Wenn diese Option aktiviert ist, ist bei allen Vias in diesem Satz von Abschirmungs-Vias das Attribut „Locked“ aktiviert.
Solder Mask Expansion	Die Lötstoppmasken-Erweiterung (oder das Tenting) kann entweder basieren auf: der anwendbaren Designregel Solder Mask oder dem hier im Dialog angegebenen Erweiterungswert (der durch Tenting der Via überschrieben werden kann). Die gewählte Option wird auf alle Vias in diesem Satz von Abschirmungs-Vias angewendet.

Hinweise zur Via-Abschirmung

• Wählen Sie zuerst das Net aus, das abgeschirmt werden soll, da dies das Verhalten anderer Optionen beeinflusst, etwa beim Klicken auf die Schaltfläche Load values from Routing Via Style Rule. Wenn das Netz bereits im Designbereich ausgewählt ist, wird dieses Netz beim Öffnen des Dialogs Add Shielding to Net automatisch übernommen.

• Abschirmungs-Vias werden durch VSHn identifiziert: Via SHielding, wobei der numerische Wert n angibt, dass diese Via zur selben Via-Abschirmungs-Union gehört wie andere Vias mit derselben numerischen Kennung.

• Der Stil der Via-Verbindung (Relief oder direkt) wird bestimmt durch die anwendbare Designvorgabe Polygon Connect Style für Polygone sowie die anwendbare Designvorgabe Plane Connect Style für Power-Planes.

• Sobald das Stitching abgeschlossen ist, müssen Sie alle betroffenen Polygone erneut gießen, für die eine anwendbare Polygon-Connect-Style-Designregel einen Relief-Verbindungsstil vorgibt.

• Jeder Satz von Abschirmungs-Vias wird zu einer Union hinzugefügt ; setzen Sie das Bedienfeld PCB auf den Modus Unions, um diese Unions zu durchsuchen ( ).

• Um einen Satz von Abschirmungs-Vias zu bearbeiten, doppelklicken Sie auf eine beliebige Via im Satz, um den Dialog Via Shielding  zu öffnen, oder das Bedienfeld Properties, wenn dieses für das Öffnen per Doppelklick konfiguriert ist ( ). Alternativ ziehen Sie ein Auswahlrechteck von links nach rechts auf, das eine oder mehrere Abschirmungs-Vias umfasst, und bearbeiten dann die Einstellungen im Bedienfeld Properties.

• Der Via-Satz kann entfernt werden, indem Sie den Befehl Tools » Via Stitching/Shielding » Remove Via Shielding Group ausführen und dann auf eine beliebige Via in der Gruppe klicken.

• Sie können eine partielle Netzabschirmung oder eine Multi-Netz-Abschirmung durchführen:

  • Wenn Sie nicht das gesamte Netz abschirmen möchten, wählen Sie zuerst die gewünschten Leiterbahnsegmente aus und schirmen Sie dann mit aktivierter Option Selected Objects ab.

  • Um mehrere benachbarte Netze abzuschirmen, wählen Sie die Netze im Designbereich aus und schirmen Sie dann mit aktivierter Option Selected Objects ab.

  • Beachten Sie, dass ein Differenzialpaar mit der Multi-Netz-Selected Objects-Technik abgeschirmt werden kann oder indem Sie eines der Netze des Differenzialpaars in der Dropdown-Liste Net to Shield auswählen.

• Verwenden Sie die Option Add shielding copper, um ein Polygon hinzuzufügen, das die Abschirmungs-Vias umschließt; aktivieren Sie zusätzlich die Option Add clearance cutout, damit das Polygon so zurückgeschnitten wird, dass es die Vias gerade umschließt. Lesen Sie das Thema Einbeziehen von Abschirmungskupfer mit den Abschirmungs-Vias weiter unten, um mehr über diese Optionen zu erfahren.

Einbeziehen von Abschirmungskupfer mit den Abschirmungs-Vias

Neben dem Hinzufügen von Abschirmungs-Vias entlang jeder Seite des Routings können Sie auch Abschirmungskupfer einbeziehen, wie in den folgenden Bildern gezeigt. Aktivieren Sie dazu die Option Add shielding copper im Dialog Via Shielding . Dieses Kupfer wird als Polygon erzeugt und befolgt daher die anwendbaren Designregeln Clearance und Polygon Connect Style.

Die Option Add shielding copper fügt ein Polygon hinzu, das die Abschirmungs-Vias umschließt. Die vom abgeschirmten Netz abgewandte Polygonkante berührt die Kante der Vias. Die dem abgeschirmten Netz benachbarte Polygonkante wird entsprechend der anwendbaren Designregel Clearance vom Netz zurückgesetzt. Wenn zusätzlich die Option Add clearance cutout aktiviert ist, wird das Polygon stattdessen entsprechend der Einstellung Distance im Dialog Add Shielding to Net vom abgeschirmten Netz zurückgesetzt. Bewegen Sie den Cursor über das Bild unten, um den Unterschied zu sehen.

Stitching- oder Abschirmungs-Vias auswählen oder bearbeiten

Um die Arbeit mit einer Anordnung von Stitching-/Abschirmungs-Vias zu vereinfachen, werden beide Arten automatisch zu einer Union zusammengefasst. Unions werden über das PCB-Bedienfeld verwaltet.

Auswahl über das PCB-Bedienfeld

Um die Anordnung auszuwählen, schalten Sie das Bedienfeld PCB in den Modus Unions und wählen Sie die gewünschte Union Via Stitching oder Via Shielding aus. Alle Vias, die Teil dieser Anordnung sind, werden ausgewählt, wenn das Kontrollkästchen Select im Bedienfeld aktiviert ist (wie im Bild unten gezeigt). Alternativ können Sie auf eine beliebige Via in der Anordnung doppelklicken, um das Bedienfeld Properties zu öffnen und die Anordnung zu bearbeiten.

Verwenden Sie das Bedienfeld PCB im Modus Unions, um alle Vias in einer Stitching- oder Abschirmungs-Anordnung auszuwählen. In diesem Bild sind alle vier Via-Abschirmungs-Unions ausgewählt.

Interaktive Auswahl eines Via-Satzes

Auswahlverhalten:

• Eine einzelne Stitching-/Abschirmungs-Via kann ausgewählt und gelöscht werden.

• Wenn die Option Popup Selection Dialog in Preferences ( ) aktiviert ist, wird beim Klicken auf eine einzelne Via, die zu einer Union gehört, eine Liste angezeigt, die auch die Union enthält, wie im Bild oben gezeigt. Wenn eine Union ausgewählt wird, kann diese Via-Union im Arbeitsbereich gelöscht oder im Bedienfeld Properties bearbeitet werden. 

• Wenn der Dialog Popup Selection nicht aktiviert ist, verhält sich das Klicken auf eine einzelne Via, die zu einer Union gehört, folgendermaßen:

  • Der erste Klick wählt die einzelne Via aus.

  • Der zweite und jeder weitere Klick wählt das nächste Objekt in der Auswahldreihenfolge aus, die bei überlappenden Objekten verwendet wird: zum Beispiel Bauteil, Polygon, Via-Union (wenn sich diese Objekte unter dem Cursor befinden).

  • Alternativ können Sie, nachdem der erste Klick die einzelne Via ausgewählt hat, die Tastenkombination Shift+Tab drücken, um den Befehl Select Overlapping aufzurufen. Drücken Sie weiterhin Shift+Tab, um durch die überlappenden Objekte zu blättern und jedes nacheinander auszuwählen.

   

• Eine Stitching-Union, die auf einen Bereich beschränkt ist, kann ausgewählt werden, indem Sie ein Auswahlfenster um eine beliebige Via in der Union aufziehen (von links nach rechts ziehen), wie in der Animation im Abschnitt Ändern eines benutzerdefinierten Via-Stitching-Bereichs auf dieser Seite gezeigt.

Bearbeiten eines Via-Satzes

Die Eigenschaften eines Stitching- oder Abschirmungs-Via-Satzes können bearbeitet werden, sobald er ausgewählt wurde, im Modus Via Stitching oder Via Shielding des Bedienfelds Properties. Doppelklicken Sie auf eine beliebige Via im Satz, um das Bedienfeld zu öffnen.

Ein Beispiel für eine Bearbeitung, die an Stitching-Vias im Bedienfeld Properties durchgeführt wird.

Nachdem Sie eine Eigenschaft im Panel bearbeitet und Enter auf der Tastatur gedrückt haben, werden die Meldung Changes pending und die Schaltflächen oben im Panel angezeigt – klicken Sie auf Apply , um den Bearbeitungsvorgang abzuschließen.

Weiterführende Informationen

1. Informationen zu allen Aspekten des PCB-Designs finden Sie auf der Website Printed Circuit Design and Fab Magazine. Die Website ist eine hervorragende Ressource für technische Themen, beispielsweise für die Rolle eines „Via Fence“ (verwenden Sie die Anführungszeichen, um die Qualität der Suchergebnisse zu verbessern).

2. Wikipedia-Artikel, Via Fence

3. Studien zur Via-Kopplung auf mehrlagigen Leiterplatten

4. Ein Fachbeitrag, der die grundlegenden Prinzipien der Ausbreitung elektromagnetischer Wellen innerhalb einer PCB-Struktur erläutert – Bewährte Verfahren im Leiterplattendesign

5. Ein Diskussionsforum, in dem die Frage Via fences for noise reduction of a chip antenna? gestellt wurde