Via Stitching & Via Shielding hinzufügen
Via-Stitching ist eine Technik, mit der größere Kupferflächen auf verschiedenen Lagen miteinander verbunden werden. Dadurch entsteht praktisch eine starke vertikale Verbindung durch den Leiterplattenaufbau, was hilft, eine niedrige Impedanz und kurze Rückstromschleifen aufrechtzuerhalten. Via-Stitching kann auch verwendet werden, um Kupferbereiche, die andernfalls isoliert wären, wieder mit ihrem Netz zu verbinden.
Via-Shielding hat eine andere Funktion: In HF-Designs wird es eingesetzt, um Übersprechen und elektromagnetische Störungen in einer Leiterbahn zu verringern, die ein HF-Signal führt. Ein Via-Schild, auch als Via-Zaun oder Lattenzaun bezeichnet, wird erzeugt, indem eine oder mehrere Reihen von Vias entlang des Leitungswegs des Signals platziert werden. In Altium Designer wird dies als Via-Shielding bezeichnet.
Altium Designer unterstützt sowohl Via-Stitching als auch Via-Shielding. Da der Vorgang zum Hinzufügen von Stitching- oder Shielding-Vias ähnlich ist, behandelt diese Seite beide Themen.
Hinzufügen von Stitching-Vias
Via-Stitching wird als Nachbearbeitung ausgeführt und füllt freie Kupferbereiche mit Stitching-Vias. Damit Via-Stitching möglich ist, müssen auf verschiedenen Lagen überlappende Kupferbereiche vorhanden sein, die mit dem angegebenen Netz verbunden sind. Unterstützte Kupferbereiche sind: Fills, Solid Regions, Polygons und Power Planes.
Um einem Netz Stitching-Vias hinzuzufügen, wählen Sie den Befehl Tools » Via Stitching/Shielding » Add Stitching to Net aus den Menüs. Das Dialogfeld Add Stitching to Net wird geöffnet, in dem Net, Stitching Parameters und Via Style festgelegt werden. Wenn auf die Schaltfläche OK geklickt wird, identifiziert der Stitching-Algorithmus alle Füllungen, Vollflächen, Polygone und Power-Planes, die mit dem ausgewählten Netz verbunden sind, und versucht, diese mit dem angegebenen Via- und Stitching-Muster durch die Leiterplatte zu verbinden.
Stitching Parameters
Die Stitching-Parameter steuern, wo die Stitching-Vias platziert werden.
Stitching-Parameter |
|
| Constraint Area | Wenn aktiviert, wird Via-Stitching auf einen benutzerdefinierten Bereich der Leiterplatte beschränkt. Sobald die Option aktiviert ist, werden Sie in den Arbeitsbereich geführt, um den Bereich zu definieren. Wenn die Bereichsdefinition abgeschlossen ist und Sie mit der rechten Maustaste klicken, kehren Sie zum Dialogfeld zurück, um die Konfiguration der Stitching-Vias abzuschließen. Der Bereich wird auf dieselbe Weise definiert wie andere polygonale Objekte im PCB-Editor, indem Kanten platziert werden, um die Begrenzung der Stitching-Region festzulegen. Erfahren Sie mehr über den Vorgang zum Definieren einer Region auf der Leiterplatte. |
| Edit Area | Diese Schaltfläche wird nur verwendet, wenn Sie den Bereich, auf den die Stitching-Vias beschränkt wurden, neu definieren müssen, den anfänglichen Stitching-Vorgang und das Schließen des Dialogfelds jedoch noch nicht abgeschlossen haben. Vorhandene Stitching-Bereiche können interaktiv bearbeitet werden. Weitere Informationen finden Sie im Abschnitt Ändern des Via-Stitching-Bereichs auf dieser Seite. |
| Offset | X- und Y-Versatzabstand des ersten Stitching-Vias von der unteren linken Ecke der Leiterplatte / des Beschränkungsbereichs. |
| Grid | Der Abstand zwischen den Mittelpunkten benachbarter Stitching-Vias. Der minimale Rasterwert ist der Durchmesser des Stitching-Vias. Stitching-Vias werden nicht unter Verletzung anwendbarer Designregeln platziert; würde ein potenzieller Via-Standort zu einem Verstoß führen, wird dieser Standort übersprungen. |
| Stagger alternate rows | Abwechselnde Reihen von Shielding-Vias sind um die Hälfte des Werts Grid versetzt. |
Same Net Clearances
Es gibt zwei Möglichkeiten, den Abstand zwischen den Stitching-Vias und anderen Vias sowie Pads im selben Netz zu steuern: Entweder wird die anwendbare Clearance-Designregel verwendet oder der hier angegebene Default Via/Pad Clearance. Wenn eine anwendbare Regel erkannt wird, werden die Regeleinstellungen mit den Einstellungen im Dialogfeld Add Stitching to Net verglichen und die strengeren davon verwendet.
Abstände im selben Netz |
|
| Create new clearance rule (Add Stitching to Net dlg) |
Klicken Sie, um eine neue Clearance-Designregel zu erstellen, die den Abstand zwischen den Stitching-Vias und anderen Vias sowie Pads im selben Netz festlegt. Diese Regeleinstellung wird verwendet, um sicherzustellen, dass ein potenzieller Stitching-Standort gültig ist. Wenn auf die Schaltfläche geklickt wird, öffnet sich das Dialogfeld Edit PCB Rule - Clearance Rule, in dem die Regelbeschränkungen festgelegt werden. Beachten Sie, dass die Regel benannt und so eingegrenzt wird, dass sie auf das im Dialogfeld Add Stitching to Net ausgewählte Netz abzielt. |
| Edit clearance rule (Add Stitching to Net dlg) |
Wenn bereits eine anwendbare Clearance-Designregel vorhanden ist, wird diese Schaltfläche anstelle der Schaltfläche Create new clearance rule angezeigt. Klicken Sie, um die Regeleinstellungen zu ändern. |
| Default Via/Pad Clearance | Stitching-Vias werden nur an potenziellen Stitching-Standorten platziert, wenn dieser Abstand vorhanden ist. Da potenzielle Stitching-Standorte durch das Stitching-Raster bestimmt werden, ist es wahrscheinlich, dass sie weiter voneinander entfernt sind als diese Einstellung. |
| Min Boundary Clearance | Stitching-Vias werden nur an potenziellen Stitching-Standorten platziert, wenn dieser Abstand zur Kante von Polygon-/Füll-/Plane-Bereichen vorhanden ist. |
Via Style
Die Eigenschaften der Stitching-Vias werden im Bereich Via Style des Dialogfelds angezeigt. Diese Eigenschaften können definiert werden durch:
-
Neue Einstellungen, die Sie im Dialogfeld eingeben, oder
-
basierend auf den Einstellungen einer ausgewählten Via Template, oder
-
basierend auf den Einstellungen, die in der anwendbaren Routing Via Style design rule definiert sind, wenn Sie einen neuen Satz Stitching-Vias platzieren.
Via-Stil |
|
| Diameters (Simple/TMB/Full) |
Der PCB-Editor unterstützt 3 Typen von Via-Durchmessern in der X-Y-Ebene: Simple, Top-Middle-Bottom oder Full Stack. Klicken Sie, um die für die Stitching-Vias erforderliche Via-Struktur auszuwählen. Erfahren Sie mehr über den Via Stack. |
| Hole Size | Gibt den Bohrlochgrößenwert für die Stitching-Vias an. |
| Tolerance | Das Festlegen von Bohrlochtoleranzattributen kann helfen, Passungen und Grenzwerte Ihrer Leiterplatte zu bestimmen. Geben Sie die minimale (-) und maximale (+) Bohrlochtoleranz für die Stitching-Vias an. |
| Diameter | Der Durchmesser der Stitching-Vias in der X-Y-Ebene. |
| Thermal Relief (Via Stitching dlg & Properties panel) |
Aktivieren Sie das Kontrollkästchen, um die Definition lokaler Einstellungen für den Polygon-Verbindungsstil für alle Vias im Satz zu ermöglichen, und klicken Sie dann auf das verknüpfte Schlüsselwort, um die Einstellungen im Dialogfeld Edit Polygon Connect Style zu konfigurieren. Zusätzlich zum Anwenden der Einstellungen im Dialogfeld/Bereich müssen Sie auch alle betroffenen Polygone neu ausgießen, bei denen die Vias eine Verbindung im Relief-Stil verwenden. |
| Load Values from Routing Via Style Rule (Add Stitching to Net dlg) |
Wenn Sie auf diese Schaltfläche klicken, werden die Eigenschaften des Vias in der anwendbaren Routing-Via-Style-Regel hier im Dialogfeld Add Stitching to Net übernommen. Erfahren Sie mehr über die Routing Via Style design rule. |
| Via Template | Wenn Sie aus dieser Dropdown-Liste eine Via-Vorlage auswählen, werden die Eigenschaften dieses Vorlagen-Vias hier im Dialogfeld Add Stitching to Net übernommen. Wenn eine Vorlage ausgewählt ist, zeigt das Feld Library die Bibliothek an, mit der die Via-Vorlage verknüpft ist, und enthält die Option, Unlink die Vorlage aus dieser Bibliothek zu laden. Erfahren Sie mehr über Working with Pad Via Templates. |
| Properties – Net | Das Netz, mit dem die Stitching-Vias verbunden werden sollen. Der Stil der Via-Verbindung (Relief oder direkt) wird durch das Objekt bestimmt, mit dem das Via verbunden ist, sowie durch die anwendbaren Designregeln. Mehr dazu im Abschnitt Hinweise. |
| Properties – Drill Pair / Via Type | Die Start- und Endlagen, über die sich die Stitching-Vias in der Z-Ebene erstrecken, können nach Bedarf konfiguriert werden (diese Ausdehnung wird als drill pair bezeichnet). Die zulässige Z-Ebenen-Ausdehnung von Vias wird auf der Registerkarte Via Types von Layer Stack Manager konfiguriert; nur dort definierte Ausdehnungen werden in der Dropdown-Liste Drill Pair angezeigt. Klicken Sie auf die Schaltfläche Via Types, um Layer Stack Manager zu öffnen, wo Sie die für den aktiven Lagenaufbau verfügbaren Via-Typen konfigurieren können. Erfahren Sie mehr über Via Types. |
| Properties – Locked (Add Stitching to Net dlg) |
Wenn aktiviert, haben alle Vias in diesem Satz Stitching-Vias das Attribut „Locked“ aktiviert. |
| Solder Mask Expansion | Die Lötstoppmaskenerweiterung (oder das Tenting) kann entweder basieren auf: der anwendbaren Solder Mask-Designregel oder dem hier im Dialogfeld angegebenen Erweiterungswert (der durch tenting the via überschrieben werden kann). Die von Ihnen ausgewählte Option wird auf alle Vias in diesem Satz Stitching-Vias angewendet. |
Hinweise zu Via-Stitching
-
Wählen Sie zunächst das Net, das für das Stitching verwendet werden soll, da dies das Verhalten anderer Optionen beeinflusst, z. B. beim Klicken auf die Schaltfläche Load values from Routing Via Style Rule. Wenn das Netz bereits im Arbeitsbereich ausgewählt ist, wird dieses Netz beim Öffnen des Dialogfelds Add Stitching to Net automatisch gewählt.
-
Shielding-Vias werden gekennzeichnet durch VSn: Via Stitching, wobei der Zahlenwert n dieses Via als zu derselben Via-Stitching-Union gehörig kennzeichnet wie andere Vias mit derselben numerischen Kennung.
-
Der Via-Verbindungsstil (Relief oder direkt) wird wie folgt bestimmt: durch die anwendbare Designvorgabe Polygon Connect Style für Polygone, die anwendbare Designvorgabe Plane Connect Style für Power-Planes und durch direkte Verbindungen für Vollflächen und Füllungen.
-
Nach Abschluss des Stitchings müssen Sie alle betroffenen Polygone, bei denen die Vias eine Verbindung im Relief-Stil verwenden, neu ausgießen.
-
Jeder Satz Stitching-Vias wird einer Union hinzugefügt. Stellen Sie den Bereich PCB auf den Modus Unions, um diese Unionen zu untersuchen
-
Um einen Satz Stitching-Vias zu bearbeiten, doppelklicken Sie auf ein beliebiges Via im Satz, um das Dialogfeld Via Stitching zu öffnen, oder auf den Bereich Properties, wenn dieser so konfiguriert ist, dass er sich per Doppelklick öffnet Alternativ können Sie ein Auswahlrechteck von links nach rechts aufziehen, das ein oder mehrere Stitching-Vias umfasst, und dann die Einstellungen im Bereich Properties bearbeiten.
-
Der Via-Satz kann entfernt werden, indem Sie den Befehl Tools » Via Stitching » Remove Via Stitching Group ausführen und dann auf ein beliebiges Via in der Gruppe klicken.
-
Der Via-Stitching-Algorithmus behandelt Polygone, Füllungen, Vollflächen und Power-Planes wie folgt:
-
Polygone, Regionen und Füllungen im selben Netz werden überall dort gestitcht, wo sie sich auf verschiedenen Lagen überlappen. Wenn in diesem Bereich Polygone, Regionen oder Füllungen anderer Netze überlappen (auf einer anderen Lage), wird in dieser Region kein Stitching angewendet. Überlappende Plane-Bereiche anderer Netze werden durchlassen.
-
Überlappende Plane-Bereiche im Zielnetz werden immer gestitcht, unabhängig vom Vorhandensein von Plane-Bereichen (auf einer anderen Lage), die mit anderen Netzen verbunden sind. Regel 1 oben gilt, wenn sich in derselben Region Polygone, Regionen oder Füllungen überlappen.
-
Ändern des Via-Stitching-Bereichs
Der Satz von Vias in jedem eindeutigen Bereich des Via-Stitchings wird zu einer Union zusammengefasst. Die gesamte Union kann verschoben werden, und der Bereich kann auch in der Größe geändert werden.
Ziehen Sie ein Auswahlfenster von links nach rechts auf, um einen Stitching-Bereich auszuwählen. Verschieben oder ändern Sie dann die Größe, indem Sie die Maus so positionieren, dass der richtige Cursor angezeigt wird.
Modifying the Via Stitching Area
-
Ziehen Sie ein Auswahlrechteck (von links nach rechts) auf, sodass es ein oder mehrere der Stitching-Vias umfasst. Die Begrenzung des ausgewählten Stitching-Bereichs wird angezeigt, wie in der obigen Animation dargestellt.
-
Um eine ausgewählte Stitching-Union zu verschieben: Positionieren Sie den Cursor innerhalb des Bereichs. Wenn der Verschiebecursor
erscheint, klicken und halten Sie die Maustaste gedrückt und verschieben Sie dann den Bereich an die neue Position. Beachten Sie, dass Sie eine Stitching-Union auch verschieben können, indem Sie direkt auf eines der Stitching-Vias klicken und es ziehen, wie in der obigen Animation dargestellt.
-
Um die Größe der ausgewählten Stitching-Union durch Verschieben einer Kante zu ändern: Positionieren Sie den Cursor über der Kante. Wenn der Kanten-Verschiebecursor
erscheint, klicken und halten Sie die Maustaste gedrückt und schieben Sie die Kante an die neue Position.
-
Um die Größe der ausgewählten Stitching-Union durch Verschieben eines Eckpunkts zu ändern: Positionieren Sie den Cursor über der Kante. Wenn der Eckpunkt-Verschiebecursor
erscheint, klicken und halten Sie die Maustaste gedrückt und schieben Sie den Eckpunkt an die neue Position.
-
Nachdem Sie die Maustaste losgelassen haben, werden Sie aufgefordert, Re-generate via stitching?. Klicken Sie auf Yes, um das Via-Stitching an der neuen Position/Form zu aktualisieren, oder klicken Sie auf No, wenn Sie die Bearbeitung der Form noch nicht abgeschlossen haben.
Hinzufügen von Shielding-Vias zu einem Netz
Via-Shielding wird verwendet, um ein Netz von potenziellen Störungen oder Kopplungen durch benachbarte Signale zu isolieren. Die Shielding-Vias müssen in einem Abstand angeordnet werden, der zur höchsten Frequenz passt, vor der geschützt werden soll. Eine korrekte Auslegung des Schilds ist entscheidend; ein schlecht entworfener Zaun könnte tatsächlich zu EMI-Problemen beitragen, wenn der Abstand in der Resonanzfrequenz eines benachbarten Signals liegt. Dies wird ausführlicher im Abschnitt Hinweise zu Via-Shielding erläutert.
Um einen Via-Schild um ein geroutetes Netz zu platzieren, wählen Sie den Befehl Tools » Via Stitching/Shielding » Add Shielding to Net aus den Menüs. Das Dialogfeld Add Shielding to Net wird angezeigt, in dem Sie Net to Shield und andere Shielding Parameters, das Referenz-Net und das Via Style nach Bedarf konfigurieren. Die Vias werden entlang beider Seiten der ausgewählten Netze platziert, überall dort, wo ein Via unter Einhaltung der anwendbaren Designregeln platziert werden kann.
Shielding Parameters
Die Shielding-Parameter steuern die abgeschirmten Netze und das Platzierungsmuster der Shielding-Vias.
Shielding-Parameter |
|
| Net to shield | Das Netz, um das Shielding-Vias platziert werden sollen. Wenn das Netz zu einem definierten differentiellen Paar gehört, werden beide Netze abgeschirmt. Wenn das Netzpaar nicht als differentielles Paar definiert ist, wählen Sie es vor dem Öffnen des Dialogfelds aus und verwenden Sie stattdessen die Option Ausgewählte Objekte. |
| Selected Objects (Add Shielding to Net dlg) |
Platzieren Sie Shielding-Vias um die ausgewählten Objekte anstatt um das im Feld Net to shield ausgewählte Netz. Kann auch verwendet werden, um mehrere ausgewählte Netze abzuschirmen. |
| Stagger alternate rows | Abwechselnde Reihen von Shielding-Vias sind um die Hälfte des Werts Grid versetzt. |
| Row Spacing | Der Abstand zwischen Reihen von Shielding-Vias (Kante-zu-Kante-Abstand) wenn die Einstellung Rows größer als 1 ist. |
| Distance | Der Abstand von der Kante der abgeschirmten Leiterbahnsegmente bis zur Kante der Shielding-Vias. |
| Grid | Der Abstand zwischen den Kanten benachbarter Shielding-Vias. Shielding-Vias werden nicht unter Verletzung anwendbarer Designregeln platziert; würde ein potenzieller Via-Standort zu einem Verstoß führen, wird dieser Standort übersprungen. |
| Rows | Die Anzahl der Reihen von Shielding-Vias. |
| Add shielding copper | Platzieren Sie ein Polygon über dem Bereich, der von den Shielding-Vias eingenommen wird, verbunden mit dem im Feld Via Style Net angegebenen Netz. Das Polygon wird entsprechend der anwendbaren Vorgabe Clearance und der Designvorgabe Polygon Connect Style definiert. |
| Add clearance cutout | Schließen Sie einen Polygon-Ausschnitt um das abgeschirmte Netz ein, zurückgesetzt vom Netz um den im Feld Distance angegebenen Abstand. Verwenden Sie dies, wenn Sie einen anderen Abstand als in der anwendbaren Vorgabe Clearance benötigen. |
Via Style
Die Eigenschaften der Shielding-Vias werden im Bereich Via Style des Dialogfelds angezeigt. Diese Eigenschaften können definiert werden durch:
-
Neue Einstellungen, die Sie im Dialogfeld eingeben, oder
-
basierend auf den Einstellungen einer ausgewählten Via Template, oder
-
basierend auf den Einstellungen, die in der anwendbaren Routing Via Style design rule definiert sind, wenn Sie einen neuen Satz Shielding-Vias platzieren.
Via-Stil |
|
| Diameters (Simple/TMB/Full) |
Der PCB-Editor unterstützt 3 Typen von Via-Durchmessern in der X-Y-Ebene: Simple, Top-Middle-Bottom oder Full Stack. Klicken Sie, um die für die Shielding-Vias erforderliche Via-Struktur auszuwählen. Erfahren Sie mehr über den Via Stack. |
| Hole Size | Gibt den Bohrlochgrößenwert für die Shielding-Vias an. |
| Tolerance | Das Festlegen von Bohrlochtoleranzattributen kann helfen, Passungen und Grenzwerte Ihrer Leiterplatte zu bestimmen. Geben Sie die minimale (-) und maximale (+) Bohrlochtoleranz für die Shielding-Vias an. |
| Diameter | Der Durchmesser der Shielding-Vias in der X-Y-Ebene. |
| Thermal Relief (Via Shielding dlg & Properties panel) |
Aktivieren Sie das Kontrollkästchen, um die Definition lokaler Einstellungen für den Polygon-Verbindungsstil für alle Vias im Satz zu ermöglichen, und klicken Sie dann auf das verknüpfte Schlüsselwort, um die Einstellungen im Dialogfeld Edit Polygon Connect Style zu konfigurieren. Zusätzlich zum Anwenden der Einstellungen im Dialogfeld/Bereich müssen Sie auch alle betroffenen Polygone neu ausgießen, bei denen die Vias eine Verbindung im Relief-Stil verwenden. |
| Load Values from Routing Via Style Rule (Add Shielding to Net dlg) |
Wenn Sie auf diese Schaltfläche klicken, werden die Eigenschaften des Vias in der anwendbaren Routing-Via-Style-Regel hier im Dialogfeld Add Shielding to Net übernommen. Erfahren Sie mehr über die Routing Via Style design rule. |
| Via Template | Wenn Sie aus dieser Dropdown-Liste eine Via-Vorlage auswählen, werden die Eigenschaften dieser Vorlagen-Via hier im Add Shielding to Net Dialog angewendet. Wenn eine Vorlage ausgewählt ist, zeigt das Feld Library die Bibliothek an, mit der die Via-Vorlage verknüpft ist, und enthält die Option, Unlink die Vorlage aus dieser Bibliothek zu lösen. Erfahren Sie mehr unter Arbeiten mit Pad- und Via-Vorlagen. |
| Properties – Net | Das Netz, mit dem die Abschirm-Vias verbunden werden sollen. Der Stil der Via-Verbindung (thermisch entlastet oder direkt) wird durch das Objekt bestimmt, mit dem die Via verbunden ist, sowie durch die geltenden Designregeln. Weitere Informationen dazu finden Sie im Abschnitt Hinweise. |
| Properties – Drill Pair / Via Type | Die Start- und Endlagen, die die Abschirm-Vias in der Z-Ebene durchspannen, können nach Bedarf konfiguriert werden (diese Spanne wird als drill pair bezeichnet). Die zulässige Z-Ebenen-Spanne von Vias wird auf der Registerkarte Via Types des Layer Stack Manager konfiguriert; nur dort definierte Spannen werden in der Dropdown-Liste Drill Pair angezeigt. Klicken Sie auf die Schaltfläche Via Types, um das Layer Stack Manager zu öffnen, in dem Sie die für den aktiven Lagenaufbau verfügbaren Via-Typen konfigurieren können. Erfahren Sie mehr über Via-Typen. |
| Properties – Locked (Add Shielding to Net dlg) |
Wenn aktiviert, ist bei allen Vias in diesem Satz von Abschirm-Vias das Attribut Locked aktiviert. |
| Solder Mask Expansion | Die Lötstoppmaskenerweiterung (oder das Tenting) kann entweder basieren auf: der geltenden Lötstoppmaske-Designregel oder dem hier im Dialog angegebenen Erweiterungswert (der durch das Tenting der Via überschrieben werden kann). Die von Ihnen gewählte Option wird auf alle Vias in diesem Satz von Abschirm-Vias angewendet. |
Hinweise zur Via-Abschirmung
-
Wählen Sie zuerst das Net aus, das abgeschirmt werden soll, da dies das Verhalten anderer Optionen beeinflusst, z. B. beim Klicken auf die Schaltfläche Load values from Routing Via Style Rule. Wenn das Netz bereits im Designbereich ausgewählt ist, wird dieses Netz beim Öffnen des Add Shielding to Net Dialogs automatisch gewählt.
-
Abschirm-Vias werden durch VSHn gekennzeichnet: Via SHielding, wobei der numerische Wert n diese Via als zu derselben Via-Abschirmungsunion gehörig identifiziert wie andere Vias mit derselben numerischen Kennung.
-
Der Via-Verbindungsstil (thermisch entlastet oder direkt) wird wie folgt festgelegt: durch die geltende Designvorgabe Polygon Connect Style für Polygone und die geltende Plane Connect Style-Designvorgabe für Versorgungsebenen.
-
Sobald das Stitching abgeschlossen ist, müssen Sie alle betroffenen Polygone mit einer geltenden Polygon-Connect-Style-Designregel, die einen thermisch entlasteten Verbindungsstil vorgibt, erneut ausgießen.
-
Jeder Satz von Abschirm-Vias wird zu einer Union hinzugefügt; setzen Sie das Bedienfeld PCB auf den Modus Unions, um diese Unionen zu untersuchen
-
Um einen Satz von Abschirm-Vias zu bearbeiten, doppelklicken Sie auf eine beliebige Via im Satz, um den Via Shielding Dialog zu öffnen, oder das Bedienfeld Properties, wenn es so konfiguriert ist, dass es sich bei Doppelklick öffnet Alternativ ziehen Sie ein Auswahlrechteck von links nach rechts, das eine oder mehrere Abschirm-Vias einschließt, und bearbeiten dann die Einstellungen im Properties Bedienfeld.
-
Der Satz von Vias kann entfernt werden, indem Sie den Befehl Tools » Via Stitching/Shielding » Remove Via Shielding Group ausführen und dann auf eine beliebige Via in der Gruppe klicken.
-
Sie können partielle Netzabschirmung oder Mehrfachnetz-Abschirmung durchführen:
-
Wenn Sie nicht das gesamte Netz abschirmen möchten, wählen Sie zuerst die gewünschten Leiterbahnsegmente aus und schirmen dann mit aktivierter Option Selected Objects ab.
-
Um mehrere benachbarte Netze abzuschirmen, wählen Sie die Netze im Designbereich aus und schirmen dann mit aktivierter Option Selected Objects ab.
-
Beachten Sie, dass ein differentielles Paar mit der Mehrfachnetz-Selected ObjectsTechnik abgeschirmt werden kann oder indem Sie eines der Netze des differentiellen Paares in der Dropdown-Liste Net to Shield auswählen.
-
-
Verwenden Sie die Option Add shielding copper, um ein Polygon hinzuzufügen, das die Abschirm-Vias einschließt; aktivieren Sie zusätzlich die Option Add clearance cutout, um das Polygon so zurückzuschneiden, dass es nur die Vias umschließt. Lesen Sie unten das Thema Abschirmkupfer zusammen mit den Abschirm-Vias einbeziehen, um mehr über diese Optionen zu erfahren.
Abschirmkupfer zusammen mit den Abschirm-Vias einbeziehen
Neben dem Hinzufügen von Abschirm-Vias entlang jeder Seite des Routings können Sie auch Abschirmkupfer einbeziehen, wie in den folgenden Bildern gezeigt. Aktivieren Sie dazu im Dialog Via Shielding die Option Add shielding copper. Dieses Kupfer wird als Polygon erstellt und befolgt daher die geltenden Designregeln Clearance und Polygon Connect Style.
Die Option Add shielding copper fügt ein Polygon hinzu, das die Abschirm-Vias einschließt. Die vom abgeschirmten Netz abgewandte Polygonkante berührt die Kante der Vias. Die dem abgeschirmten Netz benachbarte Polygonkante wird entsprechend der geltenden Designregel Clearance vom Netz zurückgesetzt. Wenn zusätzlich die Option Add clearance cutout aktiviert ist, wird das Polygon stattdessen entsprechend der Einstellung Distance im Dialog Add Shielding to Net vom abgeschirmten Netz zurückgesetzt. Bewegen Sie den Cursor über das Bild unten, um den Unterschied zu sehen.
Auswählen oder Bearbeiten von Stitching- oder Abschirm-Vias
Um die Arbeit mit einem Array aus Stitching-/Abschirm-Vias zu vereinfachen, werden beide Arten automatisch zu einer Union zusammengefasst. Unionen werden über das PCB-Bedienfeld verwaltet.
Auswahl über das PCB-Bedienfeld
Um das Array auszuwählen, schalten Sie das Bedienfeld PCB in den Modus Unions und wählen Sie die gewünschte Union Via Stitching oder Via Shielding aus. Alle Vias, die Teil dieses Arrays sind, werden ausgewählt, wenn das Kontrollkästchen Select im Bedienfeld aktiviert ist (wie im Bild unten gezeigt). Alternativ können Sie auf eine beliebige Via im Array doppelklicken, um das Bedienfeld Properties zu öffnen und das Array zu bearbeiten.

Verwenden Sie das Bedienfeld PCB im Modus Unions, um alle Vias in einem Stitching- oder Abschirm-Array auszuwählen. In diesem Bild sind alle vier Via-Abschirmungsunionen ausgewählt.
Interaktive Auswahl eines Via-Satzes
Auswahlverhalten:
-
Eine einzelne Stitching-/Abschirm-Via kann ausgewählt und gelöscht werden.
-
Wenn die Option Popup Selection Dialog im Preferences aktiviert ist, wird beim Klicken auf eine einzelne Via, die zu einer Union gehört, eine Liste angezeigt, die auch die Union enthält, wie im obigen Bild gezeigt. Wenn eine Union ausgewählt wird, kann diese Via-Union im Arbeitsbereich gelöscht oder im Bedienfeld Properties bearbeitet werden.
-
Wenn der Dialog Popup Selection nicht aktiviert ist, verhält sich das Klicken auf eine einzelne Via, die zu einer Union gehört, wie folgt:
-
Der erste Klick wählt die einzelne Via aus.
-
Der zweite und alle weiteren Klicks wählen das nächste Objekt in der Auswahlreihenfolge aus, die bei überlappenden Objekten verwendet wird: zum Beispiel Bauteil, Polygon, Via-Union (wenn sich diese Objekte unter dem Cursor befinden).
-
Alternativ können Sie, nachdem der erste Klick die einzelne Via ausgewählt hat, den Kurzbefehl
Shift+Tabdrücken, um den Befehl Select Overlapping aufzurufen. Drücken SieShift+Tabweiter, um durch die überlappenden Objekte zu blättern und jedes nacheinander auszuwählen.
-
-
Eine Stitching-Union, die auf einen Bereich beschränkt ist, kann ausgewählt werden, indem Sie ein Auswahlfenster um eine beliebige Via in der Union ziehen (von links nach rechts), wie in der Animation im Abschnitt Ändern eines benutzerdefinierten Via-Stitching-Bereichs auf dieser Seite gezeigt.
Bearbeiten eines Via-Satzes
Die Eigenschaften eines Stitching- oder Abschirm-Via-Satzes können nach der Auswahl im Modus Via Stitching oder Via Shielding des Bedienfelds Properties bearbeitet werden. Doppelklicken Sie auf eine beliebige Via im Satz, um das Bedienfeld zu öffnen.
Ein Beispiel für eine Bearbeitung von Stitching-Vias im Bedienfeld Properties.
Nachdem Sie eine Eigenschaft im Bedienfeld bearbeitet und auf der Tastatur Enter gedrückt haben, erscheinen oben im Bedienfeld die Meldung Changes pending sowie Schaltflächen – klicken Sie auf Apply, um den Bearbeitungsvorgang abzuschließen.
Weiterführende Literatur
-
Informationen zu allen Aspekten des PCB-Designs finden Sie auf der Website Printed Circuit Design and Fab Magazine. Die Website ist eine ausgezeichnete Ressource für technische Themen, z. B. zur Rolle eines "Via-Zauns" (einschließlich der Anführungszeichen, um die Qualität der Suchergebnisse zu verbessern).
-
Wikipedia-Artikel, Via Fence
-
Ein Fachbeitrag, der die grundlegenden Prinzipien der Ausbreitung elektromagnetischer Wellen innerhalb einer PCB-Struktur erläutert - Best practice in circuit board design
-
Eine Forendiskussion, in der die Frage Via fences for noise reduction of a chip antenna? gestellt wurde



)
)
)
)
)
)
)
).
)
)
)
)

)