Electrical Rule Types

Die Designregeln der Kategorie Electrical werden nachfolgend beschrieben.

Abstand

Standardregel: erforderlich i

Diese Regel definiert den minimal zulässigen Abstand zwischen beliebigen zwei primitiven Objekten auf einer Kupferlage. Es kann entweder ein einzelner Wert für den Abstand angegeben werden oder unterschiedliche Abstände für verschiedene Objektpaarungen durch Verwendung einer speziellen Minimum Clearance Matrix. Letzteres bietet in Kombination mit dem Regel-Geltungsbereich die Flexibilität, einen prägnanten und gezielten Satz von Abstandsregeln zu erstellen, der selbst strengste Abstandsanforderungen erfüllt.

Einschränkungen

 

 

 

 

 

❯ ❮ Javascript ID: Clearance_Modes_AD24

Standard-Einschränkungen für die Abstandsregel. Es sind zwei Modi verfügbar. Der Modus Simple wird hier gezeigt. Standard-Einschränkungen für die Abstandsregel. Es sind zwei Modi verfügbar. Der Modus Advanced wird hier gezeigt.

Der Regel-Geltungsbereich liefert eine Menge von Objekten zurück; die unten beschriebenen Einschränkungen werden dann auf diese Objektmenge angewendet:

• Connective Checking - die vom Regel-Geltungsbereich zurückgegebene Menge von Netzobjekten kann dann auf folgende Weise weiter eingegrenzt werden:
  • Different Nets Only - die Einschränkung wird zwischen beliebigen zwei primitiven Objekten angewendet, die zu unterschiedlichen Netzen gehören (z. B. zwei Leiterbahnen auf zwei unterschiedlichen Netzen).
  • Same Net Only - die Einschränkung wird zwischen beliebigen zwei primitiven Objekten angewendet, die zum selben Netz gehören (z. B. zwischen einer Via und einem Pad im selben Netz oder zwei Leiterbahnsegmenten im selben Netz).
  • Any Net - die Einschränkung wird zwischen beliebigen zwei primitiven Objekten angewendet, die zu irgendeinem Netz im Design gehören. Dies ist die umfassendste der drei Optionen und deckt die Möglichkeit ab, dass die Objekte zum selben oder zu unterschiedlichen Netzen gehören.
  • Different Differential Pair - die Einschränkung wird zwischen beliebigen zwei primitiven Objekten angewendet, die zu unterschiedlichen Netzen verschiedener differentieller Paare gehören (z. B. eine Leiterbahn in DiffPair1 und eine Leiterbahn in DiffPair2). Die Regel gilt nicht zwischen Primitiven in den zwei Netzen desselben differentiellen Paars (z. B. DiffPair1_P und DiffPair1_N). Verwenden Sie diese Einschränkung, um den Abstand zwischen differentiellen Paaren zu konfigurieren.

  • Same Differential Pair - die Einschränkung wird zwischen beliebigen zwei primitiven Objekten angewendet, die zu den unterschiedlichen Netzen desselben differentiellen Paars gehören (z. B. eine Leiterbahn in TX_P und eine Leiterbahn in TX_N). Verwenden Sie diese Einschränkung, um den Abstand zu konfigurieren, wenn die Netze im differentiellen Paar näher beieinander liegen müssen, als es der allgemeine Abstand erlaubt.

    Erfahren Sie mehr über Abstandsprüfung für differentielle Paare

    Für eine definierte Same-Net Only Clearance-Regel gilt allgemein: Wenn sich zwei Objekte berühren (d. h. verbunden sind), werden sie nicht als Verstoß gegen die Regel angesehen. Eine Ausnahme besteht bei der Prüfung des Abstands zwischen Via- und SMD-Pad-Objekten im selben Netz. Wenn eine Via und ein SMD-Pad einen Lötstoppmaskenabstand haben und beide zu nahe beieinander liegen, kann die Lötstoppmaskenbrücke zwischen den beiden Objekten verschwinden, und Lötpaste fließt während des Lötprozesses in die Via, wodurch eine schlechte Lötverbindung am SMD-Pad entsteht. Selbst wenn eine Via und ein SMD-Pad durch eine Leiterbahn verbunden sind oder sich überlappen, gelten sie als Verstoß, wenn der Abstand zwischen ihnen kleiner ist als der Via-SMD-Pad-Abstand in der Same-Net Clearance-Regel.

    Konfigurieren Sie den minimal zulässigen Abstand zwischen einer Via und einem SMD-Pad, indem Sie den Via-SMD-Pad-Abstand in der Same-Net Clearance-Regel festlegen. Wenn sich die Via und das SMD-Pad berühren oder überlappen müssen, müssen Sie außerdem eine geeignete Via Under SMD-Designregel (Kategorie High Speed) definieren und die Einschränkung Allow Vias under SMD Pads aktivieren.

• Ignore Pad to Pad Clearances within a footprint - schalten Sie diese Option ein/aus, um festzulegen, ob Abstände zwischen Pads im selben Komponenten-Footprint ignoriert werden. Diese Option ist standardmäßig deaktiviert.
• Minimum Clearance - der Wert für den erforderlichen Mindestabstand. Ein hier eingegebener Wert wird auf alle Zellen in der Matrix für Mindestabstände übertragen. Umgekehrt wird, wenn für eine oder mehrere Objektpaarungen in der Matrix ein anderer Abstandswert eingegeben wird, die Einschränkung Minimum Clearance in N/A geändert, um widerzuspiegeln, dass nicht ein einzelner Abstandswert auf die gesamte Platine angewendet wird.
• Minimum Clearance Matrix - bietet die Möglichkeit, Abstände zwischen den verschiedenen Objekt-zu-Objekt-Abstandskombinationen im Design fein abzustimmen.

Arbeiten mit der Abstandsmatrix

Für viele Benutzer gibt es keinen großen Unterschied zwischen den Primitiven Leiterbahn und Bogen. Und wenn es um Fill-, Region- und Polygon-Objekte geht, sehen die meisten Benutzer diese einfach als mehr „Kupfer“. Vor diesem Hintergrund wurde die Mindestabstandsmatrix für die Abstandsregel erweitert, sodass sie in zwei Modi arbeitet:

• Simple - in diesem Modus werden Leiterbahn- und Bogenobjekte (einschließlich Track Keepout- und Arc Keepout-Objekten) zum einzelnen Eintrag Track zusammengefasst. Fill-, Poly- und Region-Objekte (einschließlich Fill Keepout- und Region Keepout-Objekten) werden zum einzelnen Eintrag Copper zusammengefasst. Der Modus Simple ist der Standardmodus, unabhängig davon, ob ein bestehendes Design oder ein neues Design geöffnet wird.
• Advanced - dieser Modus ist die traditionelle Matrix, in der alle Objekte dargestellt werden.

Die Definition von Abstandswerten in der Matrix kann auf folgende Weise erfolgen:

• Einzelzellenbearbeitung - zum Ändern des Mindestabstands für eine bestimmte Objektpaarung. Klicken Sie auf eine Zelle, um sie zur Bearbeitung auszuwählen.
• Mehrfachzellenbearbeitung - zum Ändern des Mindestabstands für mehrere Objektpaarungen:
  • Verwenden Sie Ctrl+Click, Shift+Click und Click+Drag, um mehrere Zellen in einer Spalte auszuwählen.
  • Verwenden Sie Shift+Click und Click+Drag, um mehrere zusammenhängende Zellen in einer Zeile auszuwählen.
  • Verwenden Sie Click+Drag, um mehrere zusammenhängende Zellen über mehrere Zeilen und Spalten hinweg auszuwählen.
  • Klicken Sie auf einen Zeilenkopf, um schnell alle Zellen in dieser Zeile auszuwählen.
  • Klicken Sie auf einen Spaltenkopf, um schnell alle Zellen in dieser Spalte auszuwählen.

Nachdem die gewünschte Auswahl getroffen wurde (entweder eine einzelne Zelle oder mehrere Zellen), müssen Sie zum Ändern des aktuellen Werts einfach den neuen gewünschten Wert eingeben. Um den neu eingegebenen Wert zu übernehmen, klicken Sie entweder auf eine andere Zelle oder drücken Sie Enter. Alle Zellen in der Auswahl werden mit dem neuen Wert aktualisiert.

Beispiel für die Bearbeitung mehrerer Zellen. Beachten Sie, dass die Einschränkung Minimum Clearance jetzt in N/A geändert wurde, da nun für eine oder mehrere Objektpaarungen unterschiedliche Abstandswerte vorhanden sind, um widerzuspiegeln, dass nicht länger ein einzelner Abstandswert für alle Objekt-zu-Objekt-Abstandskombinationen angewendet wird.

Abstandsprüfung Loch-zu-Objekt

Designer können Abstände zwischen den Kanten von Bohrlöchern und benachbarten Kupferobjekten auf Signallagen prüfen. Dies ist besonders vorteilhaft, um zu verhindern, dass Leiterbahnen zu nahe an einem Bohrloch geführt werden, was andernfalls unter einer möglichen Bohrerabweichung während der Leiterplattenfertigung leiden könnte. Die Zeile am unteren Rand der Mindestabstandsmatrix der Abstandsregel wird verwendet, um die gewünschten Abstände zu definieren.

Legen Sie Abstandswerte fest, um Kupferobjekte zu erkennen, die den Kanten von Bohrlöchern im Design zu nahe kommen.

Abstandsprüfung für Split-Plane-Flächen

Designer können auch Abstände zwischen Split-Plane-Bereichen auf internen Plane-Layern prüfen. Wie der Abstand definiert wird, hängt von dem Modus ab, in dem Sie die Mindestabstandsmatrix verwenden:

• Simple mode - Geben Sie den erforderlichen Split-Plane-zu-Split-Plane-Abstandswert in der Zelle Copper-Copper an.
• Advanced mode - Geben Sie den erforderlichen Split-Plane-zu-Split-Plane-Abstandswert in der Zelle Region-Region an.

Ein Verstoß wird in folgender Form angezeigt:

Clearance Constraint: (<CurrentClearance> < <DefinedClearance>) Between Split Plane (<NetName>) on <InternalPlaneLayerName> And Split Plane (<NetName>) on <InternalPlaneLayerName>,

zum Beispiel:

Clearance Constraint: (32.36mil < 34mil) Between Split Plane (GND) on Internal Plane 1 And Split Plane (NetC6) on Internal Plane 1

Abstandsprüfung zwischen Split-Plane-Bereichen auf einem internen Layer. In diesem Fall wurde der Abstandswert 34mil in die Zelle Region-Region eingetragen, da die Abstände mit dem Modus Advanced der Matrix definiert werden.

Abstandsprüfung für Differentialpaare

Differentialpaare stellen besondere Herausforderungen beim Design dar und erfordern häufig sowohl einen spezifischen Abstand within-pair als auch einen Abstand pair-to-pair und möglicherweise eine dritte Regel zur Steuerung des Abstands pair-to-all other nets. Zur Unterstützung dessen enthält der Bereich Constraints ein Dropdown-Menü, in dem Sie die Optionen Same Differential Pair und Different Differential Pair auswählen können.

Wenn beispielsweise die Netze innerhalb der Differentialpaare einen geringeren Abstand als den allgemeinen Leiterplattenabstand benötigen, kann dies mithilfe der Constraint-Option Same Differential Pair erreicht werden, wie unten gezeigt. Beachten Sie, dass die Regel zwar für All-Netzobjekte im Design gilt, die Constraint-Einstellung sie jedoch darauf beschränkt, nur auf Objekte im Same Differential Pair angewendet zu werden.

Dasselbe Ergebnis könnte auch erreicht werden, indem der Geltungsbereich der Regel so festgelegt wird, dass sie nur für Differentialpaar-Objekte gilt (z. B. InAnyDifferentialPair), wie unten gezeigt. Beachten Sie, dass diese Regel dann auch zwischen einem Netz in einem Differentialpaar und jedem anderen Netzobjekt im Design gelten würde. Dieser Ansatz sollte daher nur verwendet werden, wenn Sie andere Regel(n) mit höherer Priorität haben, die die Anforderungen für DiffPairNet-to-DiffPairNet und/oder DiffPairNet-to-Any definieren. Wenn dieser Ansatz verwendet wird, muss auch die Priorität der Differentialpaar-Regeln korrekt konfiguriert werden, wobei die Regel mit der strengeren Abstandsvorgabe eine höhere Priorität haben muss.

Ein ähnlicher Ansatz kann verwendet werden, um den Abstand between Differentialpaare zu steuern. Das folgende Bild zeigt, wie die Constraint Different Differential Pair verwendet werden kann, um dies zu erreichen.

Wie im vorherigen Beispiel könnte dies auch über den Regel-Geltungsbereich anstelle der Constraint Different Differential Pairs erreicht werden. Denken Sie daran, dass die Regelprioritäten so konfiguriert werden müssen, dass die Regel mit der strengeren Abstandsvorgabe eine höhere Priorität hat.

Um einen anderen Abstand von einem Differentialpaar-Netz zu jedem anderen Netzobjekt zu definieren, könnte die folgende Regel verwendet werden.

Dies könnte weiter verfeinert werden, sodass es nur zwischen Differentialpaar-Objekten und Nicht-Differentialpaar-Objekten gilt, wie unten gezeigt.

Erfahren Sie mehr über Differential Pair Routing. Erfahren Sie mehr über das Festlegen des Geltungsbereichs von Differential Pair design rules.

Regelanwendung

Online-DRC, Batch-DRC, interaktives Routing ^#, Autorouting ^# und Polygon-Platzierung.

Hinweise

Kurzschluss

Standardregel: erforderlich i

Diese Regel prüft auf Kurzschlüsse zwischen primitiven Objekten auf den Kupferlagen (Signal- und Plane-Lagen). Ein Kurzschluss liegt vor, wenn sich zwei Objekte mit unterschiedlichen Netzbezeichnungen berühren.

Einschränkungen

Standardeinschränkungen für die Kurzschlussregel

Allow Short Circuit - legt fest, ob die Zielnetze, die unter die beiden Geltungsbereiche (Full Queries) der Regel fallen, kurzgeschlossen werden dürfen oder nicht. Wenn Sie zwei unterschiedliche Netze miteinander kurzschließen müssen, beispielsweise beim Verbinden zweier Massesysteme innerhalb eines Designs, stellen Sie sicher, dass diese Option aktiviert ist.

Regelanwendung

Online-DRC, Batch-DRC und während des Autoroutings.

Hinweise

• In einem Printed Electronics design werden unterschiedliche Netze, die sich auf verschiedenen Lagen kreuzen, als Kurzschluss markiert. Diese Kreuzungen werden durch das Platzieren eines dielektrischen Patches auf einer nichtleitenden Lage isoliert.

• Diese Regel gilt auch für Wire Bonding. Ein Verstoß tritt auf, wenn ein Bonddraht mit einem Die-Pad oder Kupfer eines anderen Netzes verbunden ist oder wenn Endpunkte von Bonddrähten unterschiedlicher Netze verbunden sind.

Nicht geroutetes Netz

Standardregel: erforderlich i

Diese Regel prüft den Fertigstellungsstatus jedes Netzes, das unter den Geltungsbereich (Full Query) der Regel fällt. Wenn ein Netz unvollständig ist, wird jeder abgeschlossene Abschnitt (Sub-Netz) zusammen mit dem Routing-Fertigstellungsgrad aufgeführt. Der Routing-Fertigstellungsgrad ist wie folgt definiert:

(connections complete / total number of connections) x 100

Das Design-Rule-Checking-System des PCB-Editors betrachtet ein Netz typischerweise als geroutet, wenn alle Knoten in diesem Netz (Bauteil-Pads) durch netzbewusste Designobjekte (Leiterbahnen, Bögen, Pads, Vias und Polygone) verbunden sind. Diese Objekte gelten als verbunden, wenn sie sich berühren. Obwohl eine bloße Berührung für die Software eine Verbindung darstellt, kann die Fragilität einiger dieser „Verbindungen“ bei der Leiterplattenfertigung zu kritischen Problemen führen, insbesondere wenn sich die Objekte – zum Beispiel zwei zusammenhängende Leiterbahnsegmente oder eine Leiterbahn, die in ein Pad/Via hineinläuft – nur minimal berühren. Solche Verbindungen werden oft als „Bad Connections“, „Poor Connections“ oder „Incomplete Connections“ bezeichnet. Diese Regel kann auch so konfiguriert werden, dass sie auf solche mangelhaften Verbindungen prüft.

Einschränkungen

Standardeinschränkungen für die Regel „Nicht geroutetes Netz“

Check for incomplete connections - wenn diese Option aktiviert ist, werden die folgenden zusätzlichen Prüfungen der Konnektivität zwischen anwendbaren Designobjekten durchgeführt:

• Track/Arc to Track/Arc - Prüfung, ob die Mittellinien bzw. die Mittelpunkte der Enden der verbundenen Leiterbahn-/Bogensegmente zusammenfallen.
• Track/Arc to Via - Prüfung, ob die Mittellinie bzw. der Mittelpunkt des Endes eines Leiterbahn-/Bogensegments auf der Form des Vias liegt.
• Track/Arc to Pad - Prüfung, ob die Mittellinie bzw. der Mittelpunkt des Endes eines Leiterbahn-/Bogensegments auf der Form des Pads liegt.
• Via to Pad - Prüfung, ob der Mittelpunkt des Vias auf der Form des Pads liegt.
• Via to Via - Prüfung, ob der Mittelpunkt eines Vias auf der Form eines anderen Vias liegt.
• Polygon to Track/Arc - Prüfung, ob die Mittellinie bzw. der Mittelpunkt des Endes eines Leiterbahn-/Bogensegments vom Polygon überlappt wird.
• Polygon to Pad/Via - Prüfung, ob der Mittelpunkt des Pads/Vias vom Polygon überlappt wird, wenn das Pad/Via eine direkte Verbindung zum Polygon verwendet.

Regelanwendung

Batch-DRC.

Hinweise

• Eine mangelhafte Verbindung wird im Designbereich mit der detaillierten Verstoßmarkierung  gekennzeichnet; eine entsprechende Meldung erscheint im Bereich Messages.

• Falls zutreffend, wird zwischen nicht verbundenen Objekten im Netz eine Verbindungslinie gezeichnet; Daten zur Länge des nicht gerouteten Netzes werden in PCB panel angezeigt (im Modus Nets mode).

• Einige DRC-Prüfungen erfordern, dass die Regel „Nicht geroutetes Netz“ für Batch aktiviert ist, damit sie funktionieren.

• In Printed Electronics sind Lagenwechsel not nicht über ein Via erforderlich; der Netzanalyzer erkennt, dass das Netz nicht unterbrochen ist, wenn ein Via aus einem gerouteten Netz entfernt wird. Eine Leiterplatte wird als Printed Electronics definiert, wenn die Option Printed Electronics im Layer Stack Manager aktiviert ist. Weitere Informationen zu Printed Electronics.

• Diese Regel gilt auch für Wire Bonding. Ein Verstoß tritt auf, wenn keine Verbindung zwischen Die-Pads, Bonddrähten und/oder Kupferobjekten desselben Netzes besteht.

Nicht verbundener Pin

Standardregel: nicht erforderlich

Diese Regel erkennt Pins, denen kein Netz zugewiesen ist und die keine verbindenden Leiterbahnen haben.

Einschränkungen

Keine

Regelanwendung

Online-DRC und Batch-DRC.

Geändertes Polygon

Standardregel: erforderlich i

Diese Regel erkennt Polygone, die noch zurückgestellt sind und/oder geändert wurden, aber noch nicht neu gegossen wurden.

Einschränkungen

Standardeinschränkungen für die Regel „Geändertes Polygon“

• Allow shelved - wenn aktiviert, werden alle Polygone, die in den Geltungsbereich dieser Designregel fallen und derzeit zurückgestellt sind, nicht als Verstoß markiert.
• Allow modified - wenn aktiviert, werden alle Polygone, die in den Geltungsbereich dieser Designregel fallen und derzeit geändert, aber noch nicht neu gegossen wurden, nicht als Verstoß markiert.

Regelanwendung

Online-DRC und Batch-DRC.

Kriechstrecke

Standardregel: nicht erforderlich

Diese Regel prüft die Kriechstrecke zwischen den Zielsignalen über die Leiterplattenoberfläche durch unplattierte Bohrungen, Aussparungen und um die Leiterplattenkante herum. 

Einschränkungen

Standardeinschränkungen für die Regel „Kriechstrecke“

• Creepage distance – ein Regelverstoß wird markiert, wenn ein beliebiger Punkt auf dem ersten Objekt gleich oder kleiner als der Abstand zu einem beliebigen Punkt auf dem zweiten Objekt ist.
• Ignore Internal Layers – verwenden Sie diese Option, um sicherzustellen, dass die Regel nur auf Außenlagen angewendet wird.
• Apply to Polygon Pour – verwenden Sie diese Option, um die Regel auf Polygone im Geltungsbereich anzuwenden.

Regelanwendung

Online-DRC, Batch-DRC und während des Autoroutings.

Hinweise

• Die Regel „Kriechstrecke“ ist standardmäßig nicht für die Online- oder Batch-Designregelprüfung aktiviert. Aktivieren Sie die Online-/Batch-Prüfung im Dialog Design Rule Checker (Tools » Design Rule Check, Kategorie Electrical).

• Die Anzeige von Regelverstößen muss möglicherweise ebenfalls konfiguriert werden; Violation Details (lokalisierte Verstoßinformationen) und/oder Violation Overlay (Hervorhebung der gesamten Objekte mit Verstoß) werden auf der Seite PCB Editor - DRC Violation Display des Dialogs Preferences aktiviert.

• Die Regel identifiziert die nächstgelegenen Punkte auf den Zielnetzen und prüft den Abstand zwischen ihnen in den X-, Y- und Z-Ebenen.

• Wenn ein Leiterplattenschlitz durch Platzieren eines Pads erstellt wurde, stellen Sie sicher, dass die Option Plated in den Pad-Eigenschaften deaktiviert ist, da die Software andernfalls annimmt, dass die plattierte Hülse leitfähig ist, und die Kriechstrecke entsprechend reduziert.

• Wenn ein Polygonpour und andere Objekte durch eine Kriechstrecken-Designregel mit aktivierter Option Apply to Polygon Pour und eine Clearance design rule in den Geltungsbereich fallen, werden beide Regeln berücksichtigt, und beim Gießen des Polygons wird der größere Wert angewendet. Wenn beispielsweise die Regel „Kriechstrecke“ einen größeren Einschränkungswert als die Clearance-Regel hat, wird dieser größere Wert angewendet.

Z-Achsen-Abstand

Standardregel: nicht erforderlich

Diese Regel prüft die Mindestabstände zwischen verschiedenen Primitiven auf unterschiedlichen Kupferlagen.

Einschränkungen

Standardeinschränkungen für die Regel „Z-Achsen-Abstand“

Z-Axis Clearance – ein Regelverstoß wird markiert, wenn ein beliebiger Punkt auf dem ersten Objekt gleich oder kleiner als der Abstand zu einem beliebigen Punkt auf dem zweiten Objekt ist, wenn das erste und das zweite Objekt auf unterschiedlichen Kupferlagen platziert sind.

Regelanwendung

Online-DRC, Batch-DRC.

Hinweise

• Wenn für die Regel die Anzeige von Violation Details aktiviert ist (PCB Editor – DRC Violations Display page im Dialog Preferences), wird der Text eines Verstoßes im PCB-Arbeitsbereich im folgenden Format dargestellt:

  < [RuleValue] ([Actual Z-Axis Clearance Value]; XY: [Z-Axis Clearance Projected on XY]),

  wobei [RuleValue] die in der Regel angegebene Einschränkung und [Actual Z-Axis Clearance Value] der kürzeste diagonale Abstand zwischen den Kanten von Primitiven auf unterschiedlichen Lagen ist.

  An anderen Stellen in der Software wird das folgende Format verwendet:

  Z-Axis Clearance: ([Actual Z-Axis Clearance Value] < [RuleValue]) Between [Object1Description] And [Object2Description]

• Die Regel wird von Polygonfüllungen (durchgezogen und schraffiert) und internen Ebenen unterstützt. Beachten Sie, dass Aussparungen für Polygone nur dann erzeugt werden, wenn ein Verstoß zwischen einem Polygon und Objekten anderer Typen (Leiterbahnen, Pads usw.) erkannt wird. Während Abstände und Verstöße zwischen Polygonfüllungen auf unterschiedlichen Signallagen erkannt werden, werden in diesem Fall nicht automatisch Aussparungen erstellt.

• Beachten Sie außerdem, dass zwar Abstände und Verstöße zwischen Objekten (auf Signallagen platziert) und internen Ebenen (nach dem kürzesten Abstand) erkannt werden, solche Verstöße jedoch manuell behoben werden müssen.

• Wenn eine PCB mit definierten Regeln/Einschränkungen für den Z-Achsen-Abstand in einer älteren Version von Altium Designer geöffnet wird, die diese Funktion nicht unterstützt, gehen die Regeln verloren.