Working with Directives on a Schematic

Altium Training

Altium Essentials: Schematic Updating

This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.

Design Directive는 설계 캡처 중 회로도에 배치되는 객체로, 소프트웨어의 다른 부분으로 전달할 지시 사항을 지정하는 방법을 제공합니다. 다양한 Design Directive를 다음 두 가지 방식으로 사용할 수 있습니다:

  • 소스 회로도 문서의 자동 컴파일과 관련된 Directive
  • 회로도 시트에 정의된 정보를 PCB로 전달하는 데 사용되는 Directive

다음 섹션에서는 이러한 영역과 관련 Directive를 좀 더 자세히 살펴봅니다.

컴파일 관련 Directive

설계는 시간이 지나면서 발전하며 단계적으로 캡처됩니다. 각 단계가 어느 정도 정리되면, 설계의 나머지 부분과 분리해서 해당 단계만 확인하고 싶어지는 경우가 흔합니다. 캡처 과정 중간중간 개별 회로도 문서(또는 전체 프로젝트)를 컴파일하면, 아직 캡처되지 않은 회로나 아직 완성되지 않은 회로 블록 간 인터페이스 배선 때문에 여러 오류 메시지가 발생하는 경우가 많습니다. 이러한 메시지는 실제로 큰 가치가 없고, 중요한 정보 주변에 잡음만 더할 뿐입니다. 이런 컴파일 오류를 가장 빠르고 쉽게 억제하는 방법은 No ERC 또는 Compile Mask Directive를 배치하는 것입니다.

No ERC Directive

No ERC Directive는 회로의 노드에 배치되어, 회로도 프로젝트를 검증할 때 감지되는 모든 Electrical Rule Check 경고 및/또는 오류 위반 조건 보고를 억제합니다. 자세한 내용은 Validating Your Design Project 페이지를 참조하십시오.

Compile Mask Directive

No ERC Directive는 설계 내에서 위반이 발생한 소수의 핀, 포트, 시트 엔트리 또는 넷을 억제하는 데 매우 유용합니다. 하지만 경우에 따라서는 부품을 포함한 설계의 전체 구역을 제거하고 싶을 수도 있습니다. Compile Mask Directive(Place » Directives » Compile Mask command)를 사용하거나 Active Bar의 Directive 드롭다운에서 Compile Mask 버튼()을 클릭하면, 해당 Directive가 포함하는 설계 영역을 Compiler에서 사실상 숨길 수 있습니다. 이를 통해 아직 완성되지 않아 컴파일 오류를 발생시킬 것이 분명한 회로에 대해 수동으로 오류 검사를 방지할 수 있습니다. 이는 활성 문서나 프로젝트를 컴파일하여 설계의 다른 특정 영역 무결성을 확인해야 하지만, 미완성 설계 부분과 관련된 Compiler 생성 메시지의 '잡음'은 원하지 않을 때 매우 유용합니다.

이름에서 알 수 있듯이, 이 Directive는 정의된 마스크 경계 completely 안에 있는 모든 객체를 Compiler가 무시하도록 지시합니다. 마스크는 노트나 사각형 객체를 배치하듯이 정확히 같은 방식으로 배치하면 됩니다.

다음 이미지의 예제 회로도를 보면 LCD1 장치로 가는 배선이 아직 완성되지 않았습니다. 이 회로도만 컴파일하면(Project » Validate PCB Project) 불완전한 회로 때문에 수많은 위반 메시지(아래 표시)가 발생합니다. 이미지 위에 마우스를 올려 불완전한 회로 주변에 Compile Mask Directive를 배치했을 때의 효과를 확인해 보십시오. 그러면 이러한 위반은 Compiler에서 무시되고, 회로도에서 완전히 배선된 나머지 회로는 검사됩니다. 실제로 마스킹된 객체, 즉 마스크의 경계 사각형 안에 완전히 포함되는 객체는 회색으로 흐리게 표시됩니다.

이미지 위에 마우스를 올리면, 불완전한 회로로 인한 컴파일러 위반을 숨기기 위해 Compile Mask Directive를 사용할 때의 효과를 볼 수 있습니다.
이미지 위에 마우스를 올리면, 불완전한 회로로 인한 컴파일러 위반을 숨기기 위해 Compile Mask Directive를 사용할 때의 효과를 볼 수 있습니다.

Compile Mask는 확장(전체 프레임) 모드 또는 축소(작은 삼각형) 모드로 표시할 수 있습니다. 이 모드는 각각 마스크가 활성화된 상태와 비활성화된 상태에 대응합니다. 배치된 Compile Mask의 왼쪽 상단 모서리를 클릭하여 표시 모드를 전환할 수 있습니다. 이 기능은 설계 흐름의 일부로 시뮬레이션이 포함되는 경우 특히 유용할 수 있습니다: 자세히 알아보기.
Compile Mask는 회전하거나 X축 또는 Y축을 따라 미러링할 수 있지만, 내부 설계 회로의 방향에는 아무런 영향을 주지 않습니다.

PCB 관련 지시문

통합 설계 환경인 Altium Designer는 보드 레이아웃 전에 PCB 요구사항을 정의할 수 있는 기능을 제공합니다. 이는 회로도 시트에 배치된 객체에 파라미터를 추가하고 지정함으로써 이루어집니다.

컴포넌트, 시트 심볼, 포트 등과 같은 일부 회로도 설계 객체의 경우, 해당 객체의 속성 일부로 관련 파라미터를 추가하면 됩니다. 와이어 및 버스와 같은 넷 객체의 경우에는 와이어나 버스의 속성으로 직접 파라미터를 추가할 수 없습니다. 대신 필요한 정보를 담는 파라미터는 전용 설계 지시문을 사용해 지정합니다.

다음 정보는 지시문을 사용하여 지정할 수 있으며, 설계 동기화 중 적절한 PCB 기반 정의로 전달됩니다.

  • PCB 레이아웃 제약조건
  • 차동 페어
  • 넷 클래스

회로도 내에 설계 지시문을 포함하면 설계 엔지니어가 명시적인 설계 제약조건을 지정할 수 있으며, 회로도가 설계의 마스터 기록으로 유지되도록 보장합니다. 설계 변경은 회로도 측에서만 수행한 뒤 PCB로 반영할 수 있습니다. 이는 여러 사람이 설계 작업을 하고 있을 때, 특히 서로 다른 지역에 떨어져 있는 경우 매우 중요할 수 있습니다. 이메일이나 전화의 연쇄로 서로 소통하려 하기보다, 설계를 작성하는 사람이 레이아웃 단계에서 특정 제약조건이 실제로 사용되도록 보장할 수 있습니다.

이 기능의 핵심은 Parameter Set directive입니다.

이는 본질적으로 사용자가 정의한 Parameter Set 객체로, 회로도 설계 내의 넷 객체와 연결할 수 있습니다. 연결된 넷에 대해 하나 이상의 설계 제약조건을 정의하려면 와이어, 버스 또는 신호 하니스에 PCB Layout 지시문을 배치합니다. 회로도로부터 PCB를 생성할 때 PCB layout 지시문에 포함된 정보는 관련 PCB 설계 규칙을 만드는 데 사용됩니다. PCB Layout 지시문으로 지정된 정보는 해당 지시문이 연결된 넷(또는 넷 집합)에만 적용됩니다.

Parameter Set 지시문.
Parameter Set 지시문.

이는 Parameter Set 지시문이 연결된 넷을 대상으로 하는 임의 개수의 파라미터를 담는 컨테이너 역할을 합니다. 파라미터가 없는 기본 Parameter Set 지시문은 배치할 수 있으며(Place » Directives » Parameter Set) 관련 파라미터는 나중에 추가할 수 있습니다. 다음 섹션에서는 이러한 파라미터 기반 지시문 사용 방법을 좀 더 자세히 살펴봅니다. 사용자 정의(Parameter Set) 및 사전 정의(Differential Pair) 파라미터 세트 지시문을 모두 사용할 수 있습니다. 빈 파라미터 세트와 사전 정의된 파라미터 세트의 유일한 차이는 사전 정의된 파라미터 세트에는 아래에서 설명하는 파라미터가 포함된다는 점입니다.

 Defining Differential Pairs in Your Schematics 페이지를 참조하여 Differential Pair 지시문 사용에 대해 자세히 알아보십시오.

Moving from Directives to the Constraint Manager

원래 설계 요구사항을 정의하는 방식은 회로도 편집기와 PCB 편집기에서 각각 별도로 처리하는 것이었습니다. 즉, 회로도 편집기에서는 Directives로, PCB 편집기에서는 Design Rules로 정의했습니다. 이러한 분리는 설계 요구사항을 정의하기 위한 별도의 편집기인 Constraint Manager의 도입으로 해소되었으며, 이를 통해 설계 프로세스의 어느 단계에서든 요구사항을 구성하고 편집할 수 있게 되었습니다. 하나의 프로젝트에서는 한 가지 방식만 사용할 수 있습니다. 이를 쉽게 확인하는 방법은 Design 메뉴에 Constraint Manager 항목이 있는지 보는 것입니다. 만약 없고(대신 PCB 편집기의 Design 메뉴에 Rules 항목이 있다면) 해당 프로젝트는 이전의 Design Rules 방식을 사용하고 있는 것입니다.

Constraint Manager를 사용하는 경우, parameter set 및 differential pair 지시문으로 정의된 넷 클래스, 차동 페어, 차동 페어 클래스 및 규칙은 회로도에서 PCB를 업데이트할 때 감지되거나 전달되지 not 않습니다. Constraint Manager에서 정의된 넷 클래스, 차동 페어, 차동 페어 클래스 및 규칙만 전달됩니다.

회로도에 배치된 지시문에서 규칙, 넷 클래스, 차동 페어 및 차동 페어 클래스를 가져올 수 있다는 점에 유의하십시오. 이는 회로도에서 접근한 Constraint ManagerPhysical 또는 Electrical 보기의 우클릭 메뉴에서 Import from Directives 명령을 사용하여 수행할 수 있습니다. 자세히 알아보기. 또한 지시문에서 Constraint Manager 로 데이터를 가져오고 해당 변경 사항을 저장한 후에는, 가져온 지시문이 회로도 설계 공간에서 파란색(약간 다른 심볼 포함)으로 구분되어 표시됩니다. 이는 지시문에서 Constraint Manager로의 단방향 전환이 이루어졌음을 나타내며, 파란색 지시문은 읽기 전용 객체가 되어 더 이상 편집할 수 없습니다.

Parameter Set Directive 배치

이 유형의 directive는 메인 메뉴에서 Place » Directives » Parameter Set 명령을 선택하거나 디자인 공간 내에서 오른쪽 클릭하여 배치할 수 있습니다. 기본 parameter set directive를 배치할 때는 기존 파라미터가 없습니다. parameter set은 회로도 설계에서 net 유형 객체와 설계 사양을 연결할 수 있게 해주는 설계 directive입니다. 예를 들어 parameter set을 사용하여 두 net이 differential pair의 멤버임을 선언할 수 있습니다. 소프트웨어는 parameter set 안에 있는 특정 이름의 파라미터 존재 여부를 기준으로 어떤 설계 directive를 배치하는지 판단합니다.

사용자 정의 파라미터 directive 외에도, 규칙 기반 파라미터 directive는 파라미터와 연결된 Properties panel mode에서 접근 가능한 Choose Design Rule Type dialog에서 정의됩니다. 접근 방법은 다음과 같습니다.

 
 
 
 
 
  1. Parameter Set 를 배치하기 전에 Tab를 누르거나, 이미 배치된 Parameter Set directive를 더블클릭하여 Parameter Set mode of the Properties panel을 표시합니다.

  2. 그런 다음 Properties panel의 Parameter Set mode에 있는 Parameters 섹션에서 Add 버튼을 클릭하고 드롭다운에서 Rule를 선택하여 Choose Design Rule Type dialog에서 규칙을 선택합니다.

규칙의 값을 편집합니다.
규칙의 값을 편집합니다.

Choose Design Rule Type dialog를 사용하여 directive에 규칙 파라미터로 추가할 규칙을 선택합니다. 규칙 유형을 더블클릭하면 관련 Edit PCB Rule (From Schematic) dialog에 접근할 수 있으며, 여기서 해당 규칙의 제약 조건을 정의할 수 있습니다.

Edit PCB Rule (From Schematic) dialog에 표시되는 구체적인 속성은 선택한 설계 규칙에 따라 달라지며, PCB 편집기에서 해당 규칙에 대해 정의되는 속성과 동일합니다.

예를 들어, 아래 이미지는 Max-Min Width Rule에 대한 Edit PCB Rule (From Schematic) dialog를 보여주며, 여기서 모든 레이어에 대한 Min/Preferred/Max 설정을 구성하거나, 각 레이어의 폭 설정을 수동으로 정의하거나, Impedance Profile 사용을 선택할 수 있습니다. 임피던스 프로파일을 선택하고 실제 물리적 보드 구조가 이미 PCB 편집기에서 정의되어 있다면, Load the PCB Layer Stack and calculate the track width values할 보드 파일도 선택할 수 있습니다.

PCB가 이미 존재하고 레이어 스택이 정의되어 있다면, 계산된 폭을 회로도에 불러올 수 있습니다.PCB가 이미 존재하고 레이어 스택이 정의되어 있다면, 계산된 폭을 회로도에 불러올 수 있습니다.

위에 표시된 규칙은 넷 클래스에 적용되었습니다. 이는 넷들을 하나의 클래스로 그룹화하기 위해 PCB Routing Directive가 연결된 Blanket Directive 를 배치한 다음, 해당 클래스에 Max-Min Width Rule을 적용하여 수행되었습니다(이미지 보기).

각 PCB Design Rule 및 제약 조건에 대한 자세한 내용은 여기를 클릭하십시오.

Measurement Units 드롭다운 필드를 사용하여 Metric 또는 Imperial 단위를 선택합니다.

선택한 규칙에 대한 제약 조건 지정.
선택한 규칙에 대한 제약 조건 지정.

Parameters 영역의 항목에는 선택한 규칙 유형과 지정된 제약 조건이 함께 표시됩니다. 다음 이미지는 Parameter Set directive에 대해 정의된 폭 제약 규칙 파라미터를 보여 줍니다. 설계 공간 내에서 규칙을 표시하려면 Rules 영역의 가시성() 아이콘을 클릭합니다.

Parameter Set directive를 통해 특정 넷에 대해 정의된 여러 규칙 제약 조건.
Parameter Set directive를 통해 특정 넷에 대해 정의된 여러 규칙 제약 조건.

동기화 프로세스를 통해 설계가 PCB로 전송되면, directive에 포함된 정보를 기반으로 관련 설계 규칙이 생성됩니다. 생성된 각 규칙의 이름에는 해당 규칙의 출처를 구분하기 위해 Schematic라는 단어가 사용됩니다.

PCB 측에서 생성된 설계 규칙.
PCB 측에서 생성된 설계 규칙.

여러 파라미터를 동일한 Parameter Set directive에 추가할 수 있으므로 회로도를 더 깔끔하게 유지할 수 있다는 점을 기억하십시오.

Net Class Directives 배치

Net Class directive를 사용하면 회로도에서 사용자 정의 넷 클래스를 생성할 수 있습니다. Net Class directive는 메인 메뉴에서 Place » Directives » Parameter Set 명령을 선택한 다음, 명령 페이지의 팁 #2에 지정된 대로 parameter set을 net class directive로 정의하여 배치할 수 있습니다. 회로도에서 PCB를 생성할 때 Net Class directive의 정보는 PCB에서 해당 Net Class를 생성하는 데 사용됩니다. 넷을 넷 클래스의 멤버로 만들려면 관련 wire, bus 또는 signal harness에 Net Class directive를 연결한 다음 directive의 ClassName 파라미터를 원하는 클래스 이름으로 설정합니다. 이 기능을 사용하려면 the Class Generation tab of the Project Options dialog 에서 Generate Net Classes 옵션(User-Defined Classes용)을 활성화해야 합니다.

넷에 대해 Net Class directive가 정의되어 있으면, 해당 parameter set object에 의해 함께 생성되는 모든 PCB 설계 규칙은 설계가 PCB 편집기로 전송될 때 규칙 범위가 Net Class가 됩니다. 배치된 Parameter Set directive에 클래스를 추가하고 그 값을 필요한 PCB Net Class로 설정하면 해당 directive로부터 Net Class directive를 생성할 수 있습니다.

Net Classes는 PCB 편집기 내에서도 생성할 수 있지만, 넷의 논리적 기능 또는 그룹화는 일반적으로 회로도에서 훨씬 더 명확하므로 그곳에서 프로세스를 구동하는 것이 더 합리적입니다.

동기화 프로세스를 통해 설계가 PCB로 전송되면, directive에 포함된 정보를 기반으로 관련 넷 클래스가 생성됩니다.

Blanket object에 Net Class directive를 연결하면, 해당 blanket이 포함하는 개별 넷들을 멤버로 하는 넷 클래스를 생성할 수 있습니다. PCB Layout directive도 해당 blanket에 연결되어 있으면, PCB Layout directive의 규칙 파라미터는 각 개별 넷이 아니라 그 넷 클래스를 대상으로 합니다. PCB 문서로 변경 사항을 가져올 때, 그 결과 범위가 해당 넷 클래스를 대상으로 설정된 단일 설계 규칙(파라미터당 하나)이 생성됩니다.

Blanket Directives 배치

Parameter Set directives는 연결된 특정 넷만 대상으로 할 수 있지만, Blanket directive와 함께 사용하면 그 범위를 확장하여 blanket 내부의 모든 넷을 포함할 수 있습니다.

이 유형의 directive는 메인 메뉴에서 Place » Directives » Blanket 명령을 선택하여 배치합니다. blanket을 배치할 때는 단순한 직사각형 형태 또는 다각형 형태를 정의할 수 있습니다. 후자는 시트에서 필요한 넷 객체의 포함 범위를 더 정밀하게 제어할 수 있게 해줍니다.

blanket은 관심 있는 넷을 식별합니다. 해당 넷에 설계 요구사항을 적용하려면 blanket의 가장자리 아무 곳에나 Parameter Set directive를 배치하십시오. Blanket directive 아래의 넷에 둘레 directive를 적용하려면, 해당 넷과 연관된 객체(핀, 포트, 넷 라벨, 전원 포트, wire/bus/harness 세그먼트(양 끝 포함))가 blanket 경계 안에 있어야 합니다. 넷 라벨과 같은 넷 식별자의 경우 hotspot이 blanket 내부에 있어야 한다는 점에 유의하십시오. 멤버 넷이 예상대로 PCB Parameter Set으로 전달되지 않는다면 blanket의 영역을 적절히 조정해 보십시오.

blanket directive가 어떤 넷에 적용되는지 확인하려면 Net Colors 기능을 사용하여 강조 표시합니다. View » Set Net Colors 메뉴에서 원하는 색상을 선택한 다음 필요한 Blanket directive의 둘레를 클릭합니다. 특정 넷의 강조 표시를 지우려면 View » Set Net Colors » Clear Net Color 명령을 사용한 다음, 색상을 제거하려는 넷을 클릭합니다. 모든 회로도 시트에서 넷 색상을 지우려면 View » Set Net Colors » Clear All Net Colors 명령을 사용합니다.

blanket directive를 사용하여 blanket 내부의 넷에 Parameter Set directive를 적용하는 예.
blanket directive를 사용하여 blanket 내부의 넷에 Parameter Set directive를 적용하는 예.

blanket directive의 사용 예는 다음과 같습니다:

  • blanket object에 Parameter Set directive를 연결하여 해당 blanket이 포함하는 각 개별 넷에 그 규칙 파라미터를 적용합니다.
  • blanket object에 Parameter Set directive를 연결하여 해당 blanket이 포함하는 개별 넷들을 멤버로 하는 Parameter Set을 생성합니다.
  • blanket object에 Differential Pair directive를 연결하여 해당 blanket 범위 내의 차동 넷을 기반으로 differential pair 객체를 생성합니다.
규칙 파라미터를 해당 Blanket이 덮고 있는 각 개별 넷에 적용하려면 Blanket object 에 Parameter Set directive를 연결하십시오. 만약 Parameter Set directive가 해당 Blanket에도 연결되어 있고, 그 Parameter Set에 Net Class 파라미터도 포함되어 있다면, Parameter Set directive의 규칙 파라미터는 각 개별 넷이 아니라 그 넷 클래스에 적용됩니다. PCB 문서로 변경 사항을 가져올 때, 그 결과 범위가 해당 넷 클래스를 대상으로 설정된 단일 설계 규칙(파라미터별)이 생성됩니다.
둘레 perimeter Parameter Set directive를 복사하여 다른 Blanket directive나 개별 와이어, 버스 또는 하니스에 연결할 수도 있습니다. 그러면 동일한 Parameter Set directive와 연관된 추가 넷들이 동일하게 생성된 PCB Net Class에 추가됩니다.

Blanket은 Parameter Set directive와 함께 사용하여 Blanket이 정의한 영역 안에 완전히 포함된 컴포넌트에 대해 컴포넌트 클래스와 파라미터를 적용하는 데에도 사용할 수 있습니다. 이를 위해 Blanket에 연결된 Parameter Set directive의 속성에서 Component ClassParameter 옵션을 Add 버튼 드롭다운에서 사용하십시오. 컴포넌트 클래스와 파라미터 정보는 PCB 업데이트 시 ECO 과정 동안 프로젝트 PCB 문서로 전달됩니다.

간접(파라미터 기반) 지시문

Parameter Set directives는 파라미터를 포함할 수 없는 Schematic의 설계 객체를 대상으로 지정할 때 필요하지만, 파라미터를 포함할 수 있는 객체의 경우 관련 schematic 객체에 파라미터로 추가(및 정의)하여 설계 지시문을 간접적으로 적용할 수 있습니다. 본질적으로 이들은 parameter-based directives입니다.

파라미터 기반 지시문의 사용 예로는 특정 컴포넌트의 높이를 제한하거나 설계의 모든 객체를 대상으로 하는 클리어런스 제약을 추가하는 경우가 있습니다. 제약을 정의하는 데 필요한 파라미터는 규칙으로 객체에 추가됩니다.

PCB와 동기화되면 schematic의 객체에 추가된 파라미터 기반 지시문은 PCB 설계 규칙이 됩니다. 해당 PCB 설계 규칙의 범위는 파라미터가 처음 할당된 객체의 성격에 따라 결정됩니다. 다음 표는 지원되는 schematic 파라미터-대-PCB 규칙 범위 옵션을 요약한 것입니다.

파라미터(규칙으로)를 추가할 대상... 위치... PCB 규칙 범위...
Pin Pin mode of the Properties panelParameters 탭. Pad
Port Port mode of the Properties panelParameters 탭. Net
Component Properties panel의 Components mode에 있는 Parameters 영역. Component
Sheet Symbol Source 영역에서 Local이 선택된 경우, Properties panel의 Sheet Symbol modeParameters 탭. Component Class
Device Sheet Symbol Source 영역에서 Device가 선택된 경우, Properties panel의 Sheet Symbol modeParameters 탭. Component Class
Managed Sheet Symbol Source 영역에서 Managed가 선택된 경우, Properties panel의 Sheet Symbol modeParameters 영역. Component Class
Sheet Properties panel의 Document Options modeParameters 탭. All Objects

각 경우 모두 규칙 기반 파라미터를 추가하는 방법은 동일합니다. 해당 탭 또는 dialog에서 다음을 수행합니다.

  1. 파라미터를 규칙으로 추가합니다.
  2. 사용할 규칙 유형을 선택합니다.
  3. 선택한 규칙 유형에 대한 제약 조건을 구성합니다.
schematic의 객체에 설계 규칙 파라미터를 추가하면 각 규칙 파라미터에 고유 ID가 부여됩니다. 동일한 ID가 PCB에 생성되는 해당 설계 규칙에도 부여됩니다. 이 고유 ID를 통해 규칙의 제약 조건을 schematic 측이나 PCB 측 어느 쪽에서든 편집할 수 있으며, 동기화 시 변경 사항을 반영할 수 있습니다.

컴포넌트 클래스 지정

비슷한 방식으로, 대상 컴포넌트에 ClassName 파라미터를 추가하고 그 값을 원하는 클래스 이름으로 설정하여 schematic에서 컴포넌트 클래스를 정의할 수 있습니다. 설계를 PCB로 전송하면 정의된 컴포넌트 클래스가 생성됩니다.

Schematic에서 정의한 Component Classes가 PCB로 전달되도록 하려면 Project Options dialog에서 다음 옵션을 설정해야 합니다.

  • dialog의 Class Generation tab에 있는 User-Defined Classes 영역에서 Generate Component Classes 옵션을 활성화합니다.
  • dialog의 Comparator tab에서 Differences Associated with Components » Extra Component Classes Mode 설정을 Find Differences로 지정합니다.

위에 나열된 Class Generation tab 옵션은 아래 이미지에 표시되어 있습니다. 이미지를 마우스로 가리키면 Comparator tab 옵션 설정을 볼 수 있습니다.

Component Classes를 PCB로 전달하려면 Class Generation tab에서 Generate Component Classes 옵션을 활성화하십시오. 이미지를 마우스로 가리키면 Comparator tab이 표시되며, 여기서 Extra Component Classes Mode 설정을 Find Differences로 지정해야 합니다.
Component Classes를 PCB로 전달하려면 Class Generation tab에서 Generate Component Classes 옵션을 활성화하십시오. 이미지를 마우스로 가리키면 Comparator tab이 표시되며, 여기서 Extra Component Classes Mode 설정을 Find Differences로 지정해야 합니다.

정의가 완료되면 각 컴포넌트 속성의 Properties panel에 있는 Properties 영역에서 클래스를 잠글 수 있습니다.

PCB editor에서 컴포넌트는 여러 Component Classes에 속할 수 있습니다. 이를 schematic에서 정의하려면 schematic 컴포넌트 파라미터 값에서 각 PCB Component Class 이름을 쉼표로 구분하십시오(show image).

지시문 인쇄 제어

기본적으로 모든 설계 지시문은 schematic 시트 인쇄에 포함됩니다. 하지만 다음과 같이 변경할 수 있습니다.

필요에 따라 지시문의 인쇄를 제어하십시오. No ERC 지시문의 경우 특정 심볼 스타일은 인쇄하고 다른 스타일은 제외하도록 선택할 수 있습니다.
필요에 따라 지시문의 인쇄를 제어하십시오. No ERC 지시문의 경우 특정 심볼 스타일은 인쇄하고 다른 스타일은 제외하도록 선택할 수 있습니다.

AI-LocalizedAI로 번역됨
만약 문제가 있으시다면, 텍스트/이미지를 선택하신 상태에서 Ctrl + Enter를 누르셔서 저희에게 피드백을 보내주세요.
기능 제공 여부

사용 가능한 기능은 보유하고 계시는 Altium 솔루션에 따라 달라집니다. 해당 솔루션은 Altium Develop, Altium Agile의 에디션(Agile Teams 또는 Agile Enterprise), 또는 활성기간 내의 Altium Designer 중 하나입니다.

안내된 기능이 고객님의 소프트웨어에서 보이지 않는 경우, 보다 자세한 내용을 위해 Altium 영업팀 에 문의해 주세요.

구버전 문서

Altium Designer 문서는 더 이상 버전별로 제공되지 않습니다. 이전 버전의 Altium Designer 문서가 필요하신 경우, Other Installers 페이지의 Legacy Documentation 섹션을 방문해 주세요.

콘텐츠