High Speed Design

Высокоскоростное проектирование в Altium Designer

Проектирование высокоскоростных печатных плат — это процесс балансирования требований к схеме, технологий компонентов, а также материалов и методик изготовления, чтобы получить PCB, способную передавать сигналы между компонентами с сохранением целостности.

Элементы, которые следует учитывать

В процессе трассировки платы с высокоскоростными сигналами необходимо управлять:

• Терминирующими компонентами, которые могут потребоваться

• Определением сигналов, к которым нужно применить правила высокоскоростного проектирования

• Механическими размерами трасс — для трассировки с контролируемым импедансом

• Свойствами и размерами материалов платы

• Количеством и расположением слоёв в стеке слоёв

• Путём возвратного тока для каждого высокоскоростного сигнала

• Влиянием и конфигурацией переходных отверстий (via)

• Настройкой и трассировкой дифференциальных пар

• Настройкой и контролем длин трасс

Анализом целостности сигнала до и после трассировки

На раннем этапе проектирования важно определить сигналы, которым может потребоваться согласование импеданса — чтобы можно было добавить дополнительные терминирующие компоненты до завершения размещения компонентов. Поскольку выходные выводы обычно имеют низкий импеданс, а входные — высокий, для согласования импеданса в проект может потребоваться добавить терминирующие компоненты.

Altium Designer включает симулятор целостности сигнала, к которому можно обращаться как на этапе захвата схемы, так и на этапе компоновки платы, что позволяет выполнять анализ целостности сигнала как до, так и после трассировки (Tools » Signal Integrity). Симулятор целостности сигнала моделирует поведение трассированной платы, используя в качестве входных данных рассчитанный волновой (характеристический) импеданс дорожек в сочетании с информацией макромоделей I/O-буферов для выполнения симуляций. Симулятор основан на Fast Reflection and Crosstalk Simulator, который обеспечивает очень точные результаты, используя проверенные в отрасли алгоритмы.

Поскольку и захват схемы, и проектирование платы используют интегрированную систему компонентов, связывающую условные графические обозначения со соответствующими посадочными местами PCB, SPICE-моделями и макромоделями целостности сигнала, анализ целостности сигнала можно запускать на этапе захвата схемы до создания проекта платы. Когда проект платы отсутствует, инструмент позволяет задать физические характеристики проекта, например требуемый характеристический импеданс дорожек, прямо в симуляторе целостности сигнала. На этом предтрассировочном этапе симулятор целостности сигнала не может определить фактическую длину конкретных соединений — поэтому он использует задаваемую пользователем среднюю длину соединения для расчётов линии передачи. Тщательно выбирая это значение по умолчанию так, чтобы оно отражало габариты предполагаемой платы, вы можете получить достаточно точное представление о вероятных показателях целостности сигнала в проекте.

Сети с потенциальными проблемами отражений можно выявить, и любые дополнительные терминирующие компоненты можно добавить в схему до перехода к компоновке платы. Значения этих компонентов затем можно дополнительно подстроить после выполнения посттрассировочного анализа целостности сигнала.

Движок анализа целостности сигнала помогает выявлять сети с потенциальными проблемами отражений. Обратите внимание, что измерения можно выполнять непосредственно по осциллограммам.

► Узнайте больше о согласовании импеданса компонентов

Определение высокоскоростных сигналов

Main page: Определение высокоскоростных сигнальных путей с помощью xSignals

Высокоскоростное проектирование — это искусство управления потоком энергии от одной точки на печатной плате к другой. Как проектировщик, вы должны уметь фокусировать внимание и применять проектные ограничения к сигналу, который проходит от этой точки на плате к той точке на плате. Однако сигнал, на котором вы фокусируетесь, не обязательно является одной-единственной сетью PCB. Например, сигнал может быть одной ветвью A0 в проекте, который вы планируете трассировать в топологии T-ветвления, при этом другая ветвь A0 будет другим сигналом, на котором также нужно сосредоточиться, и иметь возможность сравнивать длины трасс этих двух сигналов. Или сигнал может включать в своём пути последовательный терминирующий компонент (который редактор PCB видит как один компонент и две сети PCB), и если этот сигнал входит в дифференциальную пару, его длину нужно сравнивать с длиной другого сигнала в этой паре.

Этими требованиями можно управлять с помощью функции xSignals, где xSignal по сути является определяемым пользователем сигнальным путём. Вы выбираете исходную площадку (source pad) и целевую площадку (target pad) (в рабочей области или на панели PCB), затем щёлкаете правой кнопкой по любой из них, чтобы определить этот сигнальный путь как xSignal. Помимо интерактивного определения xSignal по начальной и конечной площадкам, вы также можете запустить интеллектуальный мастер xSignals Wizard, эвристики которого помогут быстро настроить большое количество xSignals между выбранными компонентами. Затем эти xSignals можно использовать для нацеливания правил проектирования на ваши высокоскоростные сигналы. Программа понимает структуру этих xSignals; например, вычисляет суммарную длину нескольких сетей, соединённых через терминирующий компонент, а также расстояние через этот терминирующий компонент.

Панель PCB включает режим xSignal mode , который используется для просмотра и управления xSignals. Панель также предоставляет обратную связь по длине сигнала, подсвечивая xSignals, которые близки к выполнению (жёлтый) или не выполняют (красный) применимые проектные ограничения. На изображении ниже длины xSignal дифференциальной пары CLK1 отличаются больше, чем допускается применимым правилом Matched Length. Панель включает Signal Length, который представляет собой точную длину «точка-точка». Традиционные несоответствия длины, такие как дорожки внутри площадок и составные сегменты дорожек, устраняются, а для расчёта длины сигнала используются точные расстояния прохождения через via.

Используйте режим xSignals панели PCB panel для управления и исследования ваших xSignals. Обратите внимание на тонкую линию; она указывает путь сигнала через последовательный компонент. (Изображение предоставлено FEDEVEL Open Source, www.fedevel.com)

Определение свойств трассировки

Main page: Трассировка с контролируемым импедансом

Традиционно проектировщики плат задавали ширину и толщину трассировки, вводя размер ширины и выбирая толщину меди для соответствующего слоя. Обычно этого было достаточно, поскольку нужно было лишь обеспечить перенос тока и соблюдение требуемых электрических зазоров по напряжению. Для высокоскоростных сигналов в вашем проекте этого подхода недостаточно — для них необходимо контролировать импеданс трасс.

Трассировка с контролируемым импедансом — это настройка размеров трасс и свойств материалов платы для получения заданного импеданса. Это выполняется путём определения подходящего профиля импеданса, а затем назначения этого профиля критически важным высокоскоростным сетям в правилах трассировки.

Определение профиля импеданса

Main page: Настройка стека слоёв для трассировки с контролируемым импедансом

Профили импеданса задаются в Layer Stack Manager редактора PCB (Design » Layer Stack Manager). Layer Stack Manager открывается в редакторе документов так же, как лист схемы, PCB и другие типы документов.

После настройки свойств слоёв перейдите на вкладку Layer Stack Manager's Impedance, чтобы добавить или отредактировать одиночные или дифференциальные профили импеданса.

Профиль импеданса 50Ω, заданный для отдельных сетей, трассируемых на верхнем слое; наведите курсор на изображение, чтобы отобразить настройки того же профиля для слоя L3.

Настройка правил проектирования

Импеданс трассировки определяется шириной и высотой трассы, а также свойствами окружающих диэлектрических материалов. На основе свойств материалов, заданных в Layer Stack Manager, требуемые ширины трасс рассчитываются при создании каждого профиля импеданса. В зависимости от свойств материалов ширина может изменяться при смене слоя трассировки. Это требование — изменять ширины при переходе между слоями трассировки — автоматически управляется соответствующим правилом трассировки, настроенным в PCB Rules and Constraints Editor (Design » Rules).

Для большинства проектов плат существует определённый набор сетей, которые нужно трассировать с контролируемым импедансом. Распространённый подход — создать класс сетей (net class) или класс дифференциальных пар, включающий эти сети, а затем создать правило трассировки, нацеленное на этот класс, как показано на изображениях ниже.

Обычно вы вручную задаёте минимальную, максимальную и предпочтительную ширину (Min, Max и Preferred Width) — либо в верхних настройках ограничений, чтобы применить их ко всем слоям, либо отдельно для каждого слоя в таблице слоёв. Для трассировки с контролируемым импедансом вместо этого включите опцию Use Impedance Profile, затем выберите нужный Impedance Profile из выпадающего списка. После этого область правила Constraints изменится. Первое, что вы заметите: область доступных слоёв в правиле проектирования больше не будет показывать все сигнальные слои платы — теперь будут отображаться только слои, включённые в выбранный Impedance Profile. Значения Preferred Width (и зазор дифференциальной пары) обновятся в соответствии с ширинами (и зазорами), рассчитанными для каждого слоя. Эти значения Preferred редактировать нельзя, но значения Min и Max можно — задайте их как подходящие меньшие/большие значения.

Правило проектирования ширины трассировки

Для одиночных цепей ширина трассировки задаётся правилом проектирования Routing Width.

При выборе Use an Impedance Profile доступные слои и значения Preferred Width контролируются выбранным профилем.

Правило проектирования трассировки дифференциальных пар

Трассировка дифференциальных пар контролируется правилом проектирования Differential Pair Routing.

Для дифференциальной пары доступные слои, Preferred Width и Preferred Gap контролируются выбранным профилем.

► Узнать больше о Differential Pair Routing

Выбор импеданса

Как понять, какой целевой импеданс выбрать? Обычно это определяется характеристическим выходным импедансом используемого семейства логики или технологии. Например, логика ECL имеет характеристический импеданс 50Ω, а TTL — диапазон выходного импеданса от 70Ω до 100Ω. 50Ω–60Ω — распространённый целевой импеданс во многих проектах, а для дифференциальных пар часто используют 90Ω или 100 Ω дифференциального импеданса. Помните: чем ниже импеданс, тем больше потребляемый ток; чем выше импеданс, тем выше вероятность излучения EMI, и тем более восприимчивым к перекрёстным наводкам будет сигнал.

Дифференциальную пару 100Ω также можно рассматривать как две одиночные (single-ended) трассы по 50Ω одинаковой длины. Это не совсем верно из‑за связи (coupling) между проводниками пары, которая усиливается при их сближении, уменьшая дифференциальный импеданс пары. Чтобы сохранить дифференциальный импеданс 100Ω , ширину каждой трассы можно уменьшить, что немного увеличит характеристический импеданс каждой трассы в паре на несколько омов.

Определение свойств платы

Main page: Управление стеком слоёв

Материалы, используемые в слоях вашей платы, их размеры, а также количество слоёв и порядок их расположения задаются в Layer Stack Manager. Здесь вы настраиваете различные слои, необходимые для изготовления конечной платы, включая медные сигнальные и опорные (plane) слои, диэлектрические слои, разделяющие медь, покровные слои и слой обозначений компонентов (component overlay).

Все изготавливаемые слои определяются на вкладке Stackup в Layer Stack Manager.

Настройка переходных отверстий (vias)

Main page: Определение типов via

Как упоминалось в обзорном разделе этой страницы, переходные отверстия влияют на импеданс сигнальной трассировки и являются ключевым фактором в высокоскоростном проектировании. Помимо длины, диаметра отверстия и площади площадки via, влияющих на импеданс, который «видит» сигнал, любая неиспользуемая часть ствола via может работать как шлейф (stub), внося вклад в отражения сигнала. Для управления этим могут изготавливаться различные стили межслойных via, включая Blind, Buried, µVia и Skip Vias. Все эти типы via поддерживаются в Altium Designer.

Via определяются как часть стека слоёв на вкладке Layer Stack Manager's Via Types. Также поддерживается обратное сверление (back drilling) неиспользуемых участков ствола via — оно задаётся на вкладке Layer Stack Manager's Back Drills (узнать больше о configuring the board for back drilling).

Все различные типы via, которые могут быть изготовлены, можно определить на вкладке Via Types в Layer Stack Manager.

Проводились количественные исследования, чтобы понять влияние via, например Altera Application Note AN529 Via Optimization Techniques for High-Speed Channel Designs.

Суммируя это исследование и другие источники, приводятся следующие рекомендации, помогающие минимизировать влияние via:

• Уменьшайте размер кольцевой площадки (annular ring) via в месте подключения сигнальной трассы к via; в App Note предлагается диаметр/отверстие via 20/10 mil (0,5/0,25 мм) для via, просверленных механически.
• Удаляйте неиспользуемые кольцевые площадки (также известные как NFP — Non-Functioning Pads) на слоях, к которым via не подключено. Используйте для этого команду Tools » Remove Unused Pad Shapes.
• Увеличивайте зазор от ствола via до соседних опорных (plane) слоёв. Это контролируется правилом проектирования Power Plane Clearance design rule; в App Note предлагается 40–50 mil (1,0–1,25 мм). Учтите, что это увеличивает размер вырезов (blowouts) в этих plane-слоях.
• Размещайте stitching vias рядом с сигнальными via всякий раз, когда сигнальная трасса меняет слой, и в результате путь возвратного тока переключается на другой слой. Если новый опорный plane-слой имеет то же напряжение, что и исходный опорный plane, то эти plane следует соединить via на расстоянии до 35 mil (0,9 мм) от сигнального via (центр‑к‑центру).
• Когда сигнальная трасса меняет слой, а новый опорный plane-слой имеет другое напряжение, размещайте развязывающие конденсаторы рядом с сигнальным via. Этот конденсатор развязывает напрямую между двумя plane независимо от напряжений, которые они несут. Учтите, что такое решение может привести к передаче шума с одного plane на другой, поэтому его следует применять только в крайнем случае, чтобы уменьшить площадь петли пути возврата.
• Удаляйте via-stubs (лишнюю длину via за пределами слоя, к которому сигнальная трасса подключается через via). Это делается использованием подходящих blind и buried via либо обратным сверлением via при изготовлении.

Управление путём возврата для высокоскоростных сигналов

Качественный путь возврата критически важен для каждого высокоскоростного сигнала в проекте. Всякий раз, когда путь возврата отклоняется и не течёт под сигнальной трассой, образуется петля, и эта петля приводит к генерации EMI, причём величина напрямую связана с площадью петли.

Создание силовых плоскостей (power planes)

• Силовую плоскость можно создать либо на plane-слое, либо на сигнальном слое, залитом полигоном(ами).
• Создание силовой плоскости с использованием plane-слоя:
  • Plane-слои добавляются в Layer Stack Manager; щёлкните правой кнопкой по существующему слою, чтобы Insert layer above или Insert layer below добавить новый plane-слой.
  • Выбрав plane-слой как активный, дважды щёлкните в любом месте внутри плоскости, чтобы открыть диалог Split Plane dialog, где можно назначить цепь (net).
  • Программа автоматически отступает край плоскости от края платы на величину, указанную в столбце Pullback Distance для этого слоя в Layer Stack Manager. Если этот столбец не отображается, щёлкните правой кнопкой по заголовку любого столбца, чтобы получить доступ к команде Select Columns.
  • Plane-слой можно разделить на отдельные области, размещая линии (Place » Line). Нажмите Tab после начала размещения первого сегмента линии, чтобы задать ширину линии разделения. Размещайте сегменты от края платы до края платы или создайте замкнутую форму для «островка». Программа автоматически обнаружит отдельные формы, созданные линиями разделения; дважды щёлкните по каждой форме, чтобы назначить её цепи (net).
• Создание силовой плоскости полигонами на сигнальном слое:
  • Сигнальные слои добавляются в Layer Stack Manager; щёлкните правой кнопкой по существующему слою, чтобы Insert layer above или Insert layer below добавить новый сигнальный слой.
  • Если требуются отдельные зоны питания, бывает проще залить весь слой полигоном, а затем разрезать его (Place » Slice Polygon Pour). Нажмите Tab после начала размещения линии разреза, чтобы открыть диалог Line Constraints dialog, где можно задать ширину разреза — это значение станет расстоянием между двумя полигонами, полученными в результате разрезания. Линия разреза должна начинаться вне полигона и заканчиваться вне полигона.
  • Чтобы выполнить повторную заливку (repour) полигона, щелкните правой кнопкой мыши и выберите Polygon Actions » Repour Selected в контекстном меню. 
  • Полигоны также можно «убирать на полку» (shelve, временно скрывать) — щелкните правой кнопкой мыши и выберите соответствующую команду из Polygon Actions подменю. Используйте эту возможность, когда нужно перемещать компоненты и трассировку.
• Может быть полезно отображать разные цепи (nets) разными цветами, как показано на изображениях ниже. Это можно сделать в схеме или на PCB; подробнее см. Applying Color to the Nets.

  На первом изображении показан слой плоскости, разделенный на зоны 3v3 и 5v0; на втором изображении — сигнальный слой с полигоном 3v3 и полигоном 5v0. Цвета цепей назначены, подсветка включена.

The Plane as a Signal Return Path

Качественный путь возврата — это такой, при котором:

• Под трассой сигнала на плоскости, обеспечивающей путь возврата (плоскость, ближайшая к интересующему сигналу), нет разрывов, разделений или «выдувов» (отверстий в плоскости, образованных переходным отверстием или выводом THT).
• Ширина пути возврата в идеале составляет 3× ширину сигнальной трассы или 3× расстояние от трассы до плоскости — в зависимости от того, что меньше. Хотя наибольшая плотность тока находится непосредственно под сигнальной трассой, ток также растекается по плоскости по обе стороны от трассы; примерно 95% протекает в пределах 3× ширины трассы. Разрывы плоскости в этой области увеличивают импеданс пути возврата, а любое отклонение пути возврата образует петлю. С точки зрения целостности сигнала, увеличение импеданса пути возврата влияет на качество сигнала так же сильно, как и увеличение импеданса сигнального пути.
• Площадь петли минимизирована. Как правило, важнее уменьшить площадь петли, чем минимизировать длину проложенного сигнала. Если путь возврата встречает «выдув», рассмотрите возможность перетрассировки сигнала так, чтобы использовать доступный путь возврата. 
• Когда путь возврата обеспечивается плоскостью питания, энергия возврата в конечном итоге попадет на землю через развязывающий конденсатор. Тщательно продумайте расположение развязывающих конденсаторов рядом с выводом-источником сигнала, чтобы минимизировать размер образующейся петли.

Managing Split and Multiple Power and Ground Planes

Существует общее мнение, что земляную плоскость не следует разделять, если только для этого нет конкретного требования и вы понимаете, как ее определить и управлять ею. Вместо этого компоненты следует располагать так, чтобы отделить «шумные» компоненты от «тихих», а также группировать компоненты по шине питания, которую они используют.

Другие моменты, которые следует учитывать в отношении плоскостей питания и земли:

• Если по проекту требуется частично разделить земляную плоскость, то сигналы, проходящие через эти области, следует трассировать через «мост» (зону, под которой нет разрыва).
• Если вы пытаетесь минимизировать шум в схеме, лучше использовать дополнительные земляные плоскости, чем разделять одну плоскость; и, где возможно, включайте слои плоскостей как для шины питания, так и для шины земли каждого стабилизированного источника питания. 
• Если в проекте есть несколько шин, каждая из которых распределяется по своей плоскости, убедитесь, что каждая плоскость питания ссылается только на свою собственную земляную плоскость. Не допускайте, чтобы плоскость питания перекрывала (ссылалась на) земляную плоскость другой шины. Это создает емкостную связь, позволяя шуму переходить от одного источника питания к другому.
• Если соседняя плоскость — это плоскость питания, которую необходимо разделить на области разных напряжений, то может потребоваться развязка непосредственно между двумя областями напряжения, чтобы обеспечить подходящий путь возврата.

Visualizing Split Planes

Чтобы упростить визуальную проверку путей возврата, можно настроить отображение так, чтобы было легче анализировать путь возврата под критическими трассами.

Проверка, проходят ли сигналы над линией разделения при пересечении разных областей напряжения на плоскости. Четыре подсвеченные цепи пересекают разрез в плоскости питания VCC, создавая разрыв в пути возврата этих сигналов.

Чтобы сделать это:

• Назначьте цвет каждой цепи питания; подробнее см. Applying Color to the Nets.
• Сократите отображение слоев так, чтобы были видны только соответствующие сигнальные слои и слои плоскостей. Этот набор слоев можно сохранить как Layer Set; подробнее см. creating a layer set.
• Переключитесь на сигнальный слой и Ctrl+Click по интересующей цепи, чтобы подсветить ее (удерживайте Shift при щелчке, чтобы подсветить несколько цепей). Преимущество подсветки по сравнению с выделением в том, что подсветка сохраняется, поэтому цепи останутся подсвеченными, даже если щелкнуть в другом месте; нажмите Shift+C , чтобы очистить текущий набор подсветки.
• Подсветка выполняется путем затемнения остальных объектов в рабочей области; уровень Dimmed Objects задается в разделе Mask and Dim Settings section панели View Configuration.
• Сделайте слой плоскости активным.

Ваши цепи будут выделяться, и любые разрезы или разрывы, лежащие на пути возврата, такие как линии разделения или «выдувы», созданные THT-площадками и переходными отверстиями, будет легче увидеть. 

Detecting Breaks in the Return Path

Разрывы или «перешейки» в пути возврата можно обнаруживать с помощью правила Return Path design rule. Правило Return Path проверяет наличие непрерывного пути возврата сигнала на назначенных опорных слоях (reference layer(s)) выше или ниже сигналов, на которые нацелено правило. Путь возврата может быть сформирован заливками, регионами и заливками полигонов, размещенными на опорном сигнальном слое, либо это может быть слой плоскости.

Слои пути возврата — это опорные слои, определенные в Impedance Profile, выбранном в правиле Return Path. Эти слои проверяются на наличие заданного Minimum Gap (ширины за пределами края сигнала) вдоль пути сигнала. Добавьте новое правило Return Path в категории правил High Speed.

Слои пути возврата задаются в выбранном Impedance Profile, ширина пути (за пределами края сигнала) задается параметром Minimum Gap.

На изображении ниже показаны ошибки пути возврата, обнаруженные для сигнала NetX, при значении Minimum Gap, равном 0.1mm. Ошибки Return Path может быть проще находить, настроив DRC Violation Display Style так, чтобы отображались Violation Details, но не Violation Overlay, в диалоге Preferences dialog – show image. При этом подсвечиваются точные места, где правило не выполнено, а не весь объект(ы), нарушающий правило. 

Return Path Via Check

Когда высокоскоростной сигнал переходит с одной опорной плоскости на другую, также должны быть возвратные переходные отверстия (return vias), чтобы передать возвратные токи между плоскостями. Чтобы проверить, существует ли такое переходное отверстие в пределах заданного расстояния от сигнального переходного отверстия, задайте, должно ли присутствовать переходное отверстие пути возврата в пределах указанного расстояния от переходного отверстия сигнала в области действия правила, используя опцию Max Stitch Via Distance в соответствующем правиле Return Path design rule. Переходное отверстие пути возврата должно обеспечивать соединение с опорным слоем, определенным в Layer Stack Manager для соответствующего профиля импеданса.

При заданном в правиле Max Stitch Via Distance наличие переходного отверстия пути возврата в пределах указанного расстояния проверяется в составе Batch DRC.

Пример нарушения ограничения максимального расстояния до stitch via. Здесь у переходного отверстия цепи DQS4R_N нет переходного отверстия пути возврата на заданном расстоянии.

Configuring and Routing Differential Pairs

Main pages: Differential Pair Routing, Controlled Impedance Routing

Определение дифференциальных пар можно выполнить во время ввода схемы, либо их можно определить после передачи проекта в разводку платы. Ключевое требование при определении пары на схеме — добавить _P или _N в конце имени цепи (Net name) для каждой из соответствующих цепей. Дифференциальные пары идентифицируются на схеме путем размещения Differential Pair directive на каждой цепи или путем размещения его на Blanket directive, где директива Blanket накрывает набор заключенных внутрь Net Label дифференциального стиля, как показано на изображении ниже.

Blanket можно использовать для настройки нескольких цепей как участников дифференциальной пары.

Работа с дифференциальными парами:

• В редакторе PCB дифференциальные пары можно определить в режиме Differential Pair Editor панели PCB. Чтобы упростить процесс задания правил проектирования, применимых к дифференциальным парам, их можно назначать либо в Net Classes, либо в Differential Pair Classes — оба типа классов задаются в Object Class Explorer.
• Чтобы трассировать дифференциальную пару с контролируемым импедансом, создайте профиль импеданса в Layer Stack Manager. Подробнее см. Controlled Impedance Routing.
• Свойства трассировки дифференциальной пары определяются правилом проектирования Differential Pair Routing.
• Для трассировки дифференциальной пары используйте команду интерактивной трассировки Interactive Differential Pair. Щёлкните по площадке _P или _N, чтобы начать трассировку, затем используйте Spacebar, чтобы переключаться между доступными формами выхода (exit routing shapes). Поведение трассировки такое же, как и при трассировке одиночной цепи; нажмите Shift+F1, чтобы увидеть список горячих клавиш интерактивной трассировки. При приближении к целевым площадкам нажмите Ctrl+Click, чтобы завершить трассировку до площадок.

Практические рекомендации по дифференциальным парам:

• Согласование длин критично для эффективности дифференциальных пар — удерживайте разницу длин в пределах 25 mil (0,635 мм). Ещё одно распространённое правило: согласовывать длины в пределах 20% от времени нарастания сигнала. Дифференциальные пары работают потому, что энергия обратного тока возвращается через второй проводник пары; чем сильнее не совпадают длины, тем больше энергии возвращается через ближайший слой опорной плоскости.
• Разрывы в связи (coupling), например когда проводники пары обходят препятствие с разных сторон, увеличивают импеданс. Иногда лучше трассировать всю пару с более слабой связью (например, зазор порядка 2× ширины дорожки), чтобы уменьшить изменение импеданса из‑за разрывов связи.
• Держите «агрессоры» (наводящие цепи) подальше, особенно на внешних слоях; стремитесь к зазору 3× ширины дорожки сигнала для потенциальных агрессорных цепей.
• Как общее правило, стремитесь к зазору «пара—другие сигналы» 2× ширины дорожки сигнала.
• Держите полигоны земли на том же слое на расстоянии не менее 3× ширины дорожки сигнала.
• Отражения, вносимые переходными отверстиями и разрывами связи, контролируются трассировкой с контролируемым импедансом; для этого требуется непрерывная опорная плоскость под сигнальным путём.
• Уменьшайте расстояние между сигнальным слоем и плоскостью, чтобы повысить устойчивость к перекрёстным наводкам.

Контроль и подстройка длин трасс

Main pages: Length Tuning, Length design rule, Matched Length design rule

Ключевое требование при работе с высокоскоростными сигналами на плате — контролировать и подстраивать длины их трасс.

• Абсолютные длины можно контролировать правилом Length design rule, а относительные длины трасс — правилом Matched Length design rule.
• Текущие длины набора цепей и их соответствие применимым правилам можно проверить на панели PCB в режиме Nets (как показано ниже).
• Если задано правило Length и/или Matched Length, вы можете контролировать длину во время интерактивной трассировки или подстройки длины, отображая индикатор Length Tuning Gauge (Shift+G).
• Поддерживается учёт задержки, вызванной длиной вывода внутри корпуса компонента; подробнее см. Pin Package Delay.
• Цепи, включающие последовательные компоненты на пути сигнала, управляются через определение xSignals.

Правила проектирования

• Managing the Overall Route Lengths — общую длину трассы цепи или набора цепей можно контролировать правилом Length design rule. У правила Length есть минимально и максимально допустимая длина; если Signal Length меньше допустимого минимума, она подсвечивается жёлтым на панели PCB (в режиме Nets), а если Signal Length больше допустимого максимума — подсвечивается красным.
• Managing the Relative Route Lengths — относительные длины трасс набора цепей можно контролировать правилом Matched Length design rule. У правила Matched Length есть допуск, и в качестве опорной длины используется самая длинная трасса в наборе целевых цепей. Жёлтая подсветка Signal Length на панели означает, что длина этого сигнала меньше, чем (длина самой длинной трассы минус допуск). Красная подсветка означает, что длина этого сигнала больше длины самой длинной трассы. 

Чтобы понять, как разрешаются настройки этих двух правил, когда оба присутствуют в проекте, см. страницу Length Tuning.

Мониторинг длины трассы

Текущие длины трасс отображаются в режиме Nets панели PCB и обновляются по мере трассировки. Значение длины Routed станет жёлтым при приближении к целевой длине и станет красным при её превышении.

Если задано правило Length и/или Matched Length, вы можете контролировать длину во время интерактивной трассировки или подстройки длины, отображая Length Tuning Gauge. Во время трассировки используйте сочетание Shift+G, чтобы включать и выключать индикатор.

Индикатор показывает текущую Routed Length числом над ползунком, а сам ползунок показывает Estimated Length. Во время подстройки длины Estimated Length = Current Routed Length; если вы используете индикатор во время интерактивной трассировки, тогда Estimated Length = Routed Length + distance to target (length of connection line).

Настройки индикатора вычисляются из ограничений, заданных применимыми правилами.

• Минимум индикатора (левая граница шкалы) — 45 (самое низкое MinLimit)
• Максимум индикатора (правая граница шкалы) — 48 (самое высокое MaxLimit)
• Левая жёлтая граница (самое высокое MinLimit) — 46,58
• Правая жёлтая граница (самое низкое MaxLimit) — 47,58 (на изображении выше перекрыта зелёной полосой)
• Зелёная полоса (TargetLength) — 47,58 (длина трассы самой длинной цепи в наборе, равна MaxLimit)
• Зелёный ползунок и наложенное числовое значение (текущая длина трассы) — 47,197.

Подстройка длин трасс

Длины трасс можно подстраивать после завершения трассировки, используя команду Interactive Length Tuning или команду Interactive Diff Pair Length Tuning (меню Route). Эти команды добавляют к трассировке «гармошки» (accordion‑секции) одной из трёх форм.

Если применимы правила Length и Matched Length, инструмент подстройки длины учитывает оба правила и вычисляет наиболее жёсткий набор ограничений. Поэтому, если максимальная длина, заданная правилом Length, меньше самой длинной длины, на которую нацелено правило Matched Length, то при подстройке будет применяться правило Length и использоваться его длина.

Чтобы увидеть, какие правила применяются, или изменить свойства «гармошки» во время подстройки длины, нажмите Tab, чтобы открыть режим Interactive Length Tuning панели Properties, как показано ниже. Обратите внимание на Target Length — это Max Limit самых строгих применимых настроек правил.

Нажмите Tab во время подстройки длины, чтобы открыть панель в режиме Interactive Length Tuning, где можно выбрать режим целевой длины и настроить параметры «гармошки».

Чтобы подстроить длину цепи, запустите команду и затем щёлкните в любом месте вдоль длины цепи. Перемещайте курсор так, чтобы он следовал по пути трассы — по мере движения будут добавляться «гармошки». Секции подстройки будут добавляться до тех пор, пока не будут удовлетворены требования по длине, заданные применимым(и) правилом(ами) проектирования. Если курсор выйдет за пределы области «гармошек», их форма исчезнет — когда курсор вернётся в пределы области «гармошки», они появятся снова.

Заключение

Хотя невозможно вывести универсальный набор правил, подходящий для любого высокоскоростного проекта, можно следовать хорошим практикам проектирования, которые помогут добиться успеха в высокоскоростном дизайне. Существует ряд отраслевых экспертов, которые проводят практические и популярные обучающие курсы по высокоскоростному проектированию. Используйте ссылки ниже, чтобы узнать больше и подобрать специализированные варианты обучения.

Источники

Автор с благодарностью отмечает работы следующих отраслевых экспертов; эта страница — попытка суммировать их коллективные знания.

Статьи Douglas Brooks

• Времена распространения в микрополосковых линиях (Microstrip Propagation Times)
• Разделение плоскостей для скорости и питания (Splitting Planes For Speed and Power)
• Скин‑эффект (Skin Effect)
• Правила проектирования дифференциальных дорожек — правда и вымысел (Differential Trace Design Rules - Truth vs Fiction)

Статьи Dr. Howard Johnson

• Индуктивность переходных отверстий (Via Inductance)
• 10‑слойный стек (10 Layer Stack)

Книги и статьи Lee W. Ritchey

• Right the First Time
• Рассмотрение дифференциальной передачи сигналов и требований к её проектированию (A Treatment of Differential Signaling and its Design Requirements)
•  Влияние материалов PCB на скорости высокоскоростной передачи данных, Part 1, Part 2

Статьи In-Circuit Design — Barry Olney

• Трассировка дифференциальных пар (Differential Pair Routing)
• Вся правда о перемычках плоскостей (The Plain Truth About Plane Jumpers)
• Критичное размещение (Critical Placement)
• Планирование стека слоёв (части 1, 2 и 3) (Stackup Planning (Parts 1, 2 & 3))
• Идеальный стек (The Perfect Stackup)

Best Practice in Circuit Board Design — Tim Jarvis RadioCAD Limited

PCB Layout — сайт Learn EMC

Статьи Keith Armstrong, EMC Information Centre (требуется бесплатная регистрация)

The Electronic Packaging Handbook — Glenn R. Blackwell

The Printed Circuits Handbook — Clyde Coombs and Happy Holden

Справочник по HDI — Хэппи Холден и другие

Методы оптимизации переходных отверстий для проектирования высокоскоростных каналов — примечание к применению Altera AN529

Рекомендации по проектированию высокоскоростных печатных плат — примечание к применению Lattice Semiconductor TN 1033 

Измерение времени пролёта сигнала — Крис Граханен, EDN

Будущее HDI-структур переходных отверстий, системы питания и теплового управления в печатных платах следующего поколения — Том Бак TTM Technologies