High Speed Design

Высокоскоростное проектирование в Altium Designer

Проектирование высокоскоростных печатных плат — это процесс балансировки требований к схеме, технологий компонентов, а также материалов и методов изготовления, чтобы получить PCB, способную передавать сигналы между компонентами с сохранением целостности сигнала.

Элементы, которые необходимо учитывать

Процесс трассировки платы с высокоскоростными сигналами требует управления следующими аспектами:

• Компоненты согласования, которые могут потребоваться

• Определение сигналов, к которым должны применяться правила высокоскоростного проектирования

• Механические размеры трасс — для трассировки с контролируемым импедансом

• Свойства и размеры материалов платы

• Количество и расположение слоев в стеке слоев

• Путь возвратного тока для каждого высокоскоростного сигнала

• Влияние переходных отверстий и их настройка

• Настройка и трассировка дифференциальных пар

• Настройка и контроль длин трасс

Анализ целостности сигнала до и после трассировки

На раннем этапе проектирования важно определить сигналы, которым может потребоваться согласование импеданса , чтобы до завершения размещения компонентов можно было добавить дополнительные компоненты согласования. Поскольку выходные выводы обычно имеют низкий импеданс, а входные — высокий, для достижения согласования импеданса в проект может потребоваться добавить компоненты согласования.

Altium Designer включает симулятор целостности сигнала, доступный как на этапе создания схемы, так и на этапе трассировки платы, что позволяет выполнять анализ целостности сигнала как до, так и после трассировки (Tools » Signal Integrity). Симулятор целостности сигнала моделирует поведение разведенной платы, используя в качестве входных данных для моделирования рассчитанный волновой импеданс проводников в сочетании с информацией макромоделей буферов ввода/вывода . В основе симулятора лежит Fast Reflection and Crosstalk Simulator, обеспечивающий очень точное моделирование с использованием проверенных в отрасли алгоритмов.

Поскольку и редактор схем, и редактор платы используют интегрированную систему компонентов, связывающую условные графические обозначения со связанными посадочными местами PCB, моделями SPICE и макромоделями целостности сигнала, анализ целостности сигнала можно выполнять уже на этапе захвата схемы, до создания проекта платы. Если проект платы еще отсутствует, инструмент позволяет задать физические характеристики проекта, например требуемый волновой импеданс проводников, непосредственно в симуляторе целостности сигнала. На этом этапе проектирования, до трассировки, симулятор целостности сигнала не может определить фактическую длину конкретных соединений , поэтому для расчетов линий передачи используется задаваемая пользователем средняя длина соединения. Тщательно выбрав это значение по умолчанию в соответствии с размерами предполагаемой платы, можно получить достаточно точное представление о вероятных характеристиках целостности сигнала в проекте.

Цепи с потенциальными проблемами отражений можно выявить, а любые дополнительные компоненты согласования можно добавить в схему до перехода к трассировке платы. Значения этих компонентов затем можно дополнительно подстроить после выполнения анализа целостности сигнала после трассировки.

Модуль анализа Signal Integrity помогает выявлять цепи с потенциальными проблемами отражений. Обратите внимание, что измерения можно выполнять непосредственно по осциллограммам.

► Подробнее о согласовании импеданса компонентов

Определение высокоскоростных сигналов

Main page: Определение путей высокоскоростных сигналов с помощью xSignals

Высокоскоростное проектирование — это искусство управления потоком энергии из одной точки печатной платы в другую. Как проектировщик, вы должны иметь возможность сосредоточить внимание и применить проектные ограничения к сигналу, который проходит из этой точки платы в другую точку платы. Однако сигнал, на котором вы сосредоточены, не обязательно является одной PCB-цепью. Например, сигнал может быть одной ветвью A0 в проекте, который вы собираетесь трассировать в топологии T-ветвления, при этом другая ветвь A0 будет другим сигналом, на котором также нужно сосредоточиться и длину трассы которого нужно сравнивать с длиной первой. Или сигнал может включать в свой путь компонент последовательного согласования (который редактор PCB воспринимает как один компонент и две PCB-цепи), и если этот сигнал входит в дифференциальную пару, его длину необходимо сравнивать с длиной второго сигнала в этой паре.

Этими требованиями можно управлять с помощью функции xSignals, где xSignal по сути представляет собой определяемый пользователем путь сигнала. Вы выбираете исходную площадку и целевую площадку (в рабочем пространстве или на панели PCB), затем щелкаете правой кнопкой мыши по любой из них, чтобы определить этот путь сигнала как xSignal. Помимо интерактивного определения xSignal по начальной и конечной площадкам, можно также запустить интеллектуальный мастер xSignals, эвристические алгоритмы которого помогут быстро настроить большое количество xSignals между выбранными компонентами. Затем эти xSignals можно использовать для назначения правил проектирования вашим высокоскоростным сигналам. Программа понимает структуру этих xSignals; например, она вычисляет общую длину нескольких цепей, соединенных через компонент согласования, а также расстояние через этот компонент.

Панель PCB включает режим xSignal , который используется для просмотра и управления xSignals. Панель также предоставляет информацию о длине сигнала, выделяя xSignals, которые близки к выполнению применимых ограничений проектирования (желтым цветом) или не соответствуют им (красным цветом). На изображении ниже длины xSignal дифференциальной пары CLK1 отличаются больше, чем допускается применимым правилом проектирования Matched Length. Панель включает параметр Signal Length, который представляет собой точную длину от точки до точки. Традиционные неточности измерения длины, такие как участки трасс внутри площадок и наложенные сегменты трасс, устраняются, а для расчета длины сигнала используются точные расстояния по переходным отверстиям.

Используйте режим xSignals панели PCB для управления и анализа ваших xSignals. Обратите внимание на тонкую линию; она указывает путь сигнала через последовательный компонент. (Изображение предоставлено FEDEVEL Open Source, www.fedevel.com)

Определение свойств трассировки

Main page: Трассировка с контролируемым импедансом

Традиционно разработчики плат задавали ширину и толщину трассировки, вводя значение ширины и выбирая толщину меди для данного слоя. Обычно этого было достаточно, поскольку требовалось лишь обеспечить прохождение тока и соблюдение необходимых электрических зазоров по напряжению. Однако для высокоскоростных сигналов в вашем проекте такого подхода недостаточно — для них необходимо контролировать импеданс трасс.

Трассировка с контролируемым импедансом заключается в настройке размеров трасс и свойств материалов платы для получения заданного импеданса. Это достигается путем определения подходящего профиля импеданса и последующего назначения этого профиля критически важным высокоскоростным цепям в правилах проектирования трассировки.

Определение профиля импеданса

Main page: Настройка стека слоев для трассировки с контролируемым импедансом

Профили импеданса определяются в Layer Stack Manager редактора PCB (Design » Layer Stack Manager). Layer Stack Manager открывается в редакторе документов так же, как лист схемы, PCB и другие типы документов.

После настройки свойств слоев перейдите на вкладку Layer Stack Manager's Impedance, чтобы добавить или изменить профили импеданса для одиночных цепей или дифференциальных пар.

Профиль импеданса 50 Ω, заданный для отдельных цепей, трассируемых на верхнем слое; наведите курсор на изображение, чтобы отобразить настройки того же профиля для слоя L3.

Настройка правил проектирования

Импеданс трассировки определяется шириной и высотой трассы, а также свойствами окружающих диэлектрических материалов. На основе свойств материалов, заданных в Layer Stack Manager, требуемая ширина трассировки рассчитывается при создании каждого профиля импеданса. В зависимости от свойств материалов ширина может изменяться при смене слоя трассировки. Это требование изменения ширины при переходе между слоями трассировки автоматически обрабатывается соответствующим правилом проектирования трассировки, настроенным в PCB Rules and Constraints Editor (Design » Rules).

Для большинства проектов плат существует определенный набор цепей, которые должны трассироваться с контролируемым импедансом. Распространенный подход — создать класс цепей или класс дифференциальных пар, включающий эти цепи, а затем создать правило трассировки, нацеленное на этот класс, как показано на изображениях ниже.

Обычно минимальная, максимальная и предпочтительная ширина задаются вручную: либо в верхних настройках ограничений, чтобы применить их ко всем слоям, либо отдельно для каждого слоя в таблице слоев. Для трассировки с контролируемым импедансом вместо этого включите параметр Use Impedance Profile, затем выберите требуемый профиль импеданса в раскрывающемся списке. После этого область Constraints правила изменится. Первое, что вы заметите: область доступных слоев в правиле проектирования больше не будет показывать все сигнальные слои платы — теперь будут отображаться только слои, включенные в выбранный профиль импеданса. Значения Preferred Width (и зазор дифференциальной пары) обновятся в соответствии с ширинами (и зазорами), рассчитанными для каждого слоя. Эти значения Preferred редактировать нельзя, однако значения Min и Max можно — задайте для них подходящие меньшие/большие значения.

Правило проектирования ширины трассировки

Для одиночных цепей ширина трассировки определяется правилом проектирования Routing Width.

Если выбрать Use an Impedance Profile, доступные слои и значения Preferred Width будут определяться выбранным профилем.

Правило проектирования трассировки дифференциальных пар

Трассировка дифференциальных пар управляется правилом проектирования Differential Pair Routing.

Для дифференциальной пары доступные слои, Preferred Width и Preferred Gap определяются выбранным профилем.

► Подробнее о Differential Pair Routing

Выбор импеданса

Как же определить, какой целевой импеданс выбрать? Обычно это определяется характеристическим выходным импедансом используемого логического семейства или технологии. Например, логика ECL имеет характеристический импеданс 50Ω, а TTL имеет диапазон выходного импеданса от 70Ω до 100Ω. Значение 50Ω–60Ω является распространенным целевым импедансом во многих проектах, а для дифференциальных пар обычно используют дифференциальный импеданс 90Ω или 100 Ω. Помните: чем ниже импеданс, тем больше потребляемый ток; чем выше импеданс, тем выше вероятность излучения EMI и тем более восприимчивым сигнал будет к перекрестным помехам.

Дифференциальную пару 100Ω также можно рассматривать как две однотактные трассы по 50Ω одинаковой длины. Это не совсем точно из-за связи между проводниками пары, которая усиливается по мере их сближения, снижая дифференциальный импеданс пары. Чтобы сохранить дифференциальный импеданс 100Ω , ширину каждой трассы можно уменьшить, что немного увеличит характеристический импеданс каждой трассы в паре на несколько ohms.

Определение свойств платы

Main page: Управление стеком слоев

Материалы, используемые в слоях вашей платы, их размеры, а также количество слоев и порядок их расположения — все это определяется в Layer Stack Manager. Здесь настраиваются различные слои, необходимые для изготовления конечной платы, включая медные сигнальные и полигональные слои, диэлектрические слои, разделяющие медь, покровные слои и слой обозначений компонентов.

Все изготавливаемые слои определяются на вкладке Stackup в Layer Stack Manager.

Настройка переходных отверстий

Main page: Определение типов переходных отверстий

Как упоминалось в обзорном разделе этой страницы, переходные отверстия влияют на импеданс сигнальной трассировки и являются ключевым фактором при высокоскоростном проектировании. Помимо длины, диаметра отверстия и площади контактной площадки переходного отверстия, влияющих на импеданс, который «видит» сигнал, любая неиспользуемая часть цилиндра переходного отверстия может работать как шлейф, способствуя отражениям сигнала. Для управления этим могут изготавливаться различные стили переходных отверстий между слоями, включая Blind, Buried, µVia и Skip Vias. Все эти типы переходных отверстий поддерживаются в Altium Designer.

Переходные отверстия определяются как часть стека слоев на вкладке Layer Stack Manager's Via Types. Также поддерживается обратное рассверливание неиспользуемых цилиндров переходных отверстий; оно задается на вкладке Layer Stack Manager's Back Drills (подробнее о configuring the board for back drilling).

Все различные типы переходных отверстий, которые могут быть изготовлены, можно определить на вкладке Via Types в Layer Stack Manager.

Для понимания влияния переходных отверстий были проведены количественные исследования, например в примечании по применению Altera AN529 Via Optimization Techniques for High-Speed Channel Designs.

На основе этого исследования и других источников приведены следующие рекомендации, помогающие минимизировать влияние переходных отверстий:

• Уменьшайте размер кольцевой площадки переходного отверстия в месте подключения сигнальной трассы; в примечании рекомендуется соотношение диаметр переходного отверстия/диаметр отверстия 20/10 mil (0,5/0,25 мм) для механически сверленых переходных отверстий.
• Удаляйте неиспользуемые кольцевые площадки (также известные как NFP, Non-Functioning Pads) на слоях, к которым переходное отверстие не подключено. Для этого используйте команду Tools » Remove Unused Pad Shapes.
• Увеличивайте зазор от цилиндра переходного отверстия до соседних полигональных слоев. Это управляется правилом проектирования Power Plane Clearance design rule; в примечании рекомендуется 40–50 mil (1,0–1,25 мм). Обратите внимание, что это увеличивает размер вырезов в этих полигональных слоях.
• Размещайте stitching vias рядом с сигнальными переходными отверстиями всякий раз, когда сигнальная трасса меняет слой, и это приводит к переключению обратного пути на другой слой. Если новый опорный полигональный слой имеет то же напряжение, что и исходный опорный слой, то эти слои следует соединить переходным отверстием на расстоянии не более 35 mil (0,9 мм) от сигнального переходного отверстия (от центра до центра).
• Когда сигнальная трасса меняет слой, а новый опорный полигональный слой имеет другое напряжение, размещайте развязывающие конденсаторы рядом с сигнальным переходным отверстием. Этот конденсатор выполняет непосредственную развязку между двумя слоями независимо от напряжений на них. Обратите внимание, что такое решение может привести к передаче шума с одного слоя на другой, поэтому его следует использовать только в крайнем случае для уменьшения площади петли обратного пути.
• Удаляйте шлейфы переходных отверстий (лишнюю длину переходного отверстия за пределами слоя, на котором сигнальная трасса использует это переходное отверстие). Это достигается использованием подходящих blind и buried vias либо обратным рассверливанием переходных отверстий при изготовлении.

Управление обратным путем для высокоскоростных сигналов

Качественный обратный путь необходим для каждого высокоскоростного сигнала в проекте. Всякий раз, когда обратный путь отклоняется и не проходит под сигнальной трассой, образуется петля, а эта петля приводит к генерации EMI, причем ее величина напрямую связана с площадью петли.

Создание полигональных слоев питания

• Слой питания может быть создан либо на полигональном слое, либо на сигнальном слое, покрытом полигоном(ами).
• Создание слоя питания с использованием полигонального слоя:
  • Полигональные слои добавляются в Layer Stack Manager; щелкните правой кнопкой мыши по существующему слою и выберите Insert layer above или Insert layer below, чтобы добавить новый полигональный слой.
  • Когда полигональный слой выбран как активный, дважды щелкните в любом месте внутри полигона, чтобы открыть диалог Split Plane dialog, где можно назначить цепь.
  • Программа автоматически отступает от края платы на величину, указанную в столбце Pullback Distance для этого слоя в Layer Stack Manager. Если этот столбец не отображается, щелкните правой кнопкой мыши по заголовку существующего столбца, чтобы получить доступ к команде Select Columns.
  • Полигональный слой можно разделить на отдельные области, размещая линии (Place » Line). После начала размещения первого сегмента линии нажмите Tab, чтобы задать ширину линии разделения. Размещайте сегменты линии от края платы до края платы либо создайте замкнутую форму для островка. Программа автоматически обнаружит отдельные фигуры, созданные линиями разделения; дважды щелкните по каждой фигуре, чтобы назначить ей цепь.
• Создание слоя питания с помощью полигонов на сигнальном слое:
  • Сигнальные слои добавляются в Layer Stack Manager; щелкните правой кнопкой мыши по существующему слою и выберите Insert layer above или Insert layer below, чтобы добавить новый сигнальный слой.
  • Если требуются отдельные зоны питания, бывает проще покрыть весь слой полигоном, а затем разрезать его (Place » Slice Polygon Pour). После начала размещения линии разреза нажмите Tab, чтобы открыть диалог Line Constraints dialog, где можно задать ширину разреза — эта ширина станет расстоянием между двумя полигонами, созданными в результате разрезания. Линия разреза должна начинаться за пределами полигона и заканчиваться за его пределами.
  • Чтобы заново залить полигон, щелкните правой кнопкой мыши и выберите Polygon Actions » Repour Selected в контекстном меню. 
  • Полигоны также можно поместить на полку (временно скрыть): щелкните правой кнопкой мыши и выберите соответствующую команду в подменю Polygon Actions . Используйте эту возможность, когда нужно перемещать компоненты и трассировку.
• Может быть полезно отображать разные цепи разными цветами, как показано на изображениях ниже. Это можно сделать в схеме или на PCB; подробнее см. в разделе Applying Color to the Nets.

  На первом изображении показан слой plane, разделенный на зоны 3v3 и 5v0; на втором изображении показан сигнальный слой с полигоном 3v3 и полигоном 5v0. Для цепей назначены цвета и включена подсветка.

Плоскость как путь возврата сигнала

Качественный путь возврата — это путь, в котором:

• Под сигнальной трассой в плоскости, обеспечивающей путь возврата (плоскость, ближайшая к рассматриваемому сигналу), отсутствуют разрывы, разделения или вырезы (отверстия в плоскости, созданные переходным отверстием или выводом сквозного монтажа).
• Ширина пути возврата в идеале должна быть в 3 раза больше ширины сигнальной трассы или в 3 раза больше расстояния от трассы до плоскости — в зависимости от того, что меньше. Хотя наибольшая плотность тока находится непосредственно под сигнальной трассой, ток также растекается по плоскости по обе стороны от трассы; примерно 95% тока протекает в пределах области шириной 3x от ширины трассы. Разрывы в плоскости в этой области увеличивают импеданс пути возврата, а любое отклонение пути возврата создает петлю. С точки зрения целостности сигнала увеличение импеданса пути возврата влияет на качество сигнала так же сильно, как и увеличение импеданса сигнального пути.
• Площадь петли сведена к минимуму. Как правило, уменьшить площадь петли важнее, чем минимизировать длину сигнальной трассы. Если путь возврата сталкивается с вырезом, рассмотрите возможность перетрассировки сигнала в соответствии с доступным путем возврата. 
• Когда путь возврата обеспечивается плоскостью питания, энергия возвратного тока в конечном итоге попадет на землю через развязывающий конденсатор. Тщательно продумайте расположение развязывающих конденсаторов рядом с выводом-источником сигнала, чтобы минимизировать размер любой образующейся петли.

Управление разделенными и множественными плоскостями питания и земли

Существует общее мнение, что плоскость земли не следует разделять, если только для этого нет конкретного требования и вы понимаете, как ее определять и контролировать. Вместо этого компоненты следует располагать так, чтобы отделять шумные компоненты от малошумящих, а также группировать компоненты по шине питания, которую они используют.

Другие моменты, которые следует учитывать в отношении плоскостей питания и земли:

• Если конструкция требует частичного разделения плоскости земли, то сигналы, проходящие через эти области, следует трассировать через перемычку (зону, под которой нет разделения).
• Если вы пытаетесь минимизировать шум схемы, лучше использовать дополнительные плоскости земли, чем разделять одну плоскость; и, где это возможно, включать слои plane как для шины питания, так и для земли каждого стабилизированного источника питания. 
• Если в конструкции используется несколько шин, каждая из которых распределена по собственной плоскости, убедитесь, что каждая плоскость питания ссылается только на свою собственную плоскость земли. Не допускайте перекрытия плоскости питания с плоскостью земли другой шины (не допускайте такой опорной связи). Это создает емкостную связь, позволяя шуму переходить от одного источника питания к другому.
• Если соседняя плоскость — это плоскость питания, которую необходимо разделить на области с разными напряжениями, то может потребоваться установить развязку непосредственно между этими двумя областями напряжения, чтобы обеспечить подходящий путь возврата.

Визуализация разделенных плоскостей

Чтобы упростить визуальную проверку путей возврата, можно настроить отображение так, чтобы было легче анализировать путь возврата под критическими участками трассировки.

Проверка того, проходят ли сигналы над линией разделения при пересечении различных областей напряжения на плоскости. Четыре выделенные цепи пересекают разделение в плоскости питания VCC, создавая разрыв в пути возврата этих сигналов.

Чтобы сделать это:

• Назначьте цвет каждой цепи питания; подробнее см. в разделе Applying Color to the Nets.
• Уменьшите количество отображаемых слоев, оставив только соответствующие сигнальные слои и слои plane. Этот набор слоев можно сохранить как Layer Set; подробнее см. в разделе creating a layer set.
• Переключитесь на сигнальный слой и Ctrl+Click на интересующей цепи, чтобы подсветить ее (удерживайте Shift при щелчке, чтобы подсветить несколько цепей). Преимущество подсветки по сравнению с выделением состоит в том, что подсветка сохраняется, поэтому цепи останутся подсвеченными, даже если вы щелкнете в другом месте; нажмите Shift+C , чтобы очистить текущий набор подсветки.
• Подсветка достигается затемнением остальных объектов в рабочем пространстве; уровень Dimmed Objects задается в разделе Mask and Dim Settings section панели View Configuration.
• Сделайте слой plane активным слоем.

Ваши цепи будут выделяться, и любые разделения или нарушения сплошности, лежащие на пути возврата, такие как линии разделения или вырезы, созданные контактными площадками сквозного монтажа и переходными отверстиями, будет легче увидеть. 

Обнаружение разрывов в пути возврата

Разрывы или сужения в пути возврата можно обнаружить с помощью правила проектирования Return Path design rule. Правило Return Path проверяет наличие непрерывного пути возврата сигнала на назначенных опорных слоях выше или ниже сигнала(ов), на которые распространяется правило. Путь возврата может быть сформирован заливками, областями и полигональными заливками, размещенными на опорном сигнальном слое, либо это может быть слой plane.

Слои пути возврата — это опорные слои, определенные в Impedance Profile, выбранном в правиле проектирования Return Path. Эти слои проверяются, чтобы убедиться, что вдоль пути сигнала существует заданная Minimum Gap (ширина за пределами края сигнала). Добавьте новое правило проектирования Return Path в категории правил High Speed.

На изображении ниже показаны ошибки пути возврата, обнаруженные для сигнала NetX, при значении параметра Minimum Gap, равном 0.1mm. Ошибки Return Path может быть проще находить, если настроить DRC Violation Display Style так, чтобы отображались Violation Details, но не Violation Overlay, в диалоге Preferences dialog – show image. Это позволяет подсвечивать точные места, где правило не выполнено, а не весь объект (или объекты), нарушающий правило. 

Проверка переходных отверстий пути возврата

Если в правиле задан параметр Max Stitch Via Distance , наличие переходного via возвратного пути в пределах указанного расстояния проверяется в составе пакетной проверки DRC.

Пример нарушения ограничения максимального расстояния до stitch via. Здесь у via цепи DQS4R_N нет via возвратного пути на заданном расстоянии.

Настройка и трассировка дифференциальных пар

Main pages: Трассировка дифференциальных пар, Трассировка с контролируемым импедансом

Определение дифференциальных пар можно выполнить во время создания схемы либо после передачи проекта в редактор платы. Основное требование для задания пары на схеме — наличие символа _P или _N в конце имени цепи для каждой из соответствующих цепей. Дифференциальные пары идентифицируются на схеме размещением Differential Pair directive на каждой цепи либо размещением такого объекта на Blanket directive, где директива Blanket накрывает набор заключенных в нее меток цепей в стиле дифференциальных пар, как показано на изображении ниже.

Blanket можно использовать для настройки нескольких цепей как участников дифференциальных пар.

Работа с дифференциальными парами:

• В редакторе PCB дифференциальные пары можно определить в режиме Differential Pair Editor панели PCB. Чтобы упростить процесс задания правил проектирования, применяемых к дифференциальным парам, их можно назначать либо классам цепей, либо классам дифференциальных пар; оба типа задаются в Object Class Explorer.
• Чтобы трассировать дифференциальную пару с контролируемым импедансом, создайте профиль импеданса в Layer Stack Manager. Подробнее см. в разделе Controlled Impedance Routing.
• Свойства трассировки дифференциальной пары задаются правилом проектирования Differential Pair Routing.
• Для трассировки дифференциальной пары используется команда трассировки Interactive Differential Pair. Щелкните по контактной площадке _P или _N, чтобы начать трассировку, затем используйте Spacebar для переключения между доступными формами выхода трассы. Поведение трассировки такое же, как и при трассировке одиночной цепи; нажмите Shift+F1, чтобы увидеть список сочетаний клавиш интерактивной трассировки. При приближении к целевым контактным площадкам нажмите Ctrl+Click, чтобы завершить трассировку до площадок.

Практические рекомендации по дифференциальным парам:

• Для эффективной работы дифференциальных пар критически важно согласование длин; поддерживайте длины в пределах допуска, подходящего для используемой сигнальной технологии. Например, для пар USB 3.x согласовывайте длины в пределах 5–10 mil. Еще одно практическое правило — согласовывать длины в пределах 20% от времени нарастания сигнала. Дифференциальная передача работает потому, что возвратная энергия проходит обратно через второй проводник пары; чем сильнее различаются длины, тем больше энергии возвращается через ближайшую плоскость вместо этого.

• Разрывы в связи между проводниками, например когда элементы пары огибают препятствие с разных сторон, увеличивают импеданс. Может быть лучше трассировать всю пару с более слабой связью (например, 2 x ширина трассы сигнала), чтобы уменьшить изменение импеданса из-за таких разрывов связи.

• Держите агрессорные трассы на расстоянии, особенно на поверхностных слоях; стремитесь к зазору 3 x ширина трассы сигнала для потенциальных агрессорных цепей.

• Как общее правило, стремитесь к зазору между парой и другими сигналами 2 x ширина трассы сигнала.

• Держите заземляющие полигоны на том же слое на расстоянии не менее 3 x ширина трассы сигнала.

• Отражения, вносимые via и разрывами связи, контролируются трассировкой с контролируемым импедансом; для этого требуется непрерывная опорная плоскость под сигнальным трактом.

• Уменьшайте расстояние между сигнальным слоем и плоскостью, чтобы повысить устойчивость к перекрестным помехам.

Контроль и подстройка длин трасс

Main pages: Подстройка длины, Правило проектирования Length, Правило проектирования Matched Length

Одно из ключевых требований при работе с высокоскоростными сигналами на плате — контроль и подстройка длин их трасс.

• Абсолютные длины можно контролировать с помощью правила проектирования Length design rule, а относительные длины трасс — с помощью правила проектирования Matched Length design rule.
• Текущие длины набора цепей и их соответствие применимым правилам проектирования можно проверить на панели PCB в режиме Nets (как показано ниже).
• Если задано правило Length и/или Matched Length, длину можно контролировать во время интерактивной трассировки или подстройки длины, отображая индикатор Length Tuning Gauge (Shift+G).
• Поддерживается задержка, вызванная длиной вывода внутри корпуса компонента; подробнее см. в разделе Pin Package Delay.
• Цепи, в тракте которых есть последовательные компоненты, обрабатываются путем определения xSignals.

Правила проектирования

• Managing the Overall Route Lengths — общую длину трассы цепи или набора цепей можно контролировать с помощью правила проектирования Length design rule. Правило Length design rule задает минимально и максимально допустимую длину; если длина сигнала меньше допустимого минимума, она подсвечивается желтым цветом на панели PCB (в режиме Nets), а если длина сигнала превышает допустимый максимум — красным.
• Managing the Relative Route Lengths — относительные длины трасс набора цепей можно контролировать с помощью правила проектирования Matched Length design rule. Правило Matched Length design rule имеет допуск и использует самую длинную трассу в наборе целевых цепей как опорную длину. Желтая подсветка длины сигнала на панели указывает, что длина этого сигнала меньше длины самой длинной трассы минус допуск. Красная подсветка указывает, что длина этого сигнала больше длины самой длинной трассы. 

Чтобы понять, как разрешаются настройки этих двух правил, когда оба присутствуют в проекте, см. страницу Length Tuning.

Контроль длины трассы

Текущие длины трасс отображаются в режиме Nets панели PCB и обновляются по мере трассировки. Значение длины Routed станет желтым при приближении к целевой длине и красным при ее превышении.

Если задано правило Length и/или Matched Length, длину можно контролировать во время интерактивной трассировки или подстройки длины, отображая индикатор Length Tuning Gauge. Во время трассировки используйте сочетание клавиш Shift+G, чтобы включать и выключать индикатор.

Индикатор показывает текущую Routed Length числом над ползунком, а сам ползунок показывает Estimated Length. Во время подстройки длины Estimated Length = Current Routed Length; если вы используете индикатор во время интерактивной трассировки, тогда Estimated Length = Routed Length + distance to target (length of connection line).

Параметры индикатора вычисляются на основе ограничений, заданных применимыми правилами.

• Минимальное значение шкалы (левый край шкалы) — 45 (самое низкое MinLimit)
• Максимальное значение шкалы (правый край шкалы) — 48 (самое высокое MaxLimit)
• Левая жёлтая полоса (самое высокое MinLimit) — 46.58
• Правая жёлтая полоса (самое низкое MaxLimit) — 47.58 (на изображении выше скрыта зелёной полосой)
• Зелёная полоса (TargetLength) — 47.58 (длина трассы самой длинной цепи в наборе, равная MaxLimit)
• Зелёный ползунок и наложенное числовое значение (текущая длина трассы) — 47.197.

Настройка длин трасс

Длины трасс можно настраивать после завершения трассировки с помощью команды Interactive Length Tuning или команды Interactive Diff Pair Length Tuning (меню Route). Эти команды добавляют к трассе секции-гармошки одной из трёх возможных форм.

Если существует применимое правило Length и правило Matched Length, инструмент настройки длины учитывает оба этих правила и определяет наиболее жёсткий набор ограничений. Поэтому, если максимальная длина, заданная правилом Length, меньше самой большой длины, целевой по правилу Match Length, то приоритет получает правило Length, и при настройке используется именно его длина.

Чтобы увидеть, какие правила применяются, или изменить свойства гармошки во время настройки длины, нажмите Tab, чтобы открыть режим Interactive Length Tuning панели Properties, как показано ниже. Обратите внимание на Target Length — это Max Limit наиболее строгих применимых настроек правил.

Нажмите Tab во время настройки длины, чтобы открыть панель в режиме Interactive Length Tuning, где можно выбрать режим целевой длины и настроить параметры гармошки.

Чтобы настроить длину цепи, запустите команду, затем щёлкните в любом месте по длине цепи. Перемещайте курсор так, чтобы он следовал по пути трассы, и по мере этого будут добавляться секции-гармошки для настройки. Секции настройки будут добавляться до тех пор, пока не будут удовлетворены требования к длине, заданные применимыми правилами проектирования. Если курсор выйдет за пределы области секций настройки, формы гармошки исчезнут; когда курсор снова окажется в пределах формы гармошки, они появятся вновь.

Подробнее о настройке длины.

В заключение

Хотя невозможно вывести универсальный набор правил, применимый к любому высокоскоростному проекту, можно следовать хорошим практикам проектирования, которые помогут добиться успеха при разработке высокоскоростных устройств. Существует ряд отраслевых экспертов, проводящих практические и популярные учебные курсы по высокоскоростному проектированию. Воспользуйтесь ссылками ниже, чтобы узнать больше и подобрать специализированные варианты обучения.

Ссылки

Автор с благодарностью отмечает работу следующих отраслевых экспертов; эта страница представляет собой попытку обобщить их коллективные знания.

Статьи Douglas Brooks

• Время распространения сигнала в микрополосковой линии
• Разделение плоскостей для скорости и питания
• Скин-эффект
• Правила проектирования дифференциальных проводников — правда и вымысел

Статьи Dr. Howard Johnson

• Индуктивность переходного отверстия
• 10-слойный стек

Книги и статьи Lee W. Ritchey

• Сделать правильно с первого раза
• Рассмотрение дифференциальной передачи сигналов и требований к её проектированию
•  Влияние ламинатов PCB на скорости передачи высокоскоростных данных, Часть 1, Часть 2

Статьи In-Circuit Design — Barry Olney

• Трассировка дифференциальных пар
• Вся правда о перемычках между плоскостями
• Критически важное размещение
• Планирование стека слоёв (части 1, 2 и 3)
• Идеальный стек слоёв

Лучшие практики проектирования печатных плат — Tim Jarvis RadioCAD Limited

Топология PCB — сайт Learn EMC

Статьи Keith Armstrong, EMC Information Centre (требуется бесплатная регистрация)

The Electronic Packaging Handbook — Glenn R. Blackwell

The Printed Circuits Handbook — Clyde Coombs and Happy Holden

The HDI Handbook — Happy Holden and others

Методы оптимизации переходных отверстий для высокоскоростных каналов — примечание по применению Altera AN529

Особенности проектирования высокоскоростных PCB — примечание по применению Lattice Semiconductor TN 1033 

Измерение времени пролёта сигнала — Chris Grachanen, EDN

Будущее HDI-структур переходных отверстий, распределения питания и теплового управления в печатных платах следующего поколения — Tom Buck TTM Technologies