Типы электрических правил
Altium Essentials: PCB Design Rules Creation
This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.
Краткий обзор
- Узнайте, как правило Clearance задает зазоры между объектами печатной платы, включая объекты цепей и дифференциальных пар, контактные площадки, переходные отверстия, отверстия и медные элементы.
- Посмотрите, как использовать матрицу минимальных зазоров, режимы Simple и Advanced и приемы быстрого редактирования для создания более точно нацеленных правил зазоров.
- Разберитесь в особых случаях проверки зазоров: между переходным отверстием и SMD-площадкой одной цепи, между отверстиями и объектами, а также при задании зазоров для отдельных слоев.
Ниже описаны правила проектирования категории Electrical.

Категория правил проектирования Electrical.
Подробнее: Определение, задание области действия и управление правилами проектирования печатных плат.
Зазор
Это правило определяет минимально допустимый зазор между любыми двумя примитивами на медном слое. Можно задать единое значение зазора либо разные зазоры для различных пар объектов с помощью специальной Minimum Clearance Matrix. Последний вариант в сочетании с заданием области действия правил позволяет гибко формировать компактный и целенаправленный набор правил зазоров, отвечающий даже самым строгим требованиям.
Ограничения
Настройки ограничения зазора
| Правило по умолчанию | Обязательно |
| Connective Checking | Набор объектов цепей, определяемый областью действия правила, можно дополнительно сузить с помощью раскрывающегося списка в верхней части области Constraints следующими способами:
|
| Ignore Pad to Pad Clearances within a footprint | Включите или отключите этот параметр, чтобы указать, следует ли игнорировать зазоры между контактными площадками в пределах одного посадочного места компонента. По умолчанию этот параметр отключён. |
| Minimum Clearance | Минимально необходимое значение зазора. Введённое здесь значение будет скопировано во все ячейки матрицы минимальных зазоров. И наоборот, если для одной или нескольких пар объектов в матрице задать другое значение зазора, ограничение Minimum Clearance изменится на N/A, указывая на то, что единое значение зазора применяется не ко всем парам объектов. |
| Minimum Clearance Matrix | Позволяет точно настроить зазоры для различных сочетаний пар объектов в проекте. |
| Simple/Advanced options | В матрице минимальных зазоров по умолчанию используется режим Simple В режиме Advanced представлены все объекты (это традиционная матрица).
|
| Редактирование в матрице зазоров | Значения зазоров в матрице можно задавать следующими способами:
Советы по работе с матрицей:
|
| Проверка зазоров для полигонов |
|
| Проверка зазора между отверстием и объектом | Разработчики могут проверять зазоры между краями сверленых отверстий и соседними медными объектами на сигнальных слоях. Это особенно полезно для предотвращения прокладки дорожек слишком близко к сверленому отверстию: такие дорожки могут быть повреждены из-за возможного отклонения сверла при изготовлении платы. Нижняя строка матрицы минимальных зазоров правила Clearance используется для задания требуемых зазоров Задайте значения зазоров, чтобы выявить все медные объекты в проекте, расположенные слишком близко к краям сверленых отверстий. |
| Проверка зазоров между разделенными областями плоскости | Это правило также позволяет проверять зазоры между разделенными областями на внутренних слоях плоскостей. Способ задания зазора зависит от режима использования матрицы минимальных зазоров:
Сообщение о нарушении будет иметь следующий вид: Clearance Constraint: (<CurrentClearance> < <DefinedClearance>) Between Split Plane (<NetName>) on <InternalPlaneLayerName> And Split Plane (<NetName>) on <InternalPlaneLayerName>, например : Clearance Constraint: (32.36mil < 34mil) Between Split Plane (GND) on Internal Plane 1 And Split Plane (NetC6) on Internal Plane 1 |
| Проверка зазоров дифференциальных пар | Дифференциальные пары предъявляют особые требования к проектированию: часто для них требуется задать отдельные зазоры
Подробнее см. в разделе Трассировка дифференциальных пар. Подробнее о настройке области действия см. в разделе Правила проектирования дифференциальных пар. |
| Проверка зазоров по слоям | По умолчанию проверка зазоров применяется ко всем слоям проекта. Если ограничения проекта заданы в Constraint Manager, зазор также можно задавать отдельно для каждого слоя
|
| Как избежать замедления проверки зазоров | Во время трассировки и аналогичных операций механизм проверки правил постоянно проверяет наличие препятствий вокруг точки редактирования. Проверяемая область включает в себя область примитива и требуемую зону зазора вокруг него. Это означает, что чем больше зазор, заданный в правилах, тем больше область проверки и, следовательно, тем медленнее выполняется операция. Если большой зазор требуется лишь для небольшого количества объектов, можно избежать замедления механизма трассировки, добавив вокруг этих объектов запретную область вместо задания для них правила с большим зазором. |
| Проверка зазоров в проекте печатной электроники |
|
| Применение правила | Проверка DRC в реальном времени, пакетная проверка DRC, интерактивная трассировка, автоматическая трассировка и размещение полигонов. |
Короткое замыкание
Это правило проверяет наличие коротких замыканий между объектами-примитивами на медных слоях (сигнальных и слоях питания). Короткое замыкание возникает, когда соприкасаются два объекта, принадлежащие цепям с разными именами.
Ограничения
Настройки ограничений короткого замыкания
| Правило по умолчанию | Обязательно |
| Allow Short Circuit | Определяет, допускается ли короткое замыкание между целевыми цепями, попадающими в две области действия правила (заданные полными запросами). Если требуется соединить две разные цепи напрямую, например при соединении двух систем заземления в проекте, убедитесь, что эта опция включена. |
| В проекте печатной электроники | В проекте печатной электроники пересечения разных цепей на разных слоях отмечаются как короткие замыкания. Такие пересечения изолируют, размещая участок диэлектрика на непроводящем слое. |
| В проекте с проволочной разваркой | Это правило также применяется к проволочной разварке. Нарушение возникает, когда разварочная проволока подключена к контактной площадке кристалла или меди другой цепи либо когда соединены концы разварочных проволок разных цепей. |
| Применение правила | Проверка DRC в реальном времени, пакетная проверка DRC и автоматическая трассировка. |
Неразведенная цепь
Система проверки правил проектирования редактора печатных плат обычно считает цепь разведенной, если все ее узлы (контактные площадки компонентов) соединены объектами проекта, имеющими принадлежность к цепи: проводниками, дугами, контактными площадками, переходными отверстиями и полигонами. Эти объекты считаются соединенными, если они соприкасаются. Однако, хотя для программы простое касание означает наличие соединения, при изготовлении платы ненадежность некоторых таких «соединений» может привести к серьезным проблемам, особенно если объекты — например, два смежных сегмента проводника или проводник, входящий в контактную площадку либо переходное отверстие, — лишь слегка касаются друг друга. Такие соединения часто называют «плохими», «ненадежными» или «неполными». Используйте это правило для выявления подобных ненадежных соединений.
Ограничения
Настройки ограничений неразведенных цепей
| Правило по умолчанию | Обязательно |
| Routing completion | Это правило проверяет завершенность трассировки каждой цепи, входящей в область действия правила (определяемую полным запросом). Если цепь разведена не полностью, для каждого завершенного участка (подцепи) указывается степень завершенности трассировки. Степень завершенности трассировки определяется следующим образом:
|
| Check for incomplete connections | При включении этой опции выполняются следующие дополнительные проверки связности между соответствующими объектами проекта:
|
| Как обозначаются нарушения |
|
| Взаимодействие с другими правилами | Для работы некоторых проверок DRC необходимо включить пакетную проверку правила Un-Routed Net. |
| В проекте печатной электроники | В печатной электронике переходы между слоями not требуют переходного отверстия: анализатор цепей распознает, что цепь не разорвана, если из разведенной цепи удалено переходное отверстие. Плата определяется как печатная электроника, если в диспетчере стека слоев включена опция Printed Electronics. Подробнее о печатной электронике. |
| В проекте с проволочными соединениями | Это правило также применяется к проволочным соединениям. Нарушение возникает при отсутствии соединения между контактными площадками кристалла, соединительными проволоками и/или медными объектами одной цепи. |
| Применение правила | Пакетная проверка DRC. |
Неподключенный вывод
Это правило обнаруживает выводы, которым не назначена цепь и к которым не подключены дорожки.
Ограничения
Настройки ограничений для неподключенных выводов
| Правило по умолчанию | Не требуется |
| Настройки | Нет |
| Применение правила | Проверка DRC в реальном времени и пакетная проверка DRC. |
Измененный полигон
Это правило обнаруживает полигоны, которые все еще находятся в отложенном состоянии и/или были изменены, но еще не были перезалиты.
Ограничения
Настройки ограничений для измененных полигонов
| Правило по умолчанию | Требуется |
| Allow shelved | Если эта опция включена, все полигоны, входящие в область действия этого правила проектирования и находящиеся в отложенном состоянии, не будут отмечаться как нарушения. |
| Allow modified | Если эта опция включена, все полигоны, входящие в область действия этого правила проектирования, которые были изменены, но еще не были перезалиты, не будут отмечаться как нарушения. |
| Применение правила | Проверка DRC в реальном времени и пакетная проверка DRC. |
Длина пути утечки
Это правило проверяет длину пути утечки между заданными сигнальными цепями по поверхности платы с учетом неметаллизированных отверстий, вырезов и обхода края платы.
Ограничения
Настройки ограничений длины пути утечки
| Правило по умолчанию | Не требуется. |
| Creepage distance | Нарушение правила фиксируется, если расстояние между любой точкой первого объекта и любой точкой второго объекта меньше или равно заданному значению. |
| Ignore Internal Layers | Используйте эту опцию, чтобы правило применялось только к внешним слоям. |
| Apply to Polygon Pour | Используйте эту опцию, чтобы применить правило к полигонам, входящим в его область действия. |
| Поведение по умолчанию | По умолчанию правило «Длина пути утечки» не включено ни для проверки правил проектирования в реальном времени, ни для пакетной проверки. Включите проверку в реальном времени/пакетную проверку в диалоговом окне Design Rule Checker Также может потребоваться настроить отображение нарушений правил: подробные сведения о нарушении (локальная информация о нарушении) и/или наложение подсветки нарушения (подсветка нарушающих правило объектов целиком) включаются на странице PCB Editor – DRC Violations Display диалогового окна Preferences |
| Результаты | Правило определяет ближайшие точки заданных цепей и проверяет расстояние между ними в плоскостях X, Y и Z. |
| Контактная площадка с продолговатым отверстием | Если паз в плате создан с помощью контактной площадки, убедитесь, что опция Plated отключена в свойствах площадки, поскольку программа считает металлизированные стенки отверстия проводящими и соответствующим образом уменьшает длину пути утечки. |
| Поведение полигонов | Если полигональная заливка и другие объекты входят в область действия правила проектирования «Длина пути утечки» с включенной опцией Apply to Polygon Pour и правила проектирования «Зазор», учитываются оба правила, а при заливке полигона применяется большее значение. Например, если в правиле «Длина пути утечки» задано большее значение ограничения, чем в правиле «Зазор», будет применено это большее значение. |
| Применение правила | Проверка DRC в реальном времени, пакетная проверка DRC и автотрассировка. |
Зазор по оси Z
Это правило проверяет минимальные зазоры между различными примитивами на разных медных слоях.
Ограничения
Настройки ограничений зазора по оси Z
| Правило по умолчанию | Не требуется. |
| Z-Axis Clearance | Нарушение правила фиксируется, если расстояние от любой точки первого объекта до любой точки второго объекта меньше или равно заданному значению, при условии, что объекты расположены на разных медных слоях. |
| Отображение нарушений | Если на странице PCB Editor – DRC Violations Display диалогового окна Preferences включено отображение Violation Details, текст нарушения в рабочей области редактора печатной платы представлен в формате:
где В других частях программы используется следующий формат:
|
| Поддержка полигонов | Правило поддерживается заливками полигонов (сплошными и штрихованными) и внутренними слоями питания. Обратите внимание: вырезы в полигонах создаются только при обнаружении нарушения между полигоном и объектами других типов (дорожками, контактными площадками и т. д.). Хотя зазоры и нарушения между заливками полигонов на разных сигнальных слоях определяются, вырезы в этом случае автоматически не создаются. |
| Поддержка слоев питания | Хотя зазоры и нарушения между объектами на сигнальных слоях и внутренними слоями питания определяются по кратчайшему расстоянию, такие нарушения необходимо устранять вручную. |
| Сохранение в старом формате файла | При открытии печатной платы с заданными правилами или ограничениями зазора по оси Z в более ранней версии Altium Designer, не поддерживающей эту функцию, эти правила будут потеряны. |
| Применение правила | Проверка DRC в реальном времени, пакетная проверка DRC. |


)
).
)
)
).
)
).
).
)
).
).
).
).
).
).
).
).
).







).
).
