Altium Designer에서 xSignals에 대한 설계 규칙 지원

Design Rule은 요구 사항을 PCB 에디터가 이해하고 따를 수 있는 일련의 지침으로 변환하는 방법입니다. Rule은 오브젝트 배치 중에 확인하거나, 온라인 DRC라고 하는 후처리로 확인하거나, 배치 DRC라고 하는 후처리로 확인할 수 있습니다. xSignals를 사용하여 Design Rule이 적용되어야 하는 오브젝트를 정의할 수 있습니다.

Design Rule에대해 더 알아보기

길이 조정에대해 더 알아보기

Matched Length Rule

Matched Length design rule은 지정된 Net의 길이가 지정된 범위 내에 있는지 확인하는 데 사용됩니다. 이 Rule은 신호가 도착하는 데 걸리는 시간(전체 길이에 따라 결정됨)뿐만 아니라 지정된 신호가 동일하게 도착하는 것이 중요한 고속 설계에 필수적입니다. 신호 스위칭 속도, 신호의 기능, 보드에 사용되는 재료에 따라 허용되는 차이는 최대 500밀리미터에서 최소 1밀리미터까지 차이가 날 수 있습니다.

아래 이미지는 xSignal 클래스에서 xSignals를 대상으로 하도록 구성된 Matched Length Design Rule의 예시입니다 PCIE를 생성하고 해당 xSignals 클래스의 각 Differential Pair 내에서 길이의 차이를 테스트합니다. 클래스의 각 쌍은 라우팅된 길이가 Delay Tolerance 를 초과하지 않는 2ps 이하의 Delay을 초래하는 라우팅 길이를 가져야 합니다.

Matched Length 설계 Rule 제약 조건에서는 모든 대상 Net워크의 길이 일치(그룹 Matched Length) 또는 대상 Net워크의 각 Differential Pair 내에 있는 두 Net워크 일치 중에서 선택해야 합니다.

아래 이미지는 패널에서 선택된 PCIE_TX xSignal 클래스와 디자인 공간에서 선택된 xSignals를 보여줍니다.

PCIE 클래스뿐만 아니라 TX 및 RX 쌍에 대해 정의된 클래스도 있습니다. TX xSignal 중 하나가 해당 일치하는 길이 Rule을 충족하지 못한다는 점에 유의하세요. ##

Single Net 및 Differential Pair을 포함하는 xSignals의 길이를 조정하려는 경우 다음 Rule을 생성하세요:

• 길이 일치 요구 사항을 정의하는 Matched Length Rule between nets and differential pairs in xSignals. 한 Net/쌍의 길이를 다른 Net/쌍의 길이와 비교하여 테스트하도록 Rule을 구성하려면 Group Matched Lengths 옵션을 활성화합니다.

• 두 번째, 우선순위가 더 높은 길이 일치 Rule은 within-pair 길이 일치 요건을 정의합니다. 한 쌍 멤버의 길이를 다른 쌍 멤버와 비교하여 테스트하도록 Rule을 구성하려면 Within Differential Pair Length 옵션을 활성화합니다.
   

이러한 xSignals의 길이를 조정하는 좋은 방법은 다음과 같습니다:

1. XSignal의 Net와 Differential Pair을 라우팅합니다.

2. Interactive Length Tuning 명령을 사용하여 Single Net를 조정합니다.

3. Interactive Differential Pair Length Tuning 명령을 사용하여 쌍 사이의 길이를 조정합니다. 길이 튜닝은 가장 긴 쌍에서 가장 긴 신호 길이를 목표 길이로 사용하고, 쌍에서 가장 긴 Net를 이 길이로 튜닝합니다.

4. Interactive Length Tuning 명령을 사용하여 각 쌍 내의 짧은 Net의 길이를, 쌍 내의 다른 Net에 맞춰 조정합니다.

5. 이제 PCB Rules and Violations 패널을 사용하여, pair 내의 Matched Net Length 규칙을 확인할 수 있습니다.
   이렇게 하려면 패널의 Rule Classes 섹션에서 Matched Net Lengths 를 선택한 다음, 원하는 Matched Length Rule을 마우스 오른쪽 버튼으로 클릭하고, 컨텍스트 메뉴에서Run DRC Rule <RuleName>  명령을 선택합니다. 필요한 경우 싱글넷 튜닝 아코디언을 조정합니다.

6. 그런 다음 PCB Rules and Violations 패널을 사용하여, 방금 설명한 절차를 통해 Pair 간 Matched Net Length 규칙을 확인합니다. 필요한 경우 Differential Pair 튜닝 아코디언을 조정합니다.

Length Rule

길이 Design Rule은 전체 라우팅 길이가 지정된 범위 내에 있는지 확인하는 데 사용됩니다. 이 Rule은 일반적으로 대상 Net가 지정된 길이보다 길지 않도록 하는 데 사용됩니다(예: 회로 타이밍 요구 사항을 충족하는지 확인하기 위해). 길이 Rule은 위에 나열된 xSignal 유형 쿼리를 준수합니다.

Return Path (반환 경로) Rule

반환 경로 설계 Rule은 Rule이 대상으로 하는 신호 위 또는 아래의 지정된 참조 레이어에서 연속적인 신호 반환 경로를 확인합니다. 반환 경로는 신호 레이어에 배치된 채우기, 영역 및 폴리곤 포어에서 만들거나 평면 레이어일 수 있습니다.

반환 경로 레이어는 선택한 임피던스 프로파일에 정의된 기준 레이어입니다. 새 Return Path Design Rule을 추가합니다 High Speed Rule 카테고리에 새 Design Rule을 추가합니다.

아래 이미지는 반환 경로 Rule 위반을 보여주는데, xSignal 반환 경로 폴리곤에 비아가 통과할 수 있는 구멍이 있습니다.

PCB Rule 및 위반 패널을 사용하여 반환 경로 Rule 위반을 찾습니다. ##

정확한 길이 계산을 위해서

고속 설계 Rule을 정의하기 위한 핵심 요건은 경로 길이를 정확하게 계산하는 것입니다. 신호 길이를 계산하는 전통적인 접근 방식은, 경로에 사용된 모든 세그먼트의 중심선 길이와, 원래 보드 두께에 따라 결정되는 비아 높이로 인한 수직 거리를 합산하는 것입니다.

아래의 접근 방식은 다음과 같은 여러 가지 이유로 고속 설계에 적합하지 않습니다:

• 쌓여 있거나 겹쳐있는 객체 - 단순히 Net망에 있는 모든 물체의 중심선 길이를 더하는 알고리즘은 쌓여 있거나 겹쳐진 물체를 처리할 수 없습니다.

• 객체 내의 방황하는 경로 - 첫 번째 이미지에서 볼 수 있듯이, 라우팅 객체가 패드나 비아 내에 완전히 위치하는 경우가 많아 길이가 잘못될 수 있습니다. 두 번째 이미지는 Fill 객체가 라우팅의 일부인 경우, 길이를 계산하는 올바른 방법을 보여줍니다.

• 비아 길이 - 블라인드 및 매립 비아 (blind 또는 buried vias)는 보드의 모든 레이어를 가로지르지 않으므로 보드 두께가 수직 길이를 결정하기에 충분히 정확하지 않습니다. 비아가 통과하는 Copper 및 절연 두께를 고려하여 실제 비아 높이를 사용해야 합니다.
   

PCB Editor의 길이 계산기는 가능한 가장 정확한 경로 길이를 반환합니다.

길이 계산은 다음 두 이미지에 표시된 것처럼 최단 경로의 중심선을 따라 정확하게 계산됩니다.

통과한 레이어와 스택업 치수를 기반으로 정확한 길이가 비아에 대해 계산됩니다. Net 모드의 PCB 패널의 이미지.