xSignals에 대한 Design Rule 지원

설계 규칙은 요구 사항을 PCB 편집기가 이해하고 따를 수 있는 일련의 지침으로 변환하는 수단입니다. 규칙은 객체 배치 중에 검사할 수 있으며, 이를 온라인 DRC라고 합니다. 또는 후처리 단계에서 검사할 수 있으며, 이를 배치 DRC라고 합니다. xSignals를 사용하면 설계 규칙을 적용해야 하는 객체를 정의할 수 있습니다.

► 설계 규칙에 대해 자세히 알아보기

► 길이 튜닝에 대해 자세히 알아보기

길이 일치 Rule

Matched Lengths 설계 규칙은 지정된 네트의 길이가 지정된 범위 내에 있도록 하는 데 사용됩니다. 이 규칙은 고속 설계에서 필수적입니다. 고속 설계에서는 신호가 도달하는 데 걸리는 시간(전체 길이에 따라 결정됨)뿐만 아니라 지정된 신호가 동시에 도달하는 것도 중요하기 때문입니다. 신호의 스위칭 속도, 신호의 기능, 기판에 사용된 재료에 따라 허용되는 차이는 최대 500mil에서 최소 1mil까지 달라질 수 있습니다.

아래 이미지는 xSignal 클래스 PCIE의 xSignals를 대상으로 설정하고, 해당 xSignals 클래스에 있는 각 차동 쌍 내의 길이 차이를 검사하도록 구성한 Matched Lengths 설계 규칙의 예를 보여줍니다. 클래스 내 각 쌍의 라우팅 길이는 해당 쌍의 두 네트 간 지연 Delay Tolerance이(가) 2ps을(를) 초과하지 않도록 해야 합니다.

Matched Lengths 설계 규칙의 Constraints에서는 대상 네트 전체의 길이를 일치시킬지(Group Matched Lengths), 아니면 대상 네트에 포함된 각 차동 쌍 내 두 네트의 길이를 일치시킬지 선택해야 합니다.

아래 이미지는 패널에서 PCIE_TX xSignal 클래스를 선택하고 설계 공간에서 해당 xSignals를 선택한 모습을 보여줍니다.

PCIE 클래스 외에도 TX 및 RX 쌍에 대해 정의된 클래스가 있습니다. TX xSignals 중 하나가 적용되는 길이 일치 규칙을 위반하고 있습니다. ##

단일 네트와 차동 쌍을 포함하는 xSignals의 길이를 튜닝하려면 다음 규칙을 생성하세요.

• 길이 일치 요구 사항 between nets and differential pairs in xSignals을(를) 정의하는 길이 일치 규칙. 한 네트/쌍의 길이를 다른 네트/쌍의 길이와 비교하여 검사하도록 규칙을 구성하려면 Group Matched Lengths 옵션을 활성화하세요.

•  within-pair 길이 일치 요구 사항을 정의하는, 우선순위가 더 높은 두 번째 길이 일치 규칙. 쌍을 구성하는 한 네트의 길이를 다른 네트의 길이와 비교하여 검사하도록 규칙을 구성하려면 Within Differential Pair Length 옵션을 활성화하세요.

이러한 xSignals의 길이를 튜닝할 때는 다음과 같은 방법을 권장합니다.

1. xSignal의 네트와 차동 쌍을 라우팅합니다.

2.  Interactive Length Tuning 명령을 사용하여 단일 네트의 길이를 튜닝합니다.

3.  Interactive Differential Pair Length Tuning 명령을 사용하여 쌍의 길이를 between 튜닝합니다. 길이 튜닝은 가장 긴 쌍에서 가장 긴 신호 길이를 타겟 길이로 사용하고, 각 쌍에서 더 긴 네트를 이 길이에 맞게 튜닝합니다.

4.  Interactive Length Tuning 명령을 사용하여 각 쌍 within 내의 더 짧은 네트를 다른 네트의 길이에 맞게 튜닝합니다.

5. 이제 PCB Rules and Violations 패널을 사용하여 within-pair Matched Net Length 규칙을 검사할 수 있습니다. 이렇게 하려면 패널의 Rule Classes 섹션에서 Matched Net Lengths 을(를) 선택한 다음, 필요한 Matched Lengths 규칙을 마우스 오른쪽 버튼으로 클릭하고 컨텍스트 메뉴에서 Run DRC Rule <RuleName> 명령을 선택합니다. 필요한 경우 단일 네트 튜닝 아코디언을 조정합니다.

6. 그런 다음 앞서 설명한 절차에 따라 PCB Rules and Violations 패널을 사용하여 between-pair Matched Net Length 규칙을 검사합니다. 필요한 경우 차동 쌍 튜닝 아코디언을 조정합니다.

길이 Rule

Length 설계 규칙은 전체 라우팅 길이가 지정된 범위 내에 있도록 하는 데 사용됩니다. 이 규칙은 일반적으로 대상 네트가 지정된 길이를 초과하지 않도록 하는 데 사용됩니다. 예를 들어 회로의 타이밍 요구 사항을 충족하도록 할 수 있습니다. 길이 규칙은 위에 나열된 xSignal 유형 쿼리를 따릅니다.

리턴 경로 Rule

Return Path 설계 규칙은 규칙의 대상 신호 위 또는 아래에 지정된 기준 레이어에 연속적인 신호 리턴 경로가 있는지 검사합니다. 리턴 경로는 신호 레이어에 배치된 채움, 영역 및 폴리곤 푸어로 구성하거나 플레인 레이어로 구성할 수 있습니다.

리턴 경로 레이어는 선택한 임피던스 프로파일에 정의된 기준 레이어입니다. High Speed 규칙 범주에 새 Return Path 설계 규칙을 추가합니다.

아래 이미지는 비아가 통과할 수 있도록 xSignal 리턴 경로 폴리곤에 구멍이 있어 발생한 Return Path 규칙 위반을 보여줍니다.

PCB Rules and Violations 패널을 사용하여 Return Path 규칙 위반 위치 찾기. ##

정확한 길이 계산

고속 설계 규칙을 정의할 때 중요한 요구 사항 중 하나는 라우팅 길이를 정확하게 계산하는 것입니다. 신호 길이를 계산하는 기존 방식은 라우팅에 사용된 모든 세그먼트의 중심선 길이에 비아 높이로 인한 수직 거리를 더하는 것입니다. 기존에는 이 수직 거리를 기판 두께로 결정했습니다.

이 방식은 다음을 비롯한 여러 이유로 고속 설계에 적합하지 않습니다.

• 겹치거나 중첩된 객체 - 네트 내 모든 객체의 중심선 길이를 단순히 더하는 알고리즘은 겹치거나 중첩된 객체를 고려하지 못합니다.
• 객체 내부에서 굽이치는 라우팅 경로 - 아래 첫 번째 이미지와 같이 패드나 비아 내부에 완전히 포함된 라우팅 객체가 길이에 잘못 더해지는 경우가 많습니다. 두 번째 이미지는 채움 객체가 라우팅의 일부일 때 길이를 올바르게 계산하는 방법을 보여줍니다.
• 비아 길이 - 블라인드 및 매립 비아는 기판의 모든 레이어를 관통하지 않으므로 기판 두께만으로는 수직 길이를 충분히 정확하게 결정할 수 없습니다. 비아가 통과하는 구리 및 절연체의 두께를 고려하여 실제 비아 높이를 사용해야 합니다.

PCB 편집기의 길이 계산기는 가능한 한 가장 정확한 라우팅 길이를 반환합니다.

이 두 이미지와 같이 최단 경로의 중심선을 따라 길이가 정확하게 계산됩니다.

비아의 경우 통과하는 레이어와 스택업 치수를 기준으로 정확한 길이가 계산됩니다. Nets 모드의 PCB 패널 이미지입니다.