XSignals로 고속 신호 경로 정의하기
개요
- 표준 Net만으로 고속 타이밍 및 Signal 무결성 요구 사항을 관리하기 어려운 이유를 이해합니다.
- xSignals를 사용하여 부품과 분기를 통과하는 Signal 경로를 정의하고, 설계 Rule에 실제 라우팅 의도를 반영하는 방법을 알아봅니다.
- 주요 xSignal 쿼리 키워드와 Rule 설정 및 Signal 경로 관리에 필요한 용어를 익힙니다.
과제
소자의 스위칭 속도가 계속 빨라지면서 신호 무결성을 유지하고 신호의 타이밍 요구 사항을 충족하는 일이 과제가 되고 있습니다. 신호 무결성은 임피던스 제어 라우팅으로 관리할 수 있으며, 이를 위해서는 PCB 적층 구조와 각 레이어에서 사용할 라우팅 폭을 세심하게 설계해야 합니다.
타이밍 요구 사항은 신호 경로의 라우팅 길이를 일치시켜 충족합니다. 각 경로가 출력 핀에서 하나의 입력 핀으로 이어지는 2핀 신호 경로 집합에서는 길이를 계산하고 비교하는 과정이 간단합니다. 하지만 일반적인 설계에서는 그렇지 않은 경우가 많습니다. 신호 경로에 직렬 종단 컴포넌트가 있거나 신호에 핀이 두 개보다 많을 수 있으며, 이 경우 아래 이미지와 같이 Balanced T 또는 Fly-By 라우팅 토폴로지를 사용하여 라우팅할 수 있습니다.

Balanced T 토폴로지를 사용하여 라우팅한 DDR2 RAM 칩 4개. ##
해결 방법
설계자는 타이밍 예산을 충족하기 위해 허용되는 최대 라우팅 길이와 같은 설계 요구 사항을 설계 규칙으로 구체화해야 합니다. 예를 들어 타이밍 충족을 보장하는 Length 규칙과 잠재적인 타이밍 불일치를 감지하는 Matched Lengths 규칙을 설정할 수 있습니다.
설계자는 신호를 기능 관점에서 바라봅니다. 예를 들면 다음과 같습니다. '이 주소 신호는 이 커넥터에서 각 메모리 소자로 라우팅해야 한다. 이를 위해 끝에 종단 저항을 배치한 Fly-By 토폴로지를 사용하겠다. 소스에도 직렬 종단 저항이 필요할 수 있다.' 주소 A0가 종단 저항을 통과하더라도 설계자에게는 저항 반대편의 신호 역시 여전히 A0입니다.
그러나 PCB Editor는 각 신호를 단순히 연결된 핀의 집합(일반적으로 Net이라고 함)으로 인식합니다. 즉, Net A0는 이 커넥터 핀에서 이 메모리 컴포넌트 핀으로, 이어서 다음 메모리 컴포넌트 핀으로 연결되는 식입니다. 직렬 종단 저항을 추가하는 순간 해당 주소 라인은 별개의 Net 두 개가 됩니다. 이 때문에 설계자가 Length 및 Matched Lengths 설계 규칙과 같은 핵심 설계 요구 사항을 지정하기 어려워집니다.
이는 xSignals (또는 extended Signal)라는 기능으로 관리할 수 있습니다. 이 기능을 사용하면 고속 신호 경로를 그 본래 의미 그대로, 즉 종단 컴포넌트와 분기를 거쳐 소스에서 목적지까지 신호가 이동하는 경로로 올바르게 처리할 수 있습니다.
xSignal 쿼리 키워드
PCB Editor에는 강력하고 정교한 filtering engine이 포함되어 있습니다. 이 엔진은 설계 공간에서 객체를 검색하거나, 대화형 및 자동 설계 작업 중 규칙을 적용하거나, 규칙 준수 여부를 검사할 때 객체를 식별하는 데 사용됩니다. 설계자는 필터링 엔진이 인식하는 쿼리 키워드로 쿼리를 작성하여 원하는 객체를 필터링 엔진에 지정합니다.
설계 규칙과 설계 공간 필터에서 사용할 수 있도록 다음과 같은 xSignal 유형 쿼리 키워드가 추가되었습니다.
소속 확인 유형 키워드
-
InxSignal - 객체가 지정된 xSignal에 속하는지 확인합니다. 예:
InxSignal('DRAM_A0_PP1') -
InxSignalClass - 객체가 지정된 xSignal 클래스에 속하는지 확인합니다. 예:
InxSignalClass('PCIE') -
IsxSignal - 객체가 지정된 이름의 xSignal인지 확인합니다. 예:
IsxSignal('DRAM_A0_PP1')
속성 확인 유형 키워드
InAnyxSignal - 객체가 어떤 xSignal에든 속하는지 확인합니다. 예: InAnyxSignal
Net 관련 용어
PCB Editor에서는 다음 용어를 사용합니다.
- Net – 서로 연결된 컴포넌트 핀(노드)의 집합입니다. 이러한 노드가 서로 연결되는 구성을 토폴로지라고 하며, 기본 토폴로지는 최단 경로입니다.
- From-To – 개념적으로 From-To는 Net 안의 두 노드 사이를 연결합니다. From-To는 해당 Net의 토폴로지 또는 노드 배치를 따르도록 생성할 수 있습니다. 예를 들어 Net 토폴로지가 R1-1에서 U1-5, U3-2를 거쳐 R5-2로 이어질 수 있습니다. 이 Net에는 R1-1에서 U1-5, U1-5에서 U3-2, U3-2에서 R5-2로 이어지는 세 개의 From-To가 있을 수 있습니다. 토폴로지가 변경되면 가능한 From-To도 달라집니다. From-To는 PCB 패널의 From-To 모드에서 Generate 버튼을 클릭하여 토폴로지를 기반으로 생성하거나, Net 안의 패드 두 개를 선택한 다음 Add From To 버튼을 클릭하여 생성합니다.
- xSignal – 사용자가 정의한 노드 집합으로, 일반적으로 Net의 하위 집합(이 노드에서 저 노드까지)이거나 종단 저항과 같은 직렬 컴포넌트를 포함하는 두 Net의 조합입니다.