Configurando e executando uma DRC

Configurando o DRC

A configuração da verificação de regras de projeto é realizada na caixa de diálogo Design Rule Checker, acessada por meio do comando Tools » Design Rule Check a partir de um documento PCB.

A caixa de diálogo Design Rule Checker mostrando os padrões, com determinadas verificações de Online DRC desabilitadas para melhorar o desempenho do PCB Editor. Use as opções associadas para incluir um tipo de regra de projeto na verificação como parte do Online DRC e/ou do Batch DRC.

No painel em árvore de pastas no lado esquerdo da caixa de diálogo, cada uma das categorias de regras de projeto cujos tipos de regra podem ser verificados está listada na pasta Rules to Check. Clique nessa pasta de nível superior para listar todos os tipos de regra verificáveis no lado direito da caixa de diálogo. Como alternativa, clique em uma categoria específica abaixo da pasta para listar apenas os tipos de regra de projeto associados a essa categoria. Use a caixa de diálogo para habilitar/desabilitar a verificação Online (quando disponível) e/ou em modo Batch para cada tipo de regra que você deseja verificar.

Usando o Online DRC

O Online Design Rule Checking é executado em segundo plano, em tempo real, sinalizando e/ou impedindo automaticamente violações das regras de projeto. Isso é especialmente útil ao fazer roteamento interativo da sua placa, para destacar imediatamente violações de afastamento, largura e segmentos paralelos. Para que uma regra esteja sujeita ao Online DRC, os três requisitos a seguir devem ser atendidos:

1. A regra deve estar habilitada. Isso pode ser feito na caixa de diálogo PCB Rules and Constraints Editor dialog, garantindo que a opção Enabled da regra esteja marcada, ou no painel PCB Rules and Violations, garantindo que a opção Enabled  da regra esteja marcada.

   Certifique-se de que as regras de projeto que você deseja que sejam monitoradas pelo Online DRC estejam realmente habilitadas para uso no projeto.

   Se uma regra estiver incluída em um conjunto de regras definido pelo usuário, esse conjunto de regras também deverá estar habilitado. Consulte a página Defining, Scoping & Managing PCB Design Rules para saber mais sobre habilitar e desabilitar conjuntos de regras.

2. O tipo de regra deve estar habilitado para verificação online na caixa de diálogo Design Rule Checker.

   Certifique-se de que o tipo de regra esteja habilitado para Online DRC.

3. O recurso Online DRC deve estar ativado. Faça isso habilitando a opção Online DRC na página PCB Editor - General page da caixa de diálogo Preferences.

   Certifique-se de que o recurso Online DRC esteja habilitado.

Se forem encontrados objetos em violação de uma regra de projeto aplicável que esteja habilitada para verificação online, eles serão destacados no espaço de projeto de acordo com as opções de exibição de violações definidas.

Usando o Batch DRC

É particularmente recomendável que uma verificação de regras de projeto em modo batch seja sempre executada antes de gerar a arte-final. O Online DRC detecta apenas novas violações – violações criadas após o recurso ser habilitado – enquanto o Batch DRC permite que uma verificação seja executada manualmente a qualquer momento durante o processo de projeto da placa. Assim, embora bons projetistas conheçam o valor do Online DRC, eles também sabem que o projeto da placa deve começar e terminar com um Batch DRC.

Habilite os tipos de regra para verificação em batch na caixa de diálogo Design Rule Checker, conforme necessário (consulte novamente a seção Configurando o DRC). Várias opções adicionais estão disponíveis ao executar um Batch DRC, incluindo a capacidade de gerar um arquivo de relatório. Essas opções são acessadas clicando na pasta Report Options no painel em árvore de pastas da caixa de diálogo. Duas opções principais (destacadas na imagem a seguir) são:

• Create Report File - habilite esta opção para que um relatório seja gerado após a execução de um Batch DRC para a placa. Habilite a subopção Report PCB Health Issues para incluir no relatório gerado os problemas detectados pelo PCB Health Check Monitor.

  O relatório está no formato HTML e será nomeado Design Rule Check - <PCBDocumentName>.html. Ele será aberto automaticamente como o documento ativo após a conclusão do processo de Batch DRC.

• Create Violations - habilite esta opção para que as violações sejam destacadas no espaço de projeto de acordo com as opções de exibição de violações definidas. Essa opção também é necessária para que as violações apareçam listadas na região Violations do painel PCB Rules And Violations panel.

Acessando opções aplicáveis à execução de um Batch DRC e à geração de um relatório DRC.

As outras opções disponíveis são:

• Sub-Net Details – se uma regra Un-Routed Net tiver sido definida, habilite esta opção para incluir detalhes de sub-redes no relatório DRC.

  A regra Un-Routed Net deve ser habilitada para verificação somente quando todas as conexões tiverem sido roteadas, já que uma linha de conexão é efetivamente um "circuito aberto".

• Verify Shorting Copper – habilite esta opção para verificar a integridade do cobre de curto-circuito em quaisquer componentes Net Tie usados no projeto. Essa verificação procura por cobre não conectado em um componente (indicando que um pad não está curto-circuitando corretamente o(s) outro(s) pad(s)).

• Report Drilled SMT Pads – habilite esta opção para incluir no DRC Report quaisquer pads SMT (Surface Mount Technology) que tenham sido perfurados incorretamente.

  Um pad SMT pode ser, por exemplo, um pino curto; contato plano; um de uma matriz de esferas (BGAs); uma terminação no corpo de um componente (passivos); ou um terminal curto em formato gull-wing (QFPs).

  Esta opção serve apenas para detectar pads SMT com furos definidos neles, o que era possível em versões legadas do software. Para verificar vias sob pads SMD, a regra Vias Under SMD (na categoria High Speed) deve ser adicionada ao projeto e habilitada para Batch DRC.

• Report Multilayer Pads with 0 size Hole – habilite esta opção para incluir quaisquer pads multicamada inválidos encontrados no projeto. Um pad multicamada inválido é aquele cujo tamanho do furo é zero, o que de outra forma o tornaria um pad SMT.

• Stop when n violations found – use este campo para determinar o número máximo de violações que podem ser detectadas antes que o processo de batch DRC seja interrompido (padrão = 500). Limitar o número de violações reportadas é uma estratégia fundamental para manter o processo de verificação gerenciável.

• Report Broken Planes – habilite esta opção para fazer com que o processo de verificação em batch procure e relate planos interrompidos. Planos interrompidos ocorrem quando uma área de um plano que tem conectividade com uma net se torna eletricamente desconectada do restante do plano. Um exemplo de onde isso pode ocorrer é um conector colocado sobre um plano dividido, mas não conectado a ele. Os vazios ao redor dos pinos se unem para cortar completamente o cobre do plano, efetivamente dividindo-o em duas partes.

  Para verificar planos interrompidos, a regra Un-Routed Net (na categoria Electrical) deve ser habilitada para Batch DRC.

• Report Dead Copper larger than – habilite esta opção para fazer com que o processo de verificação em batch procure e relate regiões de cobre morto maiores que a área especificada. Cobre morto refere-se a seções de cobre que não têm conectividade com uma net e que também se tornam eletricamente desconectadas do plano pai original. Um exemplo de onde isso pode ocorrer é um conector (não conectado ao plano) com pinos muito próximos, em que os vazios ao redor dos pinos se unem para isolar áreas do cobre do plano do restante do plano. Use o campo associado para especificar um valor para a área máxima permitida de cobre morto, acima da qual isso será considerado uma violação de regra (padrão = 100 sq. mils).

  Para verificar cobre morto, a regra Un-Routed Net (na categoria Electrical) deve ser habilitada para Batch DRC.

  Quando a opção Report Dead Copper larger than estiver habilitada (e a regra Un-Routed Net estiver habilitada para Batch DRC), todos os objetos sem net atribuída, independentemente do seu tamanho, também serão reportados durante a verificação de regras em batch. Esse recurso está disponível definindo o valor da opção PCB.Rules.DeadCopperNoNet na caixa de diálogo Advanced Settings dialog para configurar a definição de detecção desejada, conforme mostrado abaixo. O valor padrão é 2.

  • 0 – não verificar nenhum.

  • 1 – verificar todos.

  • 2 – verificar todos, exceto pads livres, objetos de texto e objetos em componentes.

  Além disso, quando a opção Report Dead Copper larger than estiver habilitada, objetos em camadas de cobre com uma net atribuída, mas não conectados a nenhum objeto pad da mesma net e não conectados a outros objetos da mesma net por linhas de conexão, serão verificados (independentemente de a regra Un-Routed Net estar habilitada para Batch DRC ou não). Esse recurso está em Open Beta e disponível quando a opção PCB.Rules.DeadCopperInNet está habilitada na caixa de diálogo Advanced Settings dialog.

• Report Starved Thermals with less than n% available copper – habilite esta opção para fazer com que o processo de verificação em batch procure e relate conexões térmicas "starved" maiores que a porcentagem especificada. Térmicas são conexões a um plano com "recortes" de alívio térmico ao redor delas para reduzir a condutividade térmica para o cobre do plano. Uma térmica pode ficar "starved" quando a área superficial dos raios de cobre que a conectam ao plano é reduzida por áreas de vazio. Esta opção também verifica a área superficial da térmica (não apenas os raios) em relação a quaisquer áreas de vazio que invadam a térmica. Use o campo associado para especificar um valor para a porcentagem mínima permitida de cobre de conexão que deve permanecer; abaixo disso será considerado uma violação de regra (padrão = 50%).

• Run Design Rule Check – clique neste botão para executar um Batch DRC de acordo com as regras habilitadas para verificação em Batch e as opções adicionais definidas para esse tipo de verificação.

  Após a conclusão da verificação, todas as violações aparecerão no painel Messages.

Um DRC em modo batch é iniciado clicando no botão Run Design Rule Check no canto inferior esquerdo da caixa de diálogo. Se você tiver optado por isso, um relatório DRC será criado e aberto automaticamente (se configurado para isso) como o documento ativo na janela principal de projeto. O relatório lista cada regra que foi testada conforme especificado na caixa de diálogo Design Rule Checker . Regras que não estão presentes no projeto não são testadas.

Relatórios DRC

Habilitar a opção Create Report File na caixa de diálogo Design Rule Checker dialog gerará um relatório DRC ao executar um Batch DRC. As opções disponíveis na página PCB Editor - Reports page da caixa de diálogo Preferences permitem especificar o formato do relatório e se ele será exibido automaticamente após a geração.

Gere um relatório DRC como parte do processo de Batch DRC.

Os formatos compatíveis são:

• TXT – gera o arquivo Design Rule Check - <PCBDocumentName>.drc.

• HTML – gera o arquivo Design Rule Check - <PCBDocumentName>.html.

• XML – gera o arquivo <PCBDocumentName>.xml.

O relatório lista cada regra que foi testada durante o processo de verificação em batch, conforme especificado na caixa de diálogo Design Rule Checker. Cada violação encontrada é listada com detalhes completos de qualquer informação de referência, como camada, nome da net, designador do componente e número do pad, bem como a localização do objeto.

Configurando a Verificação Batch Forçada para Conjuntos de Regras

A página acessada ao clicar na pasta Rule Sets to Check na árvore de pastas do lado esquerdo da caixa de diálogo Design Rule Checker permite configurar a verificação batch forçada para conjuntos de regras.

Consulte a página Defining, Scoping & Managing PCB Design Rules para saber mais sobre conjuntos de regras.

A página lista todos os conjuntos de regras (o Default Rule Set e quaisquer conjuntos de regras definidos pelo usuário) que existem no documento PCB. Quando a opção Force Batch Check está habilitada para um conjunto de regras, não apenas uma regra aplicável de prioridade mais alta para cada tipo de regra será verificada, mas também uma regra aplicável de prioridade mais alta para cada tipo de regra dentro desse conjunto de regras será verificada de forma forçada durante o Batch DRC. Essencialmente, a verificação forçada é executada em paralelo ao batch DRC normal, realizando uma execução adicional de DRC para cada conjunto de regras incluído para verificação forçada ().

Por exemplo, se uma net estiver no escopo de uma regra de Width no Default Rule Set e de uma regra de Width em um conjunto de regras criado pelo usuário, essa net será adicionalmente verificada em relação à regra de Width do conjunto de regras criado pelo usuário se a opção Force Batch Check estiver habilitada para esse conjunto de regras, mesmo que essa regra tenha prioridade inferior à regra de Width do Default Rule Set. As entradas para violações detectadas de regras de projeto que estão incluídas em conjuntos de regras verificados à força são rotuladas como Force Checked <RuleSetName> no relatório DRC, no painel Messages e no painel PCB Rules And Violations .

Opções de Exibição de Violações

Verificar o projeto em relação às regras de projeto especificadas é uma coisa, mas o que acontece quando uma ou mais dessas regras são violadas? Seja executando Online DRC durante o projeto ou executando manualmente um Batch DRC, é necessário haver alguma indicação visual de onde essas violações de regra estão ocorrendo. O PCB Editor inclui poderosas opções de exibição de violações para indicar onde as violações existem de forma clara e visual.

Gráficos de Violação Personalizados

A maioria das regras de projeto que podem ser incluídas na verificação de regras de projeto Online e/ou Batch tem gráficos de violação personalizados associados, exibidos no espaço de projeto quando uma determinada regra é violada. Esses gráficos fornecem um cenário de DRC visualmente mais limpo. Quando uma determinada regra de projeto é violada, os gráficos de violação personalizados associados (quando aplicável) são desenhados somente na(s) camada(s) envolvida(s) nessa violação.

Em alguns casos, o gráfico mostra não apenas onde a violação está ocorrendo, mas também por quê — exibindo o valor de restrição definido para a regra e indicando como a(s) primitiva(s) infratora(s) está(ão) abaixo ou acima desse valor.

Exemplo ilustrando os gráficos personalizados usados para violações de regra de largura e de anel anular mínimo.

Outros gráficos, incluindo aqueles usados para representar violações das regras Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs e Vias Under SMD, serão um gráfico, já que não há valor de restrição definível a ser exibido.

Exemplos adicionais de gráficos de violação personalizados. Da esquerda para a direita: violação de Net Antennae; violação de Short-Circuit; violação de Un-Routed Net.

Sobreposição de Violações

Além dos gráficos de violação personalizados, há uma "sobreposição" de violações disponível para configuração e uso. A sobreposição é desenhada sobre as primitivas de projeto. Você pode escolher qual padrão exibir nas primitivas a partir de uma seleção de estilos.

Use uma sobreposição de violações como alternativa aos gráficos de violação personalizados ao exibir violações de DRC.

Usar uma combinação dos dois tipos de exibição de violações pode ser útil para fornecer uma indicação "geral" e "detalhada" das violações. Ao reduzir o zoom, a sobreposição de violação pode sinalizar onde existe uma violação; em seguida, aumente o zoom para ver os detalhes fornecidos pelo gráfico de violação personalizado associado.

Configurando as Preferências de Exibição de Violações

O controle sobre como as violações de DRC são exibidas — usando gráficos de violação personalizados e/ou uma sobreposição de violação definida — é especificado na página PCB Editor - DRC Violations Display da caixa de diálogo Preferences.

Configure como as violações de DRC são exibidas no espaço de projeto — usando gráficos personalizados e/ou uma sobreposição de violação definida — como parte das preferências do software.

As opções disponíveis permitem:

• Escolher o estilo de sobreposição de violação usado por meio de Violation Overlay Style — os marcadores de erro podem ser exibidos de uma das quatro maneiras a seguir. Clique para selecionar o estilo de sua preferência:

  • None (Layer Color) — os marcadores de erro são exibidos na cor da camada e, portanto, não ficam visíveis.

  • Solid (Override Color) — os marcadores de erro são exibidos na cor da camada Error Marker.

  • Style A — os marcadores de erro são exibidos como um triângulo de aviso.

  • Style B — os marcadores de erro são exibidos como um ponto com uma cruz no interior.

• Determinar o comportamento de exibição da sobreposição de violação ao reduzir o zoom usando Overlay Zoom Out Behavior — os marcadores de erro farão o seguinte à medida que você reduzir o zoom:

  • Base Pattern Scales — os marcadores de erro são dimensionados independentemente do nível de zoom (o tipo de marcador é determinado pelo estilo de sobreposição de violação selecionado acima).

  • Layer Color Dominates — à medida que você reduz o zoom, os marcadores de erro se tornam uma área sólida de cor na cor da camada.

  • Override Color Dominates — à medida que você reduz o zoom, os marcadores de erro se tornam uma área sólida de cor na cor da camada Error Marker.

• Escolha o estilo de exibição usado, para cada regra, na região Choose DRC Violations Display Style. Habilitar a opção Violation Details para um tipo de regra usará os gráficos de violação personalizados associados para exibir as violações de DRC dessa regra. Habilitar a opção Violation Overlay exibirá as violações usando o estilo de sobreposição especificado. Por padrão, o estilo de exibição Violation Details está habilitado para todos os tipos de regra, e a exibição Violation Overlay Style está habilitada apenas para as regras Clearance, Width e Component Clearance.

  Clique com o botão direito dentro da grade para acessar um menu de comandos que permite habilitar ou desabilitar rapidamente o uso de um tipo de exibição de violação para todos os tipos de regra. Também há comandos disponíveis para habilitar rapidamente a exibição de violações — gráficos detalhados ou estilos de sobreposição — somente para as regras que estão sendo usadas no momento no projeto.

Definindo a Coloração de Violações

Para oferecer maior flexibilidade ao exibir violações de regra no espaço de projeto, os dois tipos de exibição de violação — detalhes da violação (gráficos de violação personalizados) e sobreposição de violação — têm cores de sistema associadas separadas. Isso permite diferenciar os dois usando cores distintas. A atribuição de cores é realizada na seção System Colors na guia Layers & Colors do painel View Configuration:

• Violation Details – usa a cor de sistema Violation Markers (para violações dispensadas que usam esse estilo de exibição, usa a cor de sistema Waived Violation Markers).

• Violation Overlay – usa a cor de sistema DRC Error Markers (para violações dispensadas que usam esse estilo de exibição, usa a cor de sistema Waived DRC Error Markers).

Especifique cores diferentes para os dois tipos de exibição de violação e habilite/desabilite sua exibição conforme necessário.