Schaltplan-Konnektivität in Ihren Schaltplänen erstellen

Altium Training

Altium Essentials: Creating Hierarchy

This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.

Auf einen Blick

Dieser Artikel erklärt, wie elektrische Verbindungen in Schaltplänen in Altium Designer hergestellt werden – sowohl physisch über Verbindungsleitungen als auch logisch über Netzbezeichnungen und andere Netzkennungen. Außerdem erfahren Sie, wie sich Verbindungen je nach Designstruktur über mehrere Schaltplanblätter erstrecken können. Integrierte Werkzeuge wie Connectivity Insight helfen Ihnen dabei, Netzbeziehungen im gesamten Projekt anzuzeigen, nachzuverfolgen und darin zu navigieren. Sie erhalten zudem einen praxisnahen Überblick über die Schaltplanobjekte, mit denen Verbindungen definiert werden, sowie wichtige Hinweise dazu, wie sich Benennung und Gültigkeitsbereich darauf auswirken, ob Objekte wie erwartet verbunden werden. Wenn Sie besser verstehen möchten, wie Sie Verbindungen in Ihren Schaltplänen erstellen und prüfen, sind Sie hier richtig. Lesen Sie weiter und gewinnen Sie mehr Sicherheit in Ihrem Design-Workflow.

- Lernen Sie den Unterschied zwischen physischen und logischen Verbindungen kennen und erfahren Sie, wann welcher Ansatz im Schaltplan sinnvoll ist.
- Erfahren Sie, welche Schaltplanobjekte Verbindungen herstellen, darunter Verbindungsleitungen, Netzbezeichnungen, Ports, Versorgungsanschlüsse, Busse und Schaltplaneinträge.
- Verstehen Sie, wie Altium Designer Sie mit Connectivity Insight und zugehörigen Auswahl- und Hervorhebungswerkzeugen beim Prüfen von Verbindungen und beim Navigieren zwischen ihnen unterstützt.
Mit KI tiefer einsteigen:

Die Bauteile und ihre Verbindungen untereinander machen Ihre individuelle elektronische Schaltung aus. Im Schaltplan erstellen Sie die logische Darstellung Ihres Designs, indem Sie die Bauteilpins miteinander verbinden; beim Entwurf der Leiterplatte platzieren Sie die physischen Bauteile und stellen durch das Routing dieselben Verbindungen her.

Wenn Sie lernen möchten, wie Sie Ihr Design strukturieren und Verbindungen herstellen, können die folgenden Seiten hilfreich sein.

► Erfahren Sie mehr über die Validierung Ihres Designprojekts

► Erfahren Sie mehr über mehrseitige und hierarchische Designs

► Erfahren Sie mehr über das Erstellen eines Mehrkanaldesigns

► Erfahren Sie mehr über das Bündeln mehrerer Netze zu Bussen und Signalbündeln

► Erfahren Sie mehr über die Designsynchronisierung

Physische und logische Verbindungen

Im Schaltplan können Sie Verbindungen herstellen, indem Sie eine Leitung von einem Bauteil zum anderen zeichnen. Dies wird als physische Verbindung bezeichnet.

Sie können auch einen Pin mit einem anderen verbinden, indem Sie an jedem Bauteilpin eine kurze Leitung und eine Netzbezeichnung platzieren. Die Software erkennt diese beiden Netzabschnitte und verbindet sie zu einem einzigen Netz. Diese Art der Verbindung wird als logische Verbindung bezeichnet.

Physische Verbindungen ermöglichen es, beim Betrachten der Schaltung jeder Leitung zu folgen. Viele Leitungen können jedoch zu einem dichten und unübersichtlichen Schaltplan führen. Netzbezeichnungen reduzieren dagegen den Verdrahtungsaufwand, allerdings muss der Benutzer das Blatt nach allen möglichen Verbindungen durchsuchen. Als Entwickler können Sie frei entscheiden, welches Verbindungsmodell am besten zu Ihrem Design passt – auch eine Kombination beider Techniken ist möglich.

Animated image showing the difference between physical connectivity and logical connectivity

Platzieren Sie Leitungen, um physische Verbindungen herzustellen, oder verwenden Sie Netzbezeichnungen, um logische Verbindungen herzustellen.

Neben dem Herstellen logischer Verbindungen within eines Schaltplanblatts gibt es auch Objekte zum Herstellen logischer Verbindungen between Schaltplanblättern. Wie diese Verbindungen hergestellt werden, hängt davon ab, wie Sie Ihren Schaltplan strukturieren: als flaches oder als hierarchisches Design. Mehr dazu weiter unten.

Es gibt verschiedene Netzkennungen, mit denen sich Verbindungen zwischen Blättern herstellen lassen.
Es gibt verschiedene Netzkennungen, mit denen sich Verbindungen zwischen Blättern herstellen lassen.

Connectivity Insight

Die Funktion Connectivity Insight von Altium Designer (Teil der Funktion Design Insight) zeigt unmittelbar die Verbindungsbeziehungen innerhalb eines Projekts an. Die auswählbaren Elemente werden als Dokumentbaum mit optionalen Schaltplanvorschauen dargestellt und bieten eine schnelle, visuelle Möglichkeit, durch die Verbindungsstruktur eines Projekts zu navigieren.

In der Standardeinstellung zeigt die Funktion Connectivity Insight Folgendes an:

  • Die zugehörigen Netzverbindungsinformationen, wenn sich der Mauszeiger über einem Verbindungsobjekt im Schaltplan befindet (Leitung, Port usw.).
  • Eine baumstrukturierte Verbindungsvorschau, wenn Alt+Double-click auf das Objekt angewendet wird.

Ergänzt wird diese Möglichkeit durch eine Funktion, die Sie aufrufen, indem Sie den Mauszeiger über ein Objekt bewegen, das zu einem Signalnetz gehört, und anschließend Ctrl+Alt drücken. Dadurch wird eine auswählbare Baumansicht geöffnet. Klicken Sie im Baum auf das gewünschte Blatt, um direkt zu diesem Dokument zu wechseln. 

Diese Funktion kann auf der Seite System - Design Insight des Preferences Dialogs aktiviert bzw. deaktiviert werden, indem Sie die Option Mouse Hover für den Eintrag Document Tree aktivieren bzw. deaktivieren.

Die Netzverbindungen eines Designs lassen sich auch in allen Schaltplänen hervorheben, indem Sie die Taste Alt gedrückt halten, während Sie ein Netz durch Klicken auf eine Leitung auswählen (Alt+Click).
Um alle elektrisch verbundenen Objekte an einem gewählten Punkt der Schaltung auszuwählen, können Sie den Befehl Edit » Select » Connection aus den Hauptmenüs oder den Befehl Select Connection auf der Active Bar verwenden. Nachdem Sie auf ein Objekt geklickt haben, dessen elektrisch verbundene Objekte Sie auswählen möchten, werden alle mit diesem Objekt elektrisch verbundenen Objekte ausgewählt. Dabei wird ein Filter angewendet, der alle anderen Objekte auf dem Blatt abblendet.

Objekte zum Herstellen von Verbindungen

Der Schaltplaneditor enthält die folgenden Objekte zum Herstellen von Verbindungen. Zusammen werden diese Objekte als net identifiers bezeichnet.

Netzkennung Funktion
Bus Dient dazu, eine Gruppe von Netzen zu bündeln, beispielsweise Data[0..7]. Die Netze müssen nach einem bestimmten Namensschema fortlaufend benannt werden (z. B. Data0, Data1, ... Data7). Diese Benennung bestimmt dann den Busnamen, beispielsweise Data[0..7].
Buseinführung Grafisches Hilfsmittel, mit dem zwei unterschiedliche Netze von gegenüberliegenden Seiten einer Busleitung abgezweigt werden können, ohne einen Kurzschluss zwischen den beiden Netzen zu erzeugen. In anderen Situationen nicht erforderlich.
Blattübergreifender Verbinder Dient dazu, ein Netz von einem Schaltplanblatt mit einem anderen Blatt zu verbinden (nicht innerhalb desselben Blatts). Unterstützt nur horizontale Verbindungen (flache Designs). Blattübergreifende Verbinder bieten im Vergleich zu Ports einen eingeschränkten Funktionsumfang.
Netzbezeichnung Eine Netzkennung, die Verbindungen zu anderen gleichnamigen Netzbezeichnungen auf demselben Schaltplanblatt herstellt. Das Netz wird automatisch durch die Netzbezeichnung benannt. Netzbezeichnungen können auf Bauteilpins, Leitungen und Bussen platziert werden. Beachten Sie, dass Netzbezeichnungen keine Verbindungen zwischen Blättern herstellen, es sei denn, in den Projektoptionen ist für Net Identifier Scope die Einstellung Global festgelegt.
Pin Pins werden im Schaltplansymboleditor platziert, um die physischen Anschlüsse des Bauteils darzustellen. Nur ein Ende des Pins ist elektrisch aktiv; dieses wird mitunter als aktives Ende des Pins bezeichnet.
Port Dient dazu, ein Netz von einem Schaltplanblatt mit einem anderen zu verbinden. Die Verbindung kann in einem hierarchischen Design vertikal oder in einem flachen Design horizontal sein (vertikale und horizontale Designs werden weiter unten erläutert). Portnamen werden zur Benennung von Netzen verwendet, wenn die Option Allow Ports to Name Nets auf der Registerkarte Optionen des Project Options Dialogs aktiviert ist. In diesem Fall stellen Ports auch innerhalb eines Schaltplanblatts Verbindungen her, jedoch nicht zu gleichnamigen Netzbezeichnungen (mehr erfahren).
Versorgungsanschluss Stellt unabhängig von der Designstruktur Verbindungen zu allen anderen gleichnamigen Versorgungsanschlüssen im gesamten Schaltplanprojekt her. Das Netz wird automatisch durch den Versorgungsanschluss benannt. Bei Bedarf kann dieses Netz auf ein bestimmtes Schaltplanblatt beschränkt werden (mehr erfahren).
Blatteingang Wird innerhalb eines Blattsymbols platziert, um eine Verbindung zu einem gleichnamigen Port auf dem untergeordneten Blatt dieses Blattsymbols herzustellen. Blatteingänge werden als Netznamen verwendet, wenn die Option Allow Sheet Entries to Name Nets auf der Registerkarte Options des Project Options Dialogs aktiviert ist.
Signalbündel Dient dazu, eine beliebige Kombination von Netzen, Bussen und untergeordneten Signalbündeln zu bündeln.
Leitung Ein elektrisches Designgrundelement in Form einer Polylinie, das elektrische Verbindungen zwischen Punkten in einem Schaltplan herstellt. Eine Leitung entspricht einem physischen Draht.
  • Verschiedene Arten von Netzkennungen mit demselben Namen werden nicht automatisch miteinander verbunden. Dies hängt davon ab, wie die Optionen zur Netzbenennung konfiguriert sind. Diese Optionen werden weiter unten erläutert.

  • Beachten Sie, dass bei Netznamen, die durch Netzbezeichner definiert werden, nicht zwischen Groß- und Kleinschreibung unterschieden wird. Wenn beispielsweise zwei Leitungen mit den Netzlabels abc und ABC versehen werden, werden sie demselben Netz abc zugeordnet (sofern die Einstellung Net Identifier Scope des Projekts dies zulässt).

  • Vermeiden Sie Apostrophe (') am Ende eines Netznamens, da dieses Zeichen in der Abfragesprache als Operator dient. Andernfalls kann ein Fehler auftreten, da nach diesem Zeichen ein weiterer Parameter erwartet wird.

Wie die Designstruktur die Konnektivität beeinflusst

Related page: Mehrblättrige und hierarchische Designs

Wenn das Design nicht auf ein einzelnes Schaltplanblatt passt, kann es auf mehrere Blätter verteilt werden. Es gibt zwei unterschiedliche Modelle, um einen mehrblättrigen Schaltplan zu organisieren und seine Konnektivität herzustellen: entweder als flaches Design, das Sie sich als ein großes Schaltplanblatt vorstellen können, das in mehrere kleinere Blätter aufgeteilt wurde, oder als hierarchisches Design, bei dem die Blätter in einer Struktur aus übergeordneten und untergeordneten Ebenen verknüpft sind.

Mehrblättrige Designs werden umgesetzt, indem auf dem übergeordneten Blatt ein Blattsymbol platziert wird, das das untergeordnete Blatt repräsentiert und mit ihm verknüpft ist, wie in der folgenden Abbildung gezeigt.

Blattsymbole repräsentieren untergeordnete Blätter und verweisen auf sie. In einem flachen Design kann diese Struktur nur eine Ebene tief sein; in einem hierarchischen Design ist die Tiefe unbegrenzt.
Blattsymbole repräsentieren untergeordnete Blätter und verweisen auf sie. In einem flachen Design kann diese Struktur nur eine Ebene tief sein; in einem hierarchischen Design ist die Tiefe unbegrenzt.

Was bestimmt also, ob ein Design flach oder hierarchisch ist? Dies wird durch die Einstellung des Net Identifier Scope festgelegt, die definiert, wie die blattübergreifende Konnektivität hergestellt werden soll. Nehmen Sie diese Einstellung auf der Registerkarte Options des Dialogfelds Project Options  vor.

Beachten Sie, dass ein Projekt bei hierarchischen Designs nur ein einziges oberstes Blatt enthalten darf. Alle anderen Quelldokumente müssen über Blattsymbole referenziert werden. Bei der Designvalidierung kann die Verstoßprüfung Multiple Top Level Documents verwendet werden, um Abweichungen von dieser Vorgabe zu melden. Darüber hinaus darf kein Blattsymbol auf das Blatt verweisen, auf dem es sich befindet, oder auf ein Blatt, das in der Hierarchie höher liegt, da dies eine nicht auflösbare Schleife in der Struktur erzeugt.

Flaches Design

Related page: Mehrblättrige und hierarchische Designs

Ein Design wird als flach bezeichnet, wenn die Konnektivität direkt von einem Blatt zu einem anderen hergestellt wird. Sie verläuft nicht über Blattsymbole auf dem übergeordneten Blatt. In einem flachen Design repräsentieren die Blattsymbole lediglich die untergeordneten Blätter und verweisen auf sie. Alle Blätter des Designs werden im Panel Projects auf derselben Ebene angezeigt, da keine Hierarchie vorhanden ist. Beide folgenden Abbildungen zeigen ein flaches Design.

Flache Designs lassen sich einfacher erstellen. Ein flaches Design kann ein oberstes Blatt mit je einem Blattsymbol für jedes untergeordnete Blatt enthalten. Dies ist jedoch optional, da dieses oberste Blatt nicht zur Herstellung der blattübergreifenden Konnektivität verwendet wird. Bei einem kleinen Design mit nur zwei oder drei Schaltplanblättern kommen Sie möglicherweise zu dem Schluss, dass ein oberstes Blatt keinen Mehrwert bietet. Bei einer größeren Anzahl von Blättern kann ein oberstes Blatt dem Leser anhand der Anordnung der logischen Blöcke (Blattsymbole) helfen, die Funktion des Schaltungsdesigns zu verstehen.

Dasselbe Design ohne oberstes Blatt (links) und mit oberstem Blatt (rechts) – beides sind Beispiele für ein flaches Design.  Projects panel showing a simple project that is a flat design, with a top sheet
Dasselbe Design ohne oberstes Blatt (links) und mit oberstem Blatt (rechts) – beides sind Beispiele für ein flaches Design.

In einem flachen Design können die Verbindungen zwischen den Blättern durch Ports, Off-Sheet-Verbinder, Versorgungssymbole und Netzbezeichnungen hergestellt werden, wie in der obigen Abbildung mit der Lupe gezeigt. Es wird empfohlen, Netzbezeichnungen within jedes Blattes und Ports zum Verbinden between Blätter zu verwenden. Ports bieten mehr Funktionen als Off-Sheet-Verbinder, darunter die Möglichkeit, Port-Querverweise hinzuzufügen. Dadurch erhält jeder Port einen SheetName[GridReference], der auf einen passenden Port auf einem anderen Blatt verweist, wie in der folgenden Abbildung gezeigt.

Die Anzahl der Blätter in einem flachen Design ist nicht begrenzt.

Neben jedem Port wurden Port-Querverweise hinzugefügt, die das Zielblatt und die Rasterposition des passenden Ports angeben.
Neben jedem Port wurden Port-Querverweise hinzugefügt, die das Zielblatt und die Rasterposition des passenden Ports angeben.

Ein Design ist flach, wenn die Konnektivität direkt von einem Blatt zu einem anderen verläuft. Dieses Verbindungsverhalten wird durch Einstellen des Net Identifier Scope auf Automatic, Flat oder Global definiert. Beachten Sie, dass Sie die Option Automatic nicht verwenden können, wenn Sie die blattübergreifende Konnektivität durch eine Kombination aus Ports und Netzbezeichnungen herstellen möchten. In diesem Fall müssen Sie Net Identifier Scope manuell auf Global einstellen.

Hierarchisches Design

Main page: Mehrblättrige und hierarchische Designs

Ein Design wird als hierarchisch bezeichnet, wenn die blattübergreifende Konnektivität von einem Blattsymbol hinunter zu dem untergeordneten Blatt verläuft, auf das dieses Blattsymbol verweist. Auf Netzebene wird die Konnektivität zwischen einem Blatteintrag in diesem Blattsymbol und einem gleichnamigen Port auf dem untergeordneten Blatt hergestellt. Diese Art der Konnektivität wird auch als vertikale Konnektivität bezeichnet, da die hergestellte blattübergreifende Konnektivität ausschließlich nach oben und unten zwischen einem übergeordneten und seinem untergeordneten Blatt verläuft.

In einem hierarchischen Design verläuft die Konnektivität auf Netzebene von einem Blatteintrag auf dem übergeordneten Blatt hinunter zu einem passenden Port auf dem untergeordneten Blatt.
In einem hierarchischen Design verläuft die Konnektivität auf Netzebene von einem Blatteintrag auf dem übergeordneten Blatt hinunter zu einem passenden Port auf dem untergeordneten Blatt.

Hierarchische Designs haben zwei wesentliche Stärken.

  1. Die erste besteht darin, dem Leser die Funktion des Designs durch die Strukturierung der Schaltplanblätter und ihre Darstellung als logische Blöcke (Blattsymbole) zu vermitteln. Der Schaltplan auf der obersten Ebene stellt das Design als eine Reihe übergeordneter Funktionsblöcke dar, deren Anordnung ihre Position im üblichen Signalfluss der Gesamtschaltung von links nach rechts bzw. vom Eingang zum Ausgang widerspiegelt. Diese Blöcke können bei Bedarf weiter in kleinere Blöcke unterteilt werden. Dadurch können die Schaltpläne auf der untersten Ebene, die die Bauteile enthalten, relativ einfach aufgebaut bleiben und eine geringe Bauteilanzahl aufweisen. Da jedes Blatt relativ einfach ist, können die Blattabmessungen klein gehalten werden, was beim Drucken des Schaltplans ein großer Vorteil ist.
  2. Ein weiterer großer Vorteil ist, dass sich ein Signal in einem hierarchischen Design in der Regel wesentlich leichter verfolgen lässt, da man lediglich einen Schaltplaneintrag auf dem übergeordneten Blatt dem entsprechenden Port auf dem untergeordneten Blatt zuordnen muss und das Signal dann entlang der Verdrahtung innerhalb der einzelnen Blätter verfolgen kann.

Der Aufbau eines hierarchischen Designs ist mit zusätzlichem Aufwand verbunden. Die Schaltplansymbole benötigen Schaltplaneinträge, und das oberste Blatt muss so verdrahtet werden, dass die Signale von einem Schaltplansymbol zum anderen geführt werden. Die Software enthält ein Werkzeug, mit dem sich die Schaltplaneinträge mit den Ports der untergeordneten Blätter synchron halten lassen (Design » Synchronize Sheet Entries and Ports für alle Schaltplansymbole; für ein einzelnes Schaltplansymbol klicken Sie mit der rechten Maustaste darauf und wählen anschließend Sheet Symbol Actions » Synchronize Sheet Entries and Ports). Außerdem stehen Werkzeuge zur Verfügung, um ein größeres Design in kleinere Einheiten aufzuteilen (Edit » Refactor » Move Selected Subcircuit to Different Sheet). Weitere Informationen zu diesen Werkzeugen zur Umstrukturierung und zum Refactoring finden Sie auf der Seite  Design-Refactoring.

Ein hierarchisches Design kann beliebig viele Hierarchieebenen und beliebig viele Schaltplanblätter umfassen.

Ein Design ist hierarchisch, wenn Verbindungen zwischen Blättern ausschließlich zwischen Schaltplaneinträgen auf dem übergeordneten Blatt und den entsprechenden Ports auf dem untergeordneten Blatt bestehen. Dieses Verbindungsverhalten wird definiert, indem der Gültigkeitsbereich der Netzkennungen auf Automatic, Hierarchical oder Strict Hierarchical eingestellt wird.

Mehrkanaldesign

Main article: Erstellen eines Mehrkanaldesigns

Elektronische Designs enthalten häufig wiederkehrende Schaltungsabschnitte. Dabei kann es sich um einen Stereoverstärker oder ein 64-Kanal-Mischpult handeln. Dieser Designtyp wird durch einen Funktionsumfang namens multi-channel design vollständig unterstützt. Bei einem Mehrkanaldesign erfassen Sie die wiederkehrende Schaltung einmal und weisen die Software anschließend an, sie zu wiederholen. Dazu platzieren Sie entweder mehrere Schaltplansymbole, die alle auf denselben untergeordneten Schaltplan verweisen, oder Sie konfigurieren ein einzelnes Schaltplansymbol so, dass es den referenzierten untergeordneten Schaltplan entsprechend oft wiederholt. Das kompilierte Design wird im Arbeitsspeicher des Computers vollständig abgebildet, wobei alle Bauteile und Verbindungen entsprechend der benutzerdefinierten Namenskonvention in der erforderlichen Anzahl wiederholt werden.

Links sind vier Schaltplansymbole zu sehen, die alle auf dasselbe untergeordnete Blatt (PortIO.SchDoc) verweisen. Rechts wird InputChannel.SchDoc mithilfe des Schlüsselworts Repeat  achtmal wiederholt.  An example of a multi-channel design where the child schematic is repeated by including the Repeat keword in its Sheet Symbol
Links sind vier Schaltplansymbole zu sehen, die alle auf dasselbe untergeordnete Blatt (PortIO.SchDoc) verweisen. Rechts wird InputChannel.SchDoc mithilfe des Schlüsselworts Repeat achtmal wiederholt.

Das von Ihnen erfasste logische Design wird nie tatsächlich in eine flache Struktur umgewandelt; es bleibt stets als Mehrkanalschaltplan erhalten. Bei der Übertragung in das Leiterplattenlayout werden die physischen Bauteile und Netze in der erforderlichen Anzahl vervielfältigt. Dabei haben Sie uneingeschränkten Zugriff auf die Werkzeuge für Cross-Probing und Cross-Selecting, die für das Arbeiten zwischen Schaltplan und Leiterplatte verfügbar sind. Der Leiterplatteneditor bietet außerdem ein Werkzeug, mit dem sich die Platzierung und das Routing eines Kanals auf alle anderen Kanäle übertragen lassen. Zudem können Sie einen gesamten Kanal einfach verschieben und neu ausrichten. Weitere Informationen finden Sie im Dokument zum Mehrkanaldesign. 

Ein Mehrkanaldesign muss hierarchisch aufgebaut sein, da die Software dieses Strukturmodell verwendet, um die Kanäle im Arbeitsspeicher zu instanziieren.

Stellen Sie für ein Mehrkanaldesign Net Identifier Scope auf Automatic, Hierarchical oder Strict Hierarchical ein.

Die Software verwaltet die Vervielfältigung von Bauteilen und Netzen anhand der Namenskonvention, die auf der Registerkarte Multi-Channel des Dialogs Project Options ausgewählt ist.

Festlegen des Gültigkeitsbereichs der Netzkennungen

Dialog page: Projektoptionen

Die Software verwendet die aktuelle Einstellung von Net Identifier Scope, um festzulegen, wie Verbindungen zwischen den Schaltplanblättern hergestellt werden. Net Identifier Scope wird auf der Registerkarte Optionen des Dialogs Project Options konfiguriert (Project » Project Options).

Wählen Sie den Modus für Net Identifier Scope passend zur Struktur Ihres Designs aus.
Wählen Sie den Modus für Net Identifier Scope passend zur Struktur Ihres Designs aus.

Die Funktionsweise der Optionen Global, Flat und Hierarchical ist in den folgenden Abbildungen dargestellt.

Einfache Beispiele dafür, wie Verbindungen in den drei Hauptmodi Global, Flach und Hierarchisch hergestellt werden. Configuring the Net Identifier Scope, example of what connects with the Flat option Configuring the Net Identifier Scope, example of what connects with the Hierarchical option
Einfache Beispiele dafür, wie Verbindungen in den drei Hauptmodi Global, Flach und Hierarchisch hergestellt werden.

Neben den drei oben genannten Optionen gibt es auch die Option Automatic. Im Allgemeinen empfiehlt es sich, Net Identifier Scope auf Automatic eingestellt zu lassen. Die Software wählt anhand der Blattstruktur und des Vorhandenseins bzw. Fehlens von Ports und Schaltplaneinträgen die am besten geeignete der drei Optionen aus.

Bei der Einstellung Automatic wählt die Software anhand der folgenden Kriterien automatisch aus, welcher der drei Hauptmodi für Netzkennungen verwendet wird: 

  • Wenn auf dem obersten Blatt Schaltplaneinträge vorhanden sind, wird Hierarchical verwendet.
  • Wenn keine Schaltplaneinträge, aber Ports vorhanden sind, wird Flat verwendet.
  • Wenn weder Schaltplaneinträge noch Ports vorhanden sind, wird Global verwendet.

Der Modus Strict Hierarchical beschränkt alle Versorgungsanschlüsse auf das jeweilige Blatt. In diesem Modus müssen Sie alle Versorgungs- und Massenetze über Ports und Schaltplaneinträge mit jedem untergeordneten Blatt verbinden. Dies lässt sich auch für einzelne Blätter umsetzen, ohne den Modus Strict Hierarchical zu verwenden: Platzieren Sie dazu dennoch Schaltplaneinträge und Ports für die Versorgungsnetze, die Sie auf das jeweilige Blatt beschränken möchten. Erfahren Sie mehr über Versorgungsnetze.

Benennung von Netzen

Jedes Mal, wenn Sie eine Leitung zwischen Bauteilpins platzieren, stellen Sie eine Verbindung her. Jedes Netz im Design erhält einen Namen. Wenn Sie keine Netzkennung platziert haben, die zur Benennung des Netzes verwendet werden kann, benennt die Software das Netz anhand eines seiner Pins, beispielsweise NetR7_1, wie in der folgenden Abbildung gezeigt. Wird der Bauteilbezeichner später geändert, ändert sich auch dieser systemgenerierte Netzname. Diese Änderungen müssen zwischen Schaltplan und Leiterplatte übertragen werden, damit alles synchron bleibt.

Netzen ohne Netzkennung wird ein systemgenerierter Name zugewiesen, der auf einem der Pins im Netz basiert.
Netzen ohne Netzkennung wird ein systemgenerierter Name zugewiesen, der auf einem der Pins im Netz basiert.

Netzlabels benennen immer das Netz, mit dem sie verbunden sind. Der standardmäßige Anschlusspunkt ist die untere linke Ecke des Netzlabels, die beim Verschieben durch ein kleines Kreuz gekennzeichnet ist.

Andere Netzkennungen benennen das Netz nur dann, wenn die entsprechende Option im Bereich Netlist Options auf der Registerkarte Optionen des Dialogs Project Options aktiviert ist.

Verschiedene Arten von Netzkennungen werden nicht automatisch miteinander verbunden. Ein Port mit dem Namen Inta wird beispielsweise nicht mit einem Netzlabel namens Inta verbunden, selbst wenn die Option Allow Ports to Name Nets im Dialog Project Options aktiviert ist. Sie müssen durch eine Leitung miteinander verbunden werden. Ein Beispiel zeigen die folgenden Abbildungen.

  

Mehrere Netzkennungen in einem Netz

Innerhalb eines Schaltplanblatts dürfen sich auf demselben Netz keine Netzbezeichnungen mit unterschiedlichen Namen befinden. Diese Situation wird bei der Validierung erkannt und als Fehler gemeldet. Es ist jedoch zulässig, dass ein Netz auf den verschiedenen Blättern, auf denen es vorkommt, mehrere Netzkennungen besitzt.

Dadurch können Sie:

  • Den Namen eines Netzes auf verschiedenen Hierarchieebenen ändern, um seine Funktion auf dem jeweiligen Blatt besser widerzuspiegeln.
  • Ein untergeordnetes Schaltplanblatt wiederverwenden, ohne die darauf befindlichen Netze umbenennen zu müssen.

Standardmäßig wird davon ausgegangen, dass mehrere Netzkennungen nicht zulässig sind. Werden sie bei der Validierung erkannt, wird eine Warnung ausgegeben. Wenn Sie diese für Ihr Design benötigen, müssen Sie entweder:

  • Die Einstellung der Fehlerprüfung Nets with multiple names auf der Registerkarte Error Reporting des Dialogs Project Options ändern oder
  • Bestimmte Warnungen unterdrücken, indem Sie auf jeder Warnung eine No-ERC-Markierung platzieren und anschließend Specific Violations im No-ERC-Modus des Panels Properties auswählen, um die zu unterdrückenden Fehler festzulegen. Beachten Sie, dass No-ERC-Markierungen per Rechtsklick auf eine im Panel Messages aufgeführte Warnung oder per Rechtsklick auf die farbige Wellenlinie platziert werden können, die einen Verstoß auf dem Schaltplanblatt kennzeichnet. Form und Farbe lassen sich im Panel Properties ändern, wenn die No-ERC-Markierung ausgewählt ist.

Optionen zur Steuerung der Netzbenennung

Dialog page: Projektoptionen

Letztlich kann jedes Netz auf der Leiterplatte nur einen Namen haben (ein Leiterplattennetz kann nicht zwei Namen haben, es sei denn, Sie verbinden absichtlich zwei Netze mit einem Net Tie). Die Software löst Netze mit mehreren Namen automatisch so auf, dass sie im Projekt nur einen einzigen Namen besitzen. Dies ist jedoch möglicherweise nicht der von Ihnen erwartete Name. Im Abschnitt Netlist Options auf der Registerkarte Options des Dialogs Project Options stehen mehrere Optionen zur Verfügung, mit denen Sie steuern können, wie der Name ausgewählt wird. Weitere Informationen zu den einzelnen Optionen finden Sie auf der Dokumentationsseite zum Dialog Projektoptionen.

Ein guter Ansatz bei der Konfiguration ist, die Optionen Allow Ports to Name Nets und Higher Level Names Take Priority zu aktivieren. Kombinieren Sie diese mit einem sinnvollen Einsatz von Netzbezeichnungen für wichtige Netze auf jedem Blatt, um sicherzustellen, dass alle wichtigen Netze, einschließlich blattübergreifender Netze, benannt sind und dass die in übergeordneten Schaltplänen vergebenen Namen auch in den untergeordneten Schaltplänen verwendet werden.

Wenn mehrere Optionen zur Netzbenennung aktiviert sind, gilt folgende Prioritätsreihenfolge:

  • Wenn die Option Power Port Names Take Priority deaktiviert ist, lautet die Reihenfolge: Netzbezeichnungen, Versorgungssymbole, Ports, Pins.
  • Wenn die Option Power Port Names Take Priority aktiviert ist, lautet die Reihenfolge: Versorgungssymbole, Netzbezeichnungen, Ports, Pins.

Zwei separate Netze mit demselben Namen

Ein weiteres Problem bei der Netzbenennung kann auftreten, wenn derselbe Netzname auf verschiedenen Schaltplanblättern zur Kennzeichnung unterschiedlicher Netze verwendet wird. Dies wird bei der Validierung durch die Fehlerprüfung Duplicate Nets erkannt. Ein Design mit diesem Problem darf nicht auf die Leiterplatte übertragen werden. Die beiden separaten Netze werden bei der Designübertragung zu einem einzigen Leiterplattennetz zusammengeführt.

Diese Situation lässt sich beheben, indem Sie die Option Append Sheet Numbers to Local Nets auf der Registerkarte Optionen des Dialogs Project Options aktivieren. Wenn diese Option aktiviert ist, wird bei allen lokalen Netzen der Wert des Parameters SheetNumber an den Namen angehängt, wie in den folgenden Abbildungen gezeigt.

Example of how a duplicated net name, Input, appears on the schematic Editor tab  Example of how a duplicated net name, Input, appears on the schematic compiled tab
Da die Netzbezeichnung Input auf mehreren Blättern verwendet wurde, wurde die Option Append Sheet Numbers to Local Net aktiviert, um einen Fehler wegen doppelter Netze zu vermeiden.
Das Ergebnis ist durch Klicken auf die Registerkarte des kompilierten Blatts zu sehen (rechte Abbildung). Beachten Sie, dass _2 an den Netznamen angehängt wurde.

Die Option Append Sheet Numbers to Local Nets funktioniert nur, wenn jedem Schaltplanblatt eine eindeutige SheetNumber zugewiesen wurde. Der Parameter SheetNumber wird für jedes Schaltplanblatt auf der Registerkarte Parameters im Modus „Dokumentoptionen“ des Panels „Eigenschaften“ zugewiesen. Anstatt jedem Schaltplanblatt manuell eine eindeutige Nummer zuzuweisen, können Sie den Befehl Tools » Annotation » Number Schematic Sheets ausführen, der den Dialog Blattnummerierung für das Projekt öffnet. Mit diesem Dialog können Sie allen Blättern eindeutige SheetNumbers (einen einfachen numerischen Wert für jedes Blatt) und DocumentNumbers (in der Regel für die unternehmensinterne Dokumentnummerierung verwendet) zuweisen.

Absichtliches Verbinden zweier Netze

Es gibt Situationen, in denen Sie zwei unterschiedliche Netze absichtlich verbinden müssen. Dabei handelt es sich nicht um ein einfaches Benennungsproblem, sondern um Fälle, in denen zwei Netze aufgrund einer Designanforderung kurzgeschlossen werden müssen. Ein Beispiel hierfür ist die kontrollierte Verbindung einer Analogmasse mit einer Digitalmasse.

Dies wird erreicht, indem die beiden Netze über ein Net-Tie-Bauteil verbunden werden. Ein Net-Tie-Bauteil ist nichts anderes als ein kontrollierter Kurzschluss, mit dem Sie festlegen können, an welcher Stelle auf der Leiterplatte die Netze verbunden werden. Im Schaltplan verfügt das Net-Tie-Bauteil über zwei oder mehr Pins, wobei jeder Pin mit einem der kurzzuschließenden Netze verbunden ist. Die Eigenschaft Component Type des Bauteils wird auf Net Tie gesetzt, wie unten gezeigt.

Ein Net-Tie-Bauteil, mit dem im Schaltplan ein einzelnes Taktsignal zu zwei FPGA-Taktpins geführt wird.
Ein Net-Tie-Bauteil, mit dem im Schaltplan ein einzelnes Taktsignal zu zwei FPGA-Taktpins geführt wird.

Beachten Sie, dass die Pins im Schaltplan not miteinander verdrahtet sind (sie sind im Schaltplan nicht kurzgeschlossen), innerhalb des Leiterplatten-Footprints jedoch are miteinander verbunden sind.

Auf der Leiterplattenseite hat der Footprint genauso viele Pads wie das Schaltplansymbol Pins, wobei sich zwischen den Pads Kupfer befindet. Im folgenden Beispiel werden dazu zwei quadratische Pads durch ein Leiterbahnsegment verbunden. Dies erfolgt innerhalb des Footprints im Leiterplattenbibliothekseditor. Die Leiterplatteneigenschaft Component Type wird ebenfalls auf Net Tie gesetzt.

Die Software ignoriert automatisch Kurzschlüsse, die innerhalb eines Net-Tie-Bauteils auf der Leiterplatte entstehen. Daher wird kein DRC-Fehler erzeugt.

Dasselbe Net-Tie-Bauteil auf der Leiterplatte; die Pads (ausgewählt) im Net-Tie-Footprint sind durch eine Leiterbahn kurzgeschlossen.
Dasselbe Net-Tie-Bauteil auf der Leiterplatte; die Pads (ausgewählt) im Net-Tie-Footprint sind durch eine Leiterbahn kurzgeschlossen.

Wenn ein Net-Tie-Bauteil verwendet wird, um zwei unterschiedliche Netze zu verbinden, behält jedes Netz im gesamten Schaltplan und auf der Leiterplatte seinen eigenen Namen.

  • Beim Erstellen des Net-Tie-Symbols und -Footprints stehen zwei Net-Tie-Modi für den Bauteiltyp zur Verfügung: Einer nimmt den Net Tie in die Stückliste auf (beispielsweise, wenn der Net Tie eine Kurzschlussbrücke ist), der andere schließt ihn aus der Stückliste aus (wenn der Net Tie lediglich ein Kupfersegment ist). Wählen Sie den benötigten Bauteiltyp aus.
  • Beim Routen des Net Tie auf der Leiterplatte können Sie jeden Routing-Modus verwenden, um away von einem Net-Tie-Pad weg zu routen. Um into zu einem Net-Tie-Pad hin zu routen, müssen Sie in den Modus Ignore Obstacle wechseln.

► Demonstration des Routens eines Net-Tie-Bauteils

Versorgungsnetze

Standardmäßig gehen die Einstellungen davon aus, dass Versorgungsnetze global sind, d. h. auf jedem Schaltplanblatt verfügbar sein sollen. Um auf ein Versorgungsnetz zuzugreifen, platzieren Sie einen Versorgungsanschluss mit dem erforderlichen Netznamen und verbinden Sie anschließend die Bauteile mit diesem Versorgungsanschluss. Beim Kompilieren des Designs werden alle Pins, die mit dem jeweiligen Versorgungsnetz verbunden sind, über alle Blätter des Projekts hinweg miteinander verbunden.

Der Netzname bestimmt, mit welchem Netz ein Versorgungsanschluss verbunden ist, nicht der Stil des Symbols – die drei hervorgehobenen Versorgungsanschlüsse sind alle mit dem Versorgungsnetz GND verbunden.
Der Netzname bestimmt, mit welchem Netz ein Versorgungsanschluss verbunden ist, nicht der Stil des Symbols – die drei hervorgehobenen Versorgungsanschlüsse sind alle mit dem Versorgungsnetz GND verbunden.

Ein Versorgungsnetz lokalisieren – global

Wie bereits erwähnt, können Versorgungsnetze in einem hierarchischen Design auf das jeweilige Schaltplanblatt beschränkt werden, indem Sie die Option Strict Hierarchical für den Gültigkeitsbereich der Netzbezeichner auswählen. Dieser Ansatz lokalisiert alle Versorgungsnetze auf jedem Blatt. Sie müssen daher wie Signalnetze manuell miteinander verbunden werden. Werden sie nicht miteinander verbunden, wird für jedes auf einem Schaltplanblatt vorhandene Versorgungsnetz ein Duplicate Net Name-Fehler ausgegeben. Außerdem müssen Sie die Einstellungen der Verbindungsmatrix anpassen, damit Ports mit Versorgungsanschlüssen verbunden werden dürfen.

Wenn Net Identifier Scope auf Strict Hierarchical gesetzt ist, 
Wenn Net Identifier Scope auf Strict Hierarchical gesetzt ist, muss jedes Versorgungsnetz mit jedem Blatt verbunden werden, auf dem es verwendet wird.

Ein lokalisiertes Versorgungsnetz zwischen Blättern verbinden

Ein in einem hierarchischen Design lokalisiertes Versorgungsnetz verbinden Sie genauso wie jedes andere Netz: von einem Port auf dem untergeordneten Blatt zu einem Blatteintrag im Blattsymbol auf dem übergeordneten Blatt. Beachten Sie, dass diese Technik bei Versorgungsnetzen nur einzelne Versorgungsnetze unterstützt, nicht jedoch Versorgungsnetze, die in einem Bus gebündelt wurden ().

Wenn Sie ein Mehrkanaldesign erstellen und jedem Kanal mithilfe der Repeat-Anweisung ein eigenes, individuelles Versorgungsnetz zuführen möchten (wie unten gezeigt), wird dies unterstützt, da Sie über die Kombination aus Blatteintrag und Port jeweils nur ein Netz in jeden Kanal führen. Solange im Design über jede Kombination aus Blatteintrag und Port nur ein einzelnes Versorgungsnetz vom übergeordneten zum untergeordneten Blatt verbunden wird, wird die Netzliste korrekt erstellt.

Lokalisierte Versorgungsnetze können in einem Mehrkanaldesign auf die einzelnen Kanäle verteilt werden, sofern sie als einzelne Netze und nicht als Bus durch die Hierarchie nach oben und unten geführt werden.Lokalisierte Versorgungsnetze können in einem Mehrkanaldesign auf die einzelnen Kanäle verteilt werden, sofern sie als einzelne Netze und nicht als Bus durch die Hierarchie nach oben und unten geführt werden.

Wenn Sie mehrere Versorgungsnetze lieber in einem Bus bündeln und diesen Bus durch die Designhierarchie führen möchten, müssen diese Netze Standardnetze sein. Sie können nicht über Versorgungsanschlüsse verbunden werden.

Ein Versorgungsnetz lokalisieren – einzeln

Ein bestimmtes Versorgungsnetz in einem hierarchischen Design (d. h. in einem Design, bei dem Net Identifier Scope auf Hierarchical gesetzt ist, oder in einem Design, das Blatteinträge auf dem obersten Blatt enthält und bei dem Net Identifier Scope auf Automatic gesetzt ist – erfahren Sie mehr unter Festlegen des Gültigkeitsbereichs der Netzbezeichner) kann auch auf einem bestimmten Blatt lokalisiert werden, indem der Versorgungsanschluss mit einem Port auf diesem Schaltplanblatt verbunden wird.

Hier wurde das Versorgungsnetz 3V3 nur für dieses Blatt lokalisiert und muss daher auch auf dem übergeordneten Blatt manuell verbunden werden. Die Netze GND und 5V bleiben globale Versorgungsnetze.
Hier wurde das Versorgungsnetz 3V3 nur für dieses Blatt lokalisiert und muss daher auch auf dem übergeordneten Blatt manuell verbunden werden. Die Netze GND und 5V bleiben globale Versorgungsnetze.

Versorgungsnetze und ausgeblendete Versorgungspins

Ältere Versionen der Designsoftware von Altium enthielten Funktionen und Optionen zur Unterstützung ausgeblendeter Bauteilpins im Schaltplan. Diese Funktion war nützlich, wenn ein Design nur ein Versorgungsnetz und ein Massenetz hatte: Durch das Ausblenden der Versorgungspins konnten alle Versorgungspins aller Bauteile automatisch mit ihren jeweiligen Netzen verbunden werden. Besonders beliebt war dies bei mehrteiligen Bauteilen, da deren Versorgungspins dadurch nicht im Schaltplan angezeigt werden mussten.  

Heutzutage verfügen elektronische Designs in der Regel über mehrere Versorgungs- und Massenetze. Diese Netze werden nicht einfach nur zu den entsprechenden Versorgungspins geführt; die Stromversorgung ist inzwischen ein entscheidender Aspekt eines erfolgreichen Leiterplattendesigns. 

Da sich die Entwicklung von Stromversorgungsnetzwerken verändert hat, ist der Bedarf, Bauteilpins auszublenden und von der Software automatisch verbinden zu lassen, so weit zurückgegangen, dass die meisten Entwickler diese Vorgehensweise ablehnen. Deshalb unterstützt die Software es nicht mehr, einen Pin als ausgeblendet zu definieren und ihm vorab einen Netznamen zuzuweisen. Bei älteren Projekten, die diesen Designansatz verwenden, wird die Netzliste weiterhin korrekt erstellt, wenn sie in der neuesten Version der Designsoftware von Altium geöffnet werden.

Dynamische Kompilierung

Related page: Ihr Designprojekt validieren

Wenn Sie zwei Pins mit einer Leitung verbinden, beschreiben Sie damit Ihre Designabsicht, erstellen aber noch kein tatsächliches Netz. Das Netz wird erst erstellt, wenn das Projekt kompiliert wird. Beim Kompilieren werden neben Details zu den Bauteilen und ihren Verbindungen auch detaillierte Parameterinformationen zu Bauteilen und Design erfasst. Das kompilierte Modell des Projekts wird als Unified Data Model bezeichnet.

Das Designdatenmodell wird nach jeder Benutzeraktion durch dynamische Kompilierung schrittweise aktualisiert. Dadurch entsteht das sogenannte Dynamic Data Model (DDM). Eine manuelle Kompilierung des Projekts ist nicht erforderlich, alles erfolgt automatisch. Dank der dynamischen Kompilierung wird das Verbindungsmodell des Designs nach jeder Benutzeraktion schrittweise aktualisiert. Bei einem Designprojekt erfüllt der automatische Kompilierungsprozess drei Aufgaben:

  1. Instanziiert die Designhierarchie.
  2. Stellt die Netzverbindungen zwischen allen Schaltplanblättern des Designs her.
  3. Erstellt ein internes Dynamic Data Model (DDM) des Designs.

Dadurch wird sichergestellt, dass alle Designänderungen sofort im Navigator und im Projekte -Panel widergespiegelt werden.

Um auf logische, elektrische und zeichnerische Fehler zwischen dem DDM und den Compiler-Einstellungen zu prüfen, müssen Sie das Projekt validieren. Sie rufen diesen Befehl auf, indem Sie den Befehl Project » Validate Project  in den Hauptmenüs auswählen oder im Projekte-Panel mit der rechten Maustaste auf den Eintrag eines Projekts klicken und im Kontextmenü den Befehl Validate Project auswählen.  

Alle vom Compiler erkannten Verstöße werden als Warnungen und/oder Fehler im Messages-Panel aufgeführt. Bei der Prüfung der Quelldokumente auf Verstöße verwendet der Compiler die Optionen, die auf den Registerkarten Fehlerberichte und  Verbindungsmatrix des Dialogs Project Options festgelegt sind (je nach Projekttyp).

Das Dynamic Data Model

Ein grundlegendes Element der Software ist das Unified Data Model (UDM). Durch die automatische dynamische Kompilierung entsteht ein einziges, konsistentes Modell, das im Mittelpunkt des Designprozesses steht. Die verschiedenen Editoren und Dienste der Software, einschließlich des Schaltplan- und des PCB-Editors, können auf die Daten im Modell zugreifen und sie bearbeiten. Anstatt für jede Designdomäne einen separaten Datenspeicher zu verwenden, ist das UDM so aufgebaut, dass es sämtliche Informationen zu allen Aspekten des Designs aufnimmt, einschließlich der Bauteile und ihrer Verbindungen. Dieses einzige, konsistente Modell im Mittelpunkt des Designprozesses entsteht durch die dynamische Designkompilierung. Das bedeutet, dass das Unified Data Model bereits beim Öffnen eines Projekts verfügbar ist und keine zusätzliche manuelle Kompilierung erfordern sollte – ein echtes Dynamic Data Model (DDM). Daher wird das Modell nach jeder Benutzeraktion inkrementell aktualisiert (kompiliert). Sie können in Ihrem Schaltplanentwurf nach Belieben Inhalte platzieren, verdrahten, neu anordnen, umbenennen, hinzufügen und löschen.

Die Kompilierung des PCB-Designs wird durch Code außerhalb des Schaltplan- und des PCB-Editors gesteuert. Dieser Ansatz bietet mehrere Vorteile. Der größte besteht darin, dass sich das Unified Data Model des Designs außerhalb der einzelnen Schaltplan- und PCB-Editoren befindet. Das UDM enthält detaillierte Beschreibungen aller Bauteile im Design und ihrer Verbindungen untereinander.

Die Software verwaltet die Verbindungsdaten über den Schaltplan und die Leiterplatte hinweg.
Die Software verwaltet die Verbindungsdaten über den Schaltplan und die Leiterplatte hinweg.

Für die folgenden Bereiche und Vorgänge sind keine zusätzlichen manuellen Schritte zur Designkompilierung erforderlich, da die Kompilierung dynamisch erfolgt:

  • Navigator und das Projects-Panel
  • ActiveBOM
  • Durchführen eines ECO
  • Cross-Probing
  • Farbige Hervorhebung von Netzen
  • Pin-Tausch
  • Bauteilquerverweise

Um die Projektansicht und das Navigator-Panel nach der dynamischen Kompilierung zu aktualisieren, verwenden Sie den Befehl Refresh aus dem Kontextmenü der Panels Projects und Navigator. Um die Projektansicht und das Navigator-Panel nach der dynamischen Kompilierung automatisch zu aktualisieren, aktivieren Sie die Option Schematic.DynamicCompiler.Navigator.Autorefresh im Dialogfeld Erweiterte Einstellungen.

Platzieren Sie eine Kompilierungsmaske, um Abschnitte des Designs, die noch nicht für die Fehlerprüfung oder die Übertragung in den PCB-Editor bereit sind, zu hide. Wenn Sie bereit sind, klicken Sie auf das Steuerelement zum Einklappen der Maske. Dadurch wird die Schaltung freigelegt und in die Kompilierung und die Designübertragung einbezogen.

Kompilierungsmasken gehören zu einer Objektklasse namens Designanweisungen. Verwenden Sie diese, um dem Schaltplan Anweisungen auf Designebene hinzuzufügen, beispielsweise die Zugehörigkeit zu einer Netzklasse, die Kennzeichnung einer Stelle, an der der Compiler einen bestimmten Verstoß ignorieren soll, oder die Kennzeichnung einer Gruppe von Netzen als differenzielle Paare. Bewegen Sie den Mauszeiger über das Bild, um eine Demonstration einer Kompilierungsmaske anzuzeigen.

Wie interagieren Sie also mit dem Unified Data Model, beispielsweise um ein Netz durch das Design zu verfolgen? Dazu verwenden Sie das Navigator-Panel.

Verbindungen untersuchen

Panel page: Navigator-Panel

Bei großen Designs, die sich über viele Blätter erstrecken, kann es schwierig werden, die Verbindungen im Design nachzuvollziehen und zu überprüfen. Dabei hilft Ihnen das Navigator-Panel. Das Panel bietet eine Ansicht des gesamten kompilierten Designs. 

Die grundlegende Vorgehensweise bei der Verwendung des Panels ist:

  • Legen Sie das Navigationsverhalten fest, indem Sie oben im Panel auf die Schaltfläche  Ellipsis button on the Navigator panel, click to configure the navigation preferences klicken, um das Dialogfeld Preferences zu öffnen und Ihre bevorzugten Highlight Methods zu aktivieren. Alternativ können Sie mit der rechten Maustaste auf das gewünschte Objekt im Panel klicken und das Navigationsverhalten über die Menüoptionen konfigurieren, wie in der folgenden Abbildung gezeigt.
  • Legen Sie den Navigationsumfang im Bereich Documents for des Panels fest. Um das gesamte Design zu durchsuchen, wählen Sie Flattened Hierarchy.
  • Klicken Sie im Abschnitt Instance der Liste auf ein Bauteil, um zu diesem Bauteil zu springen. Erweitern Sie den Bauteileintrag, um einen Pin zu finden oder zu diesem zu springen.
  • Klicken Sie im Abschnitt Net /Bus auf ein Netz oder einen Bus, um zu diesem Netz oder Bus zu springen.
  • Halten Sie beim Klicken die Taste Alt gedrückt, um sowohl im Schaltplan als auch auf der Leiterplatte zu diesem Objekt zu springen.

Klicken Sie im Navigator-Panel auf ein Bauteil oder ein Netz, um es zu lokalisieren und die Verbindungen durch das Design zu verfolgen. Klicken Sie mit der rechten Maustaste, um die Anzeigeoptionen aufzurufen. Bewegen Sie den Mauszeiger über das Bild, um die gleichzeitige Navigation zu einem Bauteil im Schaltplan und auf der Leiterplatte anzuzeigen. Halten Sie beim Klicken im Navigator-Panel die Taste Alt gedrückt, um das PCB-Objekt einzubeziehen.
Klicken Sie im Navigator-Panel auf ein Bauteil oder ein Netz, um es zu lokalisieren und die Verbindungen durch das Design zu verfolgen. Klicken Sie mit der rechten Maustaste, um die Anzeigeoptionen aufzurufen. Bewegen Sie den Mauszeiger über das Bild, um die gleichzeitige Navigation zu einem Bauteil im Schaltplan und auf der Leiterplatte anzuzeigen. Halten Sie beim Klicken im Navigator-Panel die Taste Alt gedrückt, um das PCB-Objekt einzubeziehen.

Zu Bauteilen auf der Leiterplatte navigieren

Sie können nicht nur über das Navigator-Panel Bauteile im Schaltplan und auf der Leiterplatte lokalisieren (wenn Alt gedrückt gehalten wird), sondern auch direkt vom Schaltplan aus zu Pins, Bauteilen, Netzen, Bussen und Kabelbäumen auf der Leiterplatte navigieren.

Wenn Sie beispielsweise klicken, um ein Bauteil im Schaltplan zu lokalisieren, können Sie dasselbe Bauteil gleichzeitig auf der Leiterplatte lokalisieren.

Gehen Sie dazu wie folgt vor:

  • Aktivieren Sie die Option Selecting im Highlight Methods sowie Ihre bevorzugten Optionen im Abschnitt Cross Select Mode auf der Seite System - Navigation des Dialogfelds Preferences.
  • Aktivieren Sie die gegenseitige Auswahl (Tools » Cross Select Mode) sowohl im Schaltplan- als auch im PCB-Editor.

Mit diesen Optionen konfigurieren Sie das Navigationsverhalten und die gegenseitige Auswahl.
Mit diesen Optionen konfigurieren Sie das Navigationsverhalten und die gegenseitige Auswahl.

Wenn Sie nun Pins, Bauteile, Netze, Busse oder Kabelbäume im Schaltplan auswählen, werden diese Objekte auch auf der Leiterplatte ausgewählt, wie in der folgenden Abbildung gezeigt.

Wenn Sie Bauteile und Netze im Schaltplan auswählen, werden diese Objekte auch auf der Leiterplatte ausgewählt. Die gegenseitige Auswahl funktioniert auch von der Leiterplatte zum Schaltplan.
Wenn Sie Bauteile und Netze im Schaltplan auswählen, werden diese Objekte auch auf der Leiterplatte ausgewählt. Die gegenseitige Auswahl funktioniert auch von der Leiterplatte zum Schaltplan.

Bauteile und Netze in der Projektstruktur suchen

Navigieren Sie durch die Struktur im Panel, um ein gewünschtes Bauteil oder Netz zu finden. Doppelklicken Sie anschließend auf das Objekt, um dessen Instanz(en) in den Schaltplandokumenten des Projekts anzuzeigen. Verwenden Sie die Optionen auf der Seite System – Navigation des Dialogfelds Preferences, um das Verhalten bei der Objekthervorhebung festzulegen (Zoomen, Abblenden, Auswählen usw.).

Klicken Sie mit der rechten Maustaste in den Designbereich und wählen Sie die Option Clear Filter, um die Objekthervorhebung bzw. -auswahl im Schaltplan- oder PCB-Editor aufzuheben.

Die Navigation zu Projektobjekten ist auch im Navigator-Panel verfügbar, das eine detaillierte hierarchische Struktur der Designobjekte und ihrer zugehörigen Daten bereitstellt. Die Einstellungen unter System – Navigation bestimmen das Verhalten bei der Objekthervorhebung sowohl im Project- als auch im Navigator-Panel.

Verbindungen hervorheben

Die Option zur Verbindungsnavigation zeigt die Verbindungsbeziehungen eines im Projects-Panel ausgewählten Objekts an. Doppelklicken Sie auf einen Eintrag, beispielsweise ein Netz, in der Objekthierarchieliste des Panels, um dessen Verbindungen im Schaltplan hervorzuheben.

Die Vorschaufunktion wird über die Option Connectivity Graph im Abschnitt Highlight Methods auf der Seite System – Navigation des Dialogs Preferences aktiviert. Wählen Sie zusätzlich die Option „Einbeziehen“ Power Parts, um auch die Verbindungen von Versorgungsobjekten anzuzeigen, die dem ausgewählten Objekt zugeordnet sind.

Globale Netzhervorhebung

Die Netzverbindungen eines Designs lassen sich in allen Schaltplänen hervorheben, indem Sie bei gedrückter Alt-Taste auf eine Leitung klicken, um ein Netz auszuwählen (Alt+Click). Alle Vorkommen des Netzes in den Schaltplänen werden hervorgehoben, während andere Objekte abgeblendet werden. So lässt sich der Signal- bzw. Versorgungspfad im Design mit einer einzigen Aktion sichtbar machen.

Die Netzhervorhebung wird durch einen Klick auf eine freie Fläche aufgehoben. Ihr Verhalten wird durch die Einstellungen Highlight Methods auf der Seite System – Navigation des Dialogs Preferences bestimmt. Beachten Sie, dass die Netzhervorhebung deaktiviert wird, wenn Sie die Option Dimming abwählen.

Cross-Probing und editorübergreifende Auswahl

Neben der editorübergreifenden Auswahl unterstützt Altium Designer auch Cross-Probing. Cross-Probing bietet zwei Modi: kontinuierlich (im Quellditor bleiben) und mit Wechsel zum Zieleditor. Cross-Probing ist auch aus verschiedenen Panels und Dialogen möglich, beispielsweise aus dem Panel Messages und dem Dialog Engineering Change Order. Weitere Informationen finden Sie auf der Seite Cross-Probing und editorübergreifende Auswahl.

Netzfarben konfigurieren

Main page: Netzen Farben zuweisen

Um den Schaltplan übersichtlicher zu gestalten und die Arbeit mit Netzen und Leiterbahnen im PCB-Editor zu erleichtern, können Sie Schaltplanleitungen sowie PCB-Netzen und Leiterbahnen Farben zuweisen.

Mit den Befehlen im Untermenü View » Set Net Colors können Sie einem Netz oder Bus im Schaltplaneditor eine Hervorhebungsfarbe zuweisen, wie in der folgenden Abbildung gezeigt. Diese Farben lassen sich jederzeit über den Befehl Update PCB in den PCB-Editor übertragen.

Im PCB-Editor werden die Standardfarbe und die Sichtbarkeit der Connection Lines im Abschnitt System Colors des Panels View Configuration konfiguriert. Beachten Sie, dass diese Standardfarbe beim Erstellen der Netze angewendet wird, also bei der erstmaligen Übertragung des Designs aus dem Schaltplan. Die Farbe vorhandener Verbindungslinien ändert sich nicht, wenn diese Option geändert wird.

Im PCB-Editor wird die jedem Netz zugewiesene Farbe im Modus Nets des Panels PCB angezeigt. Achten Sie auf die Farbe hinter dem Kontrollkästchen neben dem Netznamen, wie unten rechts in der folgenden Abbildung gezeigt.

Die Farbe wird immer auf die noch nicht gerouteten Netze (Verbindungslinien) angewendet. Um die Farbe auch für geroutete Netze anzuzeigen, aktivieren Sie das Kontrollkästchen neben dem Netznamen im Panel PCB und konfigurieren Sie die Anzeigeoptionen auf der Seite Board Insight Color Overrides des Dialogs Preferences. In der folgenden Abbildung ist das Basismuster für die Farbübersteuerung auf Solid und das Verhalten beim Herauszoomen auf Override Color Dominates eingestellt.

Die im Schaltplan zugewiesenen Netzfarben werden mit dem Befehl „PCB aktualisieren“ auf die Leiterplatte übertragen. Konfigurieren Sie die Funktionen zur PCB-Farbübersteuerung, um festzulegen, wie die Farben auf der Leiterplatte angezeigt werden.Die im Schaltplan zugewiesenen Netzfarben werden mit dem Befehl „PCB aktualisieren“ auf die Leiterplatte übertragen. Konfigurieren Sie die Funktionen zur PCB-Farbübersteuerung, um festzulegen, wie die Farben auf der Leiterplatte angezeigt werden.

Drücken Sie F5, um die Netzfarbübersteuerung sowohl im Schaltplan- als auch im PCB-Editor ein- oder auszuschalten. Möglicherweise müssen Sie zusätzlich die Bildschirmanzeige aktualisieren (End).

Farbe der PCB-Netze ändern

Es ist nicht immer möglich, den Schaltplanleitungen Farben zuzuweisen und diese auf die Leiterplatte zu übertragen. In diesem Fall können Sie Verbindungslinien und Leiterbahnen dennoch im PCB-Editor Farben zuweisen. Um die Farbe eines Netzes nach der Übertragung des Designs zu ändern, doppelklicken Sie im Modus Nets des Panels PCB auf den Netznamen. Die Farbe eines einzelnen Netzes kann im Dialog Netz bearbeiten geändert werden.

Um die Farbe mehrerer Netze zu ändern, verwenden Sie den Modus Nets des Panels PCB:

  • Wählen Sie mehrere Netzklassen oder mehrere einzelne Netze mit den üblichen Windows-Methoden zur Mehrfachauswahl (Shift+click oder Ctrl+click) aus.
  • Klicken Sie mit der rechten Maustaste auf ein ausgewähltes Objekt und wählen Sie im Kontextmenü den Befehl Change Net Color, um den ausgewählten Netzen eine neue Farbe zuzuweisen.
  • Klicken Sie erneut mit der rechten Maustaste und wählen Sie Display Override » Selected On, um die Farbübersteuerung für die ausgewählten Netze zu aktivieren.

Verbessern Sie die Sichtbarkeit von Netzen, indem Sie die Farbe ihrer Verbindungslinien ändern und die Anzeigeübersteuerung aktivieren.
Verbessern Sie die Sichtbarkeit von Netzen, indem Sie die Farbe ihrer Verbindungslinien ändern und die Anzeigeübersteuerung aktivieren.

AI-LocalizedKI-lokalisiert
Wenn Sie ein Problem feststellen, wählen Sie den Text/das Bild aus und drücken SieCtrl + Enter, um uns Ihr Feedback zu senden.
Nav
Contents
Funktionsverfügbarkeit

Die Ihnen zur Verfügung stehenden Funktionen hängen davon ab, über welche Altium-Lösung Sie verfügen – Altium Develop, Altium Agile Teams, Altium Agile Enterprise oder Altium Designer (mit aktivem Laufzeitvertrag).

Wenn Sie eine dokumentierte Funktion in Ihrer tatsächlich verwendeten Software nicht sehen, wenden Sie sich an den Altium-Vertrieb, um mehr zu erfahren.

Legacy-Dokumentation

Die Dokumentation von Altium Designer wird nicht mehr versioniert. Wenn Sie auf Dokumentation für ältere Versionen von Altium Designer zugreifen müssen, besuchen Sie den Abschnitt Legacy-Dokumentation auf der Seite Andere Installer.

Contents