Routing-Regeltypen

Gibt die bevorzugte Breite an, die für Leiterbahnen beim Routen der Platine verwendet werden soll.

Gibt die maximal zulässige Breite an, die für Leiterbahnen beim Routen der Platine verwendet werden soll.

Prüfen Sie für jede Route in dem von der Regel erfassten Netz, dass die Breite jeder einzelnen Leiterbahn und jedes Bogens innerhalb des Minimal- und Maximalbereichs liegt ().

Diese Option wird verfügbar, wenn im Layer Stack Manager mindestens ein Impedanzprofil definiert ist. Wenn sie aktiviert ist, verwenden Sie die Dropdown-Liste, um das gewünschte Impedanzprofil auszuwählen.

Wenn die Regel in diesem Modus konfiguriert ist, wird die erforderliche Preferred Width auf jeder Routing-Lage als Teil des angegebenen Impedanzprofils berechnet (die Werte für Min Width und Max Width werden bei aktivierter Option ebenfalls auf diesen Wert gesetzt). Sobald die Regel definiert ist, wird beim Routen eines Netzes, das in den Geltungsbereich der Regel fällt, die Leiterbahnbreite automatisch auf die Breite gesetzt, die erforderlich ist, um die angegebene Impedanz für diese Lage zu erfüllen.

Wenn diese Option aktiviert ist, kann die Preferred Width in der Regel nicht bearbeitet werden, die Werte für Min Width und Max Width jedoch schon.

Erfahren Sie mehr über Konfigurieren des Layer-Stacks für impedanzkontrolliertes Routing.

Diese Option erscheint, wenn im Layer Stack Manager mehrere Layer-Stacks definiert sind. Wenn die Platine mehrere Layer-Stacks enthält, müssen die Width Constraints für jeden Stack konfiguriert werden, entweder über die Felder für alle Lagen oberhalb des Bildes oder über die lagenspezifischen Felder in der Tabelle der Lagenattribute ( ).

Erfahren Sie mehr über Definieren und Konfigurieren von Substacks.

Der Rasterbereich unten im Dialog zeigt alle im Layer-Stack definierten Signallagen an, sofern nicht die Option Use Impedance Profile aktiviert ist. Wenn diese Option aktiviert ist, werden nur die Lagen angezeigt, die als Teil des ausgewählten Impedanzprofils verfügbar sind.

Das Raster zeigt die minimale, maximale und bevorzugte Routing-Breite sowie weitere lagenspezifische Informationen an. Die Felder für die Routing-Breite können global festgelegt werden, indem die Werte in den Constraint-Feldern oberhalb des Bildes definiert werden, oder einzeln, indem Werte direkt in die Tabelle eingegeben werden.

Wenn die Option Use Impedance Profile aktiviert ist, werden die erforderlichen Breiteneinträge für jede Lage in der Tabelle automatisch berechnet und eingetragen. In diesem Modus können die Preferred-Width-Werte nicht bearbeitet werden, die Werte für Min Width und Max Width jedoch schon.

• Die Einstellungen Min Width und Max Width definieren den Bereich zulässiger Werte, die beim interaktiven Routing verwendet werden können. Drücken Sie während des Routings die Tastenkombination 3, um zwischen den Einstellungen Min, Preferred, Max und User Choice zu wechseln, oder drücken Sie Tab, um die Leiterbahnbreite im Bereich Properties zu bearbeiten. Wenn ein Wert außerhalb des Bereichs Min-Max eingegeben wird, wird er automatisch begrenzt.

• Die Einstellung Preferred Width wird vom Autorouter beachtet.

• Die Einstellungen Min Width und Max Width definieren die unteren und oberen Werte, die von Online DRC und Batch DRC verwendet werden.

Definiert die Topologie, die für das/die vom Geltungsbereich (vollständige Abfrage) der Regel erfasste(n) Netz(e) verwendet werden soll. Die folgenden Topologien können angewendet werden:

• Shortest - verbindet alle Knoten im Netz, um die insgesamt kürzeste Verbindungs­länge zu erzielen.

• Horizontal - verbindet alle Knoten miteinander, wobei die horizontale Kürze gegenüber der vertikalen Kürze mit einem Faktor von 5:1 bevorzugt wird. Verwenden Sie diese Methode, um das Routing in horizontaler Richtung zu erzwingen.

• Vertical - verbindet alle Knoten miteinander, wobei die vertikale Kürze gegenüber der horizontalen Kürze mit einem Faktor von 5:1 bevorzugt wird. Verwenden Sie diese Methode, um das Routing in vertikaler Richtung zu erzwingen.

• Daisy-Simple - verkettet alle Knoten nacheinander. Die Reihenfolge der Verkettung wird so berechnet, dass die insgesamt kürzeste Länge entsteht. Wenn ein Quell- und ein Abschluss-Pad angegeben sind, werden alle anderen Pads zwischen ihnen so verkettet, dass die kürzestmögliche Länge erreicht wird. Bearbeiten Sie ein Pad, um es als Quelle oder Abschluss festzulegen. Wenn mehrere Quellen (oder Abschlüsse) angegeben sind, werden sie an jedem Ende miteinander verkettet.

• Daisy-MidDriven - platziert den/die Quellknoten in der Mitte der Daisy-Chain, teilt dann die Lasten gleichmäßig auf und verkettet sie von beiden Seiten der Quelle(n) aus. Es sind zwei Abschlüsse erforderlich, je einer für jedes Ende. Mehrere Quellknoten werden in der Mitte miteinander verkettet. Wenn es nicht genau zwei Abschlüsse gibt, wird die Daisy-Simple-Topologie verwendet.

• Daisy-Balanced - teilt alle Lasten in gleich große Ketten auf, wobei die Gesamtzahl der Ketten der Anzahl der Abschlüsse entspricht. Diese Ketten werden dann sternförmig mit der Quelle verbunden. Mehrere Quellknoten werden miteinander verkettet.

• Starburst - verbindet jeden Knoten direkt mit dem Quellknoten. Wenn Abschlüsse vorhanden sind, werden sie nach jedem Lastknoten verbunden. Mehrere Quellknoten werden wie in der Daisy-Balanced-Topologie miteinander verkettet.

Bei Verwendung des Autorouters wird die Routing-Richtung für jede aktivierte Signallage im Design als Teil der Einrichtung des Situs Autorouters festgelegt. Die Richtungen werden im Dialog Layer Directions angegeben, der durch Klicken auf die Schaltfläche Edit Layer Directions im Dialog Situs Routing Strategies aufgerufen wird.

Gibt an, welcher Routing-Eckstil verwendet werden soll. Die folgenden drei Stile sind verfügbar:

• 90 Degrees

• 45 Degrees

• Rounded

Mit diesen beiden Feldern können Sie einen Mindest- und einen Höchstwert für den Versatz definieren, wenn die Eckstile 45 Degrees und Rounded verwendet werden. Der Versatz ist der Abstand von der „echten“ Eckposition (die bei Verwendung des Stils 90 Degrees existieren würde) zu dem Punkt, an dem der Autorouter mit dem Abschrägen oder Abrunden beginnen soll, wodurch effektiv die Gehrungsgröße oder der Eckradius gesteuert wird.

Verwenden Sie die Dropdown-Liste, um zwischen den folgenden zwei Modi zu wählen:

• Min/Max preferred - wählen Sie diesen Modus, um die zulässigen Werte (Minimum/Maximum/Bevorzugt) für den Via-Durchmesser und die Bohrungsgröße als Teil der Regel selbst festzulegen.

• Template preferred - wählen Sie diesen Modus, um Via-Stile verwenden zu können, die über für die Leiterplatte verfügbare Via-Vorlagen definiert sind.

Mode = Min/Max preferred

(Einschränkungseinstellungen)

Via Diameter - gibt die Werte Minimum, Preferred und Maximum für den Durchmesser der beim Routen platzierten Vias an.

Via Hole Size - gibt die Werte Minimum, Preferred und Maximum für die Bohrungsgrößen der beim Routen platzierten Vias an.

Mode = Min/Max preferred

(Ändern der Via-Größe während des Routens)

Die Designregel Routing Via Style definiert die X-Y-Eigenschaften des Vias. Wenn beim interaktiven Routen ein Via platziert wird, können Sie durch die Via-Definitionen Minimum / Preferred / Maximum / User Choice blättern, indem Sie die Taste 4 drücken. Der aktuell ausgewählte Zustand wird im Heads-Up Display und in der Statusleiste angezeigt. Sie können während des Routens auch die Taste Tab drücken, um auf das Bedienfeld Properties zuzugreifen, in dem Sie die Via-Eigenschaften innerhalb des Min/Max-Regelbereichs bearbeiten können. Wenn ein Wert außerhalb seines Bereichs eingegeben wird, wird er automatisch begrenzt.

Mode = Template preferred

(Einschränkungseinstellungen)

Templates List - listet die verfügbaren Via-Vorlagen auf, die mit der Regel verwendet werden können. Dies sind Via-Vorlagen (lokal oder in Pad Via Template Libraries definiert), die dem Leiterplattendesign als Teil der Local Pad & Via Library zur Verfügung gestellt werden (zugänglich über das PCB Pad Via Templates-Bedienfeld). Für jede verfügbare Vorlage werden die folgenden Informationen angezeigt:

• Template Name - der schreibgeschützte Name der Vorlage. Für eine lokale Vorlage wird eine automatisch erzeugte Benennung gemäß den IPC-Standards verwendet. Für eine Vorlage aus einer PvLib kann diese Benennung als Teil der Vorlagenkonfiguration innerhalb dieser Bibliothek angepasst werden.

• Description - die für die Vorlage verfasste schreibgeschützte Beschreibung.

• Library - die Bibliothek, aus der die Vorlage stammt. Dies kann <Local> sein (wobei das Via mit dem PCB-Dokument definiert und gespeichert wird) oder der Name der externen Pad Via Template Library (<LibraryName>.PvLib), die dem PCB-Dokument zur Verfügung gestellt wurde.

• Enabled - aktivieren Sie diese Option, damit die Vorlage für die Via-Platzierung während des interaktiven Routens zur Verfügung steht.

Mode = Template preferred

(Ändern der Via-Größe während des Routens)

Wenn beim interaktiven Routen ein Routing-Via platziert werden soll, können Sie durch die aktivierten Via-Vorlagen blättern, indem Sie die Taste 4 drücken. Die ausgewählte Vorlage wird im Heads-Up Display und in der Statusleiste angezeigt. Sie können während des Routens auch die Taste Tab drücken, um auf das Bedienfeld Properties panel zuzugreifen, von wo aus Sie die aktuell angewendete Via-Vorlage ändern können.

Um die Größe von Blind- und Buried-Vias zu steuern, können einzelne Regeln eingerichtet werden, die auf die unterschiedlichen Lagenpaare abzielen. Um beispielsweise die Via-Größe für Blind-Vias zwischen der Top-Lage und Mid-Layer 1 zu steuern, kann der folgende Geltungsbereich (Full Query) verwendet werden:

(StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')

Um die Via-Größe für Buried-Vias zwischen Mid-Layer 2 und Mid-Layer 3 zu steuern, würde der folgende Geltungsbereich verwendet werden:

(StartLayer = 'Mid-Layer2') and (StopLayer = 'Mid-Layer3')

Alternativ können Sie die Abfrage einer einzelnen Regel statt einzelner Regeln mit ODER-Verknüpfungen wie folgt erweitern:

((StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')) or((StartLayer = ' Mid-Layer2') and (StopLayer = 'Mid-Layer3'))

Online-DRC, Batch-DRC, während des Autoroutings und während des interaktiven Routens. Wenn der Modus der Regel auf Min/Max preferred gesetzt ist, gelten die folgenden Überlegungen:

• Die Via-Attribute Preferred werden vom Autorouter verwendet.

• Die Via-Attribute Minimum und Maximum werden von Online-DRC und Batch-DRC beachtet.

Legt fest, wie die Fanout-Vias in Bezug auf die SMT-Komponente platziert werden. Die folgenden Optionen sind verfügbar:

• Auto - wählt den für die Bauteiltechnologie am besten geeigneten Stil, um optimale Ergebnisse beim Routing-Freiraum zu erzielen.

• Inline Rows - Fanout-Vias werden in zwei ausgerichteten Reihen platziert.

• Staggered Rows - Fanout-Vias werden in zwei versetzten Reihen platziert.

• BGA - das Fanout erfolgt gemäß den angegebenen BGA-Optionen.

• Under Pads - Fanout-Vias werden direkt unter den Pads der SMT-Komponente platziert.

Legt die Richtung fest, die für das Fanout verwendet werden soll. Die folgenden Optionen sind verfügbar:

• Disable - Fanout in Bezug auf die von der Regel erfassten SMT-Komponenten nicht zulassen.

• In Only - Fanout nur nach innen. Alle Fanout-Vias und Verbindungslinien werden innerhalb des Begrenzungsrechtecks der Komponente platziert.

• Out Only - Fanout nur nach außen. Alle Fanout-Vias und Verbindungslinien werden außerhalb des Begrenzungsrechtecks der Komponente platziert.

• In Then Out - zunächst alle Bauteil-Pads nach innen auffächern. Alle Pads, die in diese Richtung nicht aufgefächert werden können, sollen nach außen aufgefächert werden (falls möglich).

• Out Then In - zunächst alle Bauteil-Pads nach außen auffächern. Alle Pads, die in diese Richtung nicht aufgefächert werden können, sollen nach innen aufgefächert werden (falls möglich).

• Alternating In and Out - alle Bauteil-Pads (wo möglich) abwechselnd auffächern, zuerst nach innen, dann nach außen.

Legt die Richtung fest, die für das Fanout verwendet werden soll. Wenn bei einer BGA-Komponente ein Fanout erstellt wird, werden ihre Pads in Quadranten unterteilt, wobei das Fanout gleichzeitig auf die Pads in jedem Quadranten angewendet wird. Die folgenden Optionen sind verfügbar:

• Away From Center - das Fanout für die Pads in jedem Quadranten erfolgt entlang eines 45°-Winkels vom Mittelpunkt der Komponente weg.

• North-East - alle Pads in jedem Quadranten werden in nordöstlicher Richtung aufgefächert (45° gegen den Uhrzeigersinn von der Horizontalen).

• South-East - alle Pads in jedem Quadranten werden in südöstlicher Richtung aufgefächert (45° im Uhrzeigersinn von der Horizontalen).

• South-West - alle Pads in jedem Quadranten werden in südwestlicher Richtung aufgefächert (135° im Uhrzeigersinn von der Horizontalen).

• North-West - alle Pads in jedem Quadranten werden in nordwestlicher Richtung aufgefächert (135° gegen den Uhrzeigersinn von der Horizontalen).

• Towards Center - das Fanout für die Pads in jedem Quadranten erfolgt entlang eines 45°-Winkels zum Mittelpunkt der Komponente hin. In den meisten Fällen ist eine einheitliche Richtung nicht möglich, da der erforderliche Fanout-Platz bereits durch das Fanout-Via eines anderen Pads belegt ist. In diesen Fällen erfolgt das Fanout in der nächstverfügbaren Richtung (Nordost, Südost, Südwest, Nordwest).

Legt fest, wie die Fanout-Vias in Bezug auf die Pads der BGA-Komponente platziert werden. Die folgenden Optionen sind verfügbar:

• Close To Pad (Follow Rules) - Fanout-Vias werden so nah wie möglich an ihren zugehörigen SMT-Komponenten-Pads platziert, ohne definierte Abstandsregeln zu verletzen.

• Centered Between Pads - Fanout-Vias werden mittig zwischen den SMT-Komponenten-Pads platziert.

Die folgenden Standard-Designregeln für Fanout Control werden automatisch erstellt und decken die typischen verfügbaren Gehäusetypen ab (in absteigender Prioritätsreihenfolge aufgeführt). Diese Regeln können bearbeitet oder weitere entsprechend Ihren individuellen Designanforderungen definiert werden.

• Fanout_BGA – mit einer Abfrage von IsBGA.

• Fanout_LCC - mit einer Abfrage von IsLCC.

• Fanout_SOIC - mit einer Abfrage von IsSOIC.

• Fanout_Small - mit einer Abfrage von (CompPinCount < 5).

• Fanout_Default - mit einer Abfrage von All.

Diese Option wird verfügbar, wenn im Layer Stack Manager mindestens ein Impedanzprofil definiert ist. Wenn sie aktiviert ist, verwenden Sie die Dropdown-Liste, um das gewünschte Impedanzprofil auszuwählen. Wenn die Regel in diesem Modus konfiguriert ist, werden die auf jeder Routing-Lage erforderlichen Werte für Bevorzugte Breite und Bevorzugten Abstand als Teil des angegebenen Impedanzprofils berechnet. Sobald die Regel definiert ist, werden beim Routen eines differentiellen Paars, das in den Geltungsbereich der Regel fällt, die Leiterbahnbreiten und der Paarabstand automatisch auf die für diese Lage erforderlichen Werte gesetzt, um die angegebene Impedanz einzuhalten.

Mehr dazu unter Konfigurieren des Layer-Stacks für impedanzkontrolliertes Routing.

Diese Option wird im Dialog angezeigt, wenn im Layer Stack Manager mehrere Layer-Stacks definiert sind. Wenn die Platine mehrere Layer-Stacks enthält, müssen die Routing-Beschränkungen für differentielle Paare für jeden der Layer-Stacks konfiguriert werden, entweder über die Felder für alle Lagen oberhalb der Abbildung, über die lagenspezifischen Felder in der Tabelle „Layer Attributes“ oder durch Auswahl eines Impedanzprofils.

Mehr dazu unter Definieren und Konfigurieren von Substacks.

Der Rasterbereich am unteren Rand des Dialogs zeigt alle im Layer-Stack definierten Signallagen an, sofern kein Impedanzprofil ausgewählt ist. Ist eines ausgewählt, werden nur die Lagen angezeigt, die Teil des ausgewählten Impedanzprofils sind. Die minimalen, maximalen und bevorzugten Beschränkungen für Breite und Abstand sowie weitere lagenspezifische Informationen werden angezeigt. Die Routing-Felder für Breite und Abstand können global festgelegt werden, indem die Werte in den Beschränkungsfeldern oberhalb der Abbildung definiert werden, oder individuell, indem Werte direkt in die Tabelle eingegeben werden. Wenn ein Impedanzprofil ausgewählt ist, werden die erforderlichen Einträge für die Bevorzugte Breite für jede Lage in der Tabelle automatisch berechnet und eingetragen. In diesem Modus können die Werte für Bevorzugte Breite und Bevorzugten Abstand nicht bearbeitet werden, die Min- und Max-Werte jedoch schon.

Beim Definieren von Werten für die minimale, maximale und bevorzugte Breite und/oder den Abstand hebt Layer Attributes Table ungültige Einträge mit rotem Text hervor. Dies kann zum Beispiel passieren, wenn Sie einen Mindestbeschränkungswert angeben, der größer als der Maximalbeschränkungswert ist, oder wenn Sie einen bevorzugten Beschränkungswert festlegen, der unter dem Mindestwert oder über dem Maximalwert liegt. Die fehlerhafte Regeldefinition wird zusätzlich dadurch hervorgehoben, dass der Regelname sowohl im Ordnerbaum als auch in den jeweiligen Übersichtslisten im Dialog PCB Rules and Constraints Editor rot dargestellt wird.

Während die Breite jedes Netzes in einem differentiellen Paar durch die jeweils geltende Routing-Regel für differentielle Paare überwacht wird (und nicht durch eine Breitenregel), wird die Abstandsprüfung zwischen den Netzen dieses Paars weiterhin durch die jeweils geltende Clearance-Design-Regel bestimmt. Wenn der Routing-Abstand des differentiellen Paars kleiner ist als der minimale erlaubte Abstand zwischen verschiedenen Netzen auf der Platine, verletzen die Netze in den differentiellen Paaren die Abstandsbedingung. Um dies zu vermeiden, muss eine separate Abstandsbedingung erstellt werden, die den Netz-zu-Netz-Abstand in differentiellen Paaren auf denselben Wert wie den Diff Pair Gap setzt. 

Um dies im Constraint Manager zu tun, setzen Sie den Wert Clearance für die Paare auf denselben Wert wie den Diff Pair Gap. Dies wird in der ersten Folie der obigen Diashow zum Differential Pair Routing demonstriert, in der der Abstand für die differentiellen Paare auf 0.12446mm gesetzt wurde.

Um dies im PCB Rules and Constraints Editor zu tun, fügen Sie eine zusätzliche Clearance-Beschränkung hinzu, die auf denselben Abstandswert wie der Diff Pair Gap gesetzt ist, wobei die Option Same Differential Pair ausgewählt ist. Dies wird in der vierten Folie der obigen Diashow zum Differential Pair Routing demonstriert, in der der Abstand für die differentiellen Paare auf 0.127mm gesetzt wurde.

Auch wenn die optimalen Breite-Abstand-Einstellungen für den größten Teil der Platine erreichbar sein mögen, gibt es häufig Bereiche, beispielsweise unter einem BGA-Bauteil, in denen kleinere und engere Breite-Abstand-Einstellungen verwendet werden müssen. Wenn der Mindestabstand kleiner als der Bevorzugte Abstand definiert wird, kann der Router die Mitglieder des Paars dort näher zusammenführen, wo Hindernisse dies erfordern. Das funktioniert, hat jedoch seinen Preis: Routing-Vorgänge werden deutlich komplexer und sind daher langsamer.

Diese Anforderung kann auch durch das Definieren mehrerer Routing-Regeln für differentielle Paare erreicht werden – eine Regel mit niedrigerer Priorität, die auf das differentielle Paar über die gesamte Platine abzielt, und eine Regel mit höherer Priorität, die auf das differentielle Paar in dem spezifischen Bereich abzielt, in dem eine engere Breite-Abstand-Einstellung erforderlich ist. Sie adressieren dann das differentielle Paar in diesem Bereich, indem Sie für diesen Bereich eine Room-Definition-Regel definieren und diesen Room als Teil des Geltungsbereichs der Routing-Regel für differentielle Paare verwenden, die eine engere Breite-Abstand-Einstellung erfordert.

Online-DRC, Batch-DRC, interaktives Routing (und erneutes Routing), Autorouting, interaktives Längentuning (Min Gap wird angewendet) sowie beim interaktiven Bearbeiten des Paars, etwa beim Verschieben eines Leiterbahnsegments eines der Netze im Paar.