Routing Rule Types

Die Design-Regeln der Kategorie Routing werden unten beschrieben.

Breite

Standardregel: erforderlich i

Diese Regel definiert die Breite von Leiterbahnen, die auf den Kupfer- (Signal-)Lagen platziert werden.

Einschränkungen

Einschränkungen für die Breitenregel, die für alle Lagen gelten. Geben Sie lagenspezifische Werte im Raster ein (mit dem Mauszeiger darüberfahren, um sie anzuzeigen).

• Preferred Width - gibt die bevorzugte Breite an, die für Leiterbahnen beim Routen der Leiterplatte verwendet werden soll.

• Min Width - gibt die minimal zulässige Breite an, die für Leiterbahnen beim Routen der Leiterplatte verwendet werden soll.

• Max Width - gibt die maximal zulässige Breite an, die für Leiterbahnen beim Routen der Leiterplatte verwendet werden soll.

• Check Tracks/Arcs Min/Max Width Individually – für jede Route im von der Regel erfassten Netz prüfen, ob die Breite jeder einzelnen Leiterbahn und jedes Bogens innerhalb des Minimal- und Maximalbereichs liegt ().

• Check Min/Max Width for Physically Connected – für jede Route im von der Regel erfassten Netz prüfen, ob die tatsächliche Breite des gerouteten Kupfers, das durch die Kombination aus Leiterbahnen, Bögen, Füllungen, Pads und Vias gebildet wird, innerhalb des Minimal- und Maximalbereichs liegt ().

• Use Impedance Profile - diese Option wird verfügbar, wenn im Layer Stack Manager mindestens ein Impedanzprofil definiert ist. Wenn sie aktiviert ist, verwenden Sie die Dropdown-Liste, um das gewünschte Impedanzprofil auszuwählen. Wenn die Regel in diesem Modus konfiguriert ist, wird die erforderliche Preferred Width auf jeder Routing-Lage als Teil des angegebenen Impedanzprofils berechnet (die Werte für Min Width und Max Width werden bei aktivierter Option ebenfalls auf diesen Wert gesetzt). Sobald die Regel definiert ist, wird beim Routen eines Netzes, das in den Geltungsbereich der Regel fällt, die Leiterbahnbreite automatisch auf die Breite gesetzt, die erforderlich ist, um die angegebene Impedanz für diese Lage zu erfüllen. Wenn diese Option aktiviert ist, kann die Preferred Width in der Regel nicht bearbeitet werden, die Werte für Min Width und Max Width jedoch schon.

  ► Erfahren Sie mehr über Konfigurieren des Layer-Stacks für impedanzkontrolliertes Routen

• Show values for layer stack – Diese Option erscheint im Dialog, wenn im Layer Stack Manager mehrere Layer-Stacks definiert sind. Wenn die Leiterplatte mehrere Layer-Stacks enthält, müssen die Width Constraints für jeden Stack konfiguriert werden, entweder über die Felder für alle Lagen oberhalb des Bildes oder über die lagenspezifischen Felder in der Tabelle „Layer Attributes“.

  ► Erfahren Sie mehr über Definieren und Konfigurieren von Substacks

  ❯ ❮ Javascript

  Konfigurieren Sie die Constraints für jeden Layer-Stack im Design.

• Layer Attributes Table - der Rasterbereich unten im Dialog zeigt alle im Layer-Stack definierten Signallagen an, sofern die Option Use Impedance Profile nicht aktiviert ist. Wenn diese Option aktiviert ist, werden nur die Lagen angezeigt, die als Teil des ausgewählten Impedanzprofils verfügbar sind. Die minimalen, maximalen und bevorzugten Routing-Breiten sowie weitere lagenspezifische Informationen werden angezeigt. Die Felder für die Routing-Breite können global festgelegt werden, indem die Werte in den Constraint-Feldern oberhalb des Bildes definiert werden, oder individuell durch direkte Eingabe von Werten in die Tabelle. Wenn die Option Use Impedance Profile aktiviert ist, werden die erforderlichen Breiteneinträge automatisch berechnet und für jede Lage in die Tabelle eingetragen. In diesem Modus können die Preferred-Width-Werte nicht bearbeitet werden, die Werte für Min Width und Max Width jedoch schon.

Regelanwendung

Die Einstellung Preferred Width wird vom Autorouter beachtet.

Die Einstellungen Min Width und Max Width werden von Online DRC und Batch DRC beachtet. Sie bestimmen außerdem den Bereich zulässiger Werte, die beim interaktiven Routen verwendet werden können (drücken Sie beim Routen die Taste Tab, um die Leiterbahnbreite innerhalb des definierten Bereichs über das Bedienfeld Properties zu ändern). Wenn ein Wert außerhalb dieses Bereichs eingegeben wird, wird er automatisch begrenzt.

Hinweis

Die Breite jedes Netzes in einem differentiellen Paar wird durch die jeweils geltende Regel Differential Pairs Routing überwacht.

Routing Neck-Down

Standardregel: nicht erforderlich

Es ist nicht ungewöhnlich, dass ein Netz mit unterschiedlichen Breiten geroutet wird, während das Routing über die Leiterplatte verläuft. Zum Beispiel erfordert das Routen in ein BGA hinein oder aus einem BGA heraus oft Escape-Routen, die schmaler sind als die bevorzugten Breiten, die durch das angewendete Impedanzprofil erlaubt sind. Mit dieser Regel können Sie die maximal zulässige Gesamtlänge solcher schmaleren Leiterbahnen definieren, sodass die Route weiterhin die erforderliche Impedanz liefert.

Die Regel kann sowohl in der Ansicht Physical des Constraint Managers als auch im Dialog PCB Rules and Constraints Editor definiert werden.

Einschränkungen

Einschränkungen für die Regel Routing Neck-Down 

Neck-Down Length gibt die maximal zulässige Länge zusammenhängender Routen an (in jedem von der Regel erfassten Netz), deren Breite zwischen der durch die anwendbare Routing-Width-Regel definierten Min Width und Preferred Width liegt. Alternativ können Sie das Raster verwenden, um die zulässige Länge lagenweise zu definieren.

Regelanwendung

Aktivieren Sie die Regeltypprüfung Routing Neck-Down für Online- und/oder Batch-Prüfung im Dialog Design Rule Checker, um Verstöße gegen die Routing-Neck-Down-Regeln in den entsprechenden DRC-Modi zu erkennen. Erkannte Regelverstöße werden im Designbereich mit einem schraffierten Muster auf den entsprechenden Leiterbahnen markiert.

Routing-Topologie

Standardregel: erforderlich i

Diese Regel legt die Topologie fest, die beim Routen von Netzen auf der Leiterplatte verwendet werden soll. Die Topologie eines Netzes ist die Anordnung oder das Muster der Pin-zu-Pin-Verbindungen. Standardmäßig werden die Pin-zu-Pin-Verbindungen jedes Netzes so angeordnet, dass die gesamte Verbindungslänge möglichst kurz ist. Eine Topologie wird aus verschiedenen Gründen auf ein Netz angewendet; bei Hochgeschwindigkeitsdesigns, bei denen Signalreflexionen minimiert werden müssen, wird das Netz mit einer Daisy-Chain-Topologie angeordnet; bei Masse-Netzen kann eine Stern-Topologie angewendet werden, um sicherzustellen, dass alle Leiterbahnen zu einem gemeinsamen Punkt zurückgeführt werden.

Einschränkungen

Standard-Constraint für die Regel Routing Topology

Topology - definiert die Topologie, die für das/die durch den Geltungsbereich (vollständige Abfrage) der Regel erfasste(n) Netz(e) verwendet werden soll. Die folgenden Topologien können angewendet werden:

• Shortest - diese Topologie verbindet alle Knoten im Netz so, dass die gesamte Verbindungslänge möglichst kurz ist.

• Horizontal - diese Topologie verbindet alle Knoten miteinander und bevorzugt horizontale Kürze gegenüber vertikaler Kürze im Verhältnis 5:1. Verwenden Sie diese Methode, um das Routing in horizontaler Richtung zu erzwingen.

• Vertical - diese Topologie verbindet alle Knoten miteinander und bevorzugt vertikale Kürze gegenüber horizontaler Kürze im Verhältnis 5:1. Verwenden Sie diese Methode, um das Routing in vertikaler Richtung zu erzwingen.

• Daisy-Simple - diese Topologie reiht alle Knoten nacheinander aneinander. Die Reihenfolge der Verkettung wird so berechnet, dass die gesamte Länge möglichst kurz ist. Wenn ein Source- und ein Terminator-Pad angegeben sind, werden alle anderen Pads dazwischen so verkettet, dass die kürzestmögliche Länge entsteht. Bearbeiten Sie ein Pad, um es als Source oder Terminator festzulegen. Wenn mehrere Sources (oder Terminatoren) angegeben sind, werden sie an jedem Ende miteinander verkettet.

• Daisy-MidDriven - diese Topologie platziert den/die Source-Knoten in der Mitte der Daisy Chain, teilt die Lasten gleichmäßig auf und verkettet sie auf beiden Seiten des/der Source(s). Es sind zwei Terminatoren erforderlich, einer für jedes Ende. Mehrere Source-Knoten werden in der Mitte miteinander verkettet. Wenn es nicht genau zwei Terminatoren gibt, wird die Topologie Daisy-Simple verwendet.

• Daisy-Balanced - diese Topologie teilt alle Lasten in gleich große Ketten auf, wobei die Gesamtzahl der Ketten der Anzahl der Terminatoren entspricht. Diese Ketten werden dann sternförmig mit der Source verbunden. Mehrere Source-Knoten werden miteinander verkettet.

• Starburst - diese Topologie verbindet jeden Knoten direkt mit dem Quellknoten. Wenn Abschlusswiderstände vorhanden sind, werden sie nach jedem Lastknoten angeschlossen. Mehrere Quellknoten werden miteinander verkettet, wie in der Daisy-Balanced-Topologie.

Regelanwendung

Batch-DRC, während des Autoroutings.

Hinweise

• Bei Verwendung des Autorouters kann die Fertigstellungszeit für das Routing länger sein, wenn andere Topologien als Shortest verwendet werden.

• Die Implementierung benutzerdefinierter Topologien, die mit From-Tos definiert wurden, kann während des Batch-DRC der auf die entsprechenden Netze angewendeten Designregeln für Routing-Topologie geprüft werden. Ein Verstoß wird erkannt, wenn zwischen den Pads eines From-To eine elektrische Verbindung besteht und der kürzeste Pfad mindestens ein weiteres Pad dieses Netzes enthält. Bei Netzen mit einer großen Anzahl von Pads (mehr als 20) oder Primitiven (mehr als 1024) werden keine Verstöße erkannt.

Routing-Priorität

Standardregel: erforderlich i

Diese Regel weist dem/den von der Regel erfassten Netz(en) eine Routing-Priorität zu. Der Autorouter verwendet den zugewiesenen Prioritätswert, um die Routing-Wichtigkeit jedes Netzes im Design zu bewerten und dadurch zu bestimmen, welche Netze zuerst geroutet werden sollen.

Einschränkungen

Standardeinschränkung für die Regel „Routing-Priorität“

Routing Priority - der Prioritätswert, der dem/den Netz(en) zugewiesen wird, die vom Geltungsbereich (vollständige Abfrage) der Regel erfasst werden. Geben Sie einen Wert zwischen 0 und 100 ein. Je höher die zugewiesene Zahl, desto höher die Priorität beim Routing.

Regelanwendung

Während des Autoroutings.

Routing-Lagen

Standardregel: erforderlich i

Diese Regel legt fest, welche Lagen für das Routing verwendet werden dürfen.

Einschränkungen

Standardeinschränkungen für die Regel „Routing-Lagen“

Enabled Layers - jede derzeit für das Design definierte Signallage, wie im Lagenaufbau definiert, wird aufgeführt. Verwenden Sie die zugehörige Option Allow Routing, um das Routing auf einer Lage nach Bedarf zu aktivieren/deaktivieren.

Regelanwendung

Online-DRC, Batch-DRC, während des interaktiven Routings und während des Autoroutings.

Hinweis

Bei Verwendung des Autorouters wird die Routing-Richtung für jede aktivierte Signallage im Design als Teil der Einrichtung des Situs Autorouters definiert. Die Richtungen werden im Dialog Layer Directions festgelegt, der durch Klicken auf die Schaltfläche Edit Layer Directions im Dialog Situs Routing Strategies aufgerufen wird.

Routing-Ecken

Standardregel: erforderlich i

Diese Regel legt den Eckenstil fest, der beim Autorouting verwendet werden soll.

Einschränkungen

Standardeinschränkungen für die Regel „Routing-Ecken“

• Style - legt fest, welcher Routing-Eckenstil verwendet werden soll. Die folgenden drei Stile sind verfügbar:
  • 90 Degrees.
  • 45 Degrees.
  • Rounded.
• Setback - diese beiden Felder ermöglichen es Ihnen, einen Mindest- und Höchstwert für den Versatz festzulegen, wenn die Eckenstile 45 Degrees und Rounded verwendet werden. Der Versatz ist der Abstand von der „echten“ Eckposition (die bei Verwendung des Stils 90 Degrees existieren würde) bis zu dem Punkt, an dem der Autorouter mit dem Abschrägen oder Abrunden beginnen soll, wodurch effektiv die Gehrungsgröße oder der Eckenradius gesteuert wird.

Regelanwendung

Diese Regel ist für Autorouter von Drittanbietern vorgesehen, die 45°-Routing als Nachbearbeitung implementieren. Sie wird vom Situs Autorouter nicht befolgt, da dieser 45°-Routing als nativen Prozess implementiert.

Routing-Via-Stil

Standardregel: erforderlich i

Diese Regel legt den Stil der Vias fest, die beim Routing verwendet werden können. Sie können spezifische Min-/Max-/Bevorzugt-Werte für den Via-Durchmesser und die Bohrungsgröße definieren – festgelegt als Teil der Einschränkungen der Regel – oder Vorlagen verwenden, die dem Leiterplattendesign zur Verfügung stehen.

Einschränkungen

Standardeinschränkungen für die Regel „Routing Via Style“. Bewegen Sie die Maus über das Bild, um die beiden verfügbaren Modi zu vergleichen.

Mode - verwenden Sie die Dropdown-Liste, um zwischen den folgenden zwei Modi zu wählen:

• Min/Max preferred - wählen Sie diesen Modus, um die zulässigen Werte (Minimum/Maximum/Bevorzugt) für Via-Durchmesser und Bohrungsgröße als Teil der Regel selbst festzulegen.
• Template preferred - wählen Sie diesen Modus, um Via-Stile verwenden zu können, die über dem Board verfügbare Via-Vorlagen definiert sind.

Modus = Min/Max bevorzugt

Wenn dieser Modus gewählt ist, ändert sich der Bereich „Einschränkungen“ und zeigt die folgenden Optionen an:

• Via Diameter - legt Wertebereiche fest, die in Bezug auf die Durchmesser von Vias einzuhalten sind, die beim Routing der Leiterplatte platziert werden. Die folgenden Einzelwerte können definiert werden:
  • Minimum - der minimal zulässige Wert für den Via-Durchmesser.
  • Maximum - der maximal zulässige Wert für den Via-Durchmesser.
  • Preferred - der bevorzugte Wert für den Via-Durchmesser.
• Via Hole Size - legt Wertebereiche fest, die in Bezug auf die Bohrungsgrößen von Vias einzuhalten sind, die beim Routing der Leiterplatte platziert werden. Die folgenden Einzelwerte können definiert werden:
  • Minimum - der minimal zulässige Wert für die Via-Bohrungsgröße.
  • Maximum - der maximal zulässige Wert für die Via-Bohrungsgröße.
  • Preferred - der bevorzugte Wert für die Via-Bohrungsgröße.

Modus = Vorlage bevorzugt

Wenn dieser Modus gewählt ist, ändert sich der Bereich „Einschränkungen“ und zeigt die folgenden Optionen an:

• Templates List - listet die verfügbaren Via-Vorlagen auf, die mit der Regel verwendet werden können. Dies sind Via-Vorlagen (lokal oder in Pad Via Template Libraries definiert), die dem Leiterplattendesign als Teil von Local Pad & Via Library zur Verfügung gestellt werden (zugänglich über das PCB Pad Via Templates-Panel). Für jede verfügbare Vorlage werden die folgenden Informationen angezeigt:
  • Template Name - der schreibgeschützte Name der Vorlage. Für eine lokale Vorlage wird eine automatisch generierte Benennung gemäß IPC-Standards verwendet. Für eine Vorlage aus einer PvLib kann diese Benennung als Teil der Vorlagenkonfiguration innerhalb dieser Bibliothek angepasst werden.
  • Description - die für die Vorlage verfasste schreibgeschützte Beschreibung.
  • Library - die Bibliothek, aus der die Vorlage stammt. Dies kann <Local> sein (wobei das Via mit dem PCB-Dokument definiert und gespeichert wird) oder der Name der externen Pad Via Template Library (<LibraryName>.PvLib), die dem PCB-Dokument zur Verfügung gestellt wurde.
  • Enabled - aktivieren Sie diese Option, damit die Vorlage während des interaktiven Routings für die Via-Platzierung verfügbar ist.

Regelanwendung

Online-DRC, Batch-DRC, während des Autoroutings und während des interaktiven Routings.

Wenn der Modus der Regel auf Min/Max preferred gesetzt ist, gelten die folgenden Punkte:

• Die Via-Attribute Preferred werden vom Autorouter verwendet.
• Die Via-Attribute Minimum und Maximum werden vom Online-DRC und Batch-DRC berücksichtigt.
• Die Via-Attribute Maximum und Minimum bestimmen außerdem den Bereich zulässiger Werte, die beim interaktiven Routing verwendet werden können – wenn Sie die Taste + (oder *) auf dem Ziffernblock drücken, um Routing-Signallagen umzuschalten und ein Via zu setzen, die Taste / auf dem Ziffernblock drücken, um ein Fanout-Via zu platzieren, oder die Tastenkombination 2 drücken, um ein Via ohne Lagenwechsel zu platzieren.
• Wenn beim interaktiven Routing ein Routing-Via platziert werden soll, können Sie durch die Via-Definitionen Minimum / Preferred / Maximum / User Choice blättern, indem Sie die Taste 4 drücken. Der aktuell ausgewählte Zustand wird im Heads-Up Display und in der Statusleiste angezeigt. Sie können während des Routings auch die Taste Tab drücken, um auf das Properties panel zuzugreifen, wo Sie die Via-Eigenschaften innerhalb des Min/Max-Regelbereichs bearbeiten können. Wenn ein Wert außerhalb seines Bereichs eingegeben wird, wird er automatisch begrenzt.

• Wenn im Layer Stack Manager mehrere Via-Typen definiert sind, zum Beispiel Durchkontaktierungen und Blind-/Buried-Vias, kann es möglich sein, dass für den aktuellen Lagenwechsel unterschiedliche Via-Typen verwendet werden. Drücken Sie in diesem Fall die Taste 6, um durch die zulässigen Via-Typen zu blättern. Der ausgewählte Via-Typ wird im Heads-Up Display und in der Statusleiste angezeigt. Alternativ können Sie die Taste 8 drücken, um ein Popup-Menü der zulässigen Via-Typen anzuzeigen, und auf den gewünschten Typ klicken.

  User Choice bedeutet die zuletzt verwendeten Via-Einstellungen oder die zuletzt gewählte Vorlage. Um die aktuellen Werte für User Choice zu ändern, drücken Sie während des interaktiven Routings Shift+V, wenn ein Via am Cursor „schwebt“. Der Dialog Choose Via Sizes wird geöffnet; wählen Sie eine Via-Vorlage aus oder geben Sie die erforderlichen Werte ein (innerhalb des Min/Max-Regelbereichs).

Wenn der Modus der Regel auf Template preferred gesetzt ist, gelten die folgenden Punkte:

• Wenn beim interaktiven Routing ein Routing-Via platziert werden soll, können Sie durch die aktivierten Via-Vorlagen blättern, indem Sie die Taste 4 drücken. Die ausgewählte Vorlage wird im Heads-Up Display und in der Statusleiste angezeigt. Sie können während des Routings auch die Taste Tab drücken, um auf das Properties panel zuzugreifen, wo Sie die aktuell angewendete Via-Vorlage ändern können.
• Wenn im Layer Stack Manager mehrere Via-Typen definiert sind, zum Beispiel Through-Hole- und Blind/Buried-Vias, kann es sein, dass für den aktuellen Lagenübergang verschiedene Via-Typen verwendet werden können. Drücken Sie in diesem Fall die Taste 6, um durch die zulässigen Via-Typen zu wechseln. Der ausgewählte Via-Typ wird im Heads-Up-Display und in der Statusleiste angezeigt. Alternativ können Sie die Taste 8 drücken, um ein Popup-Menü der zulässigen Via-Typen anzuzeigen, und dann auf den gewünschten Typ klicken.

Hinweis

Um die Größe von Blind- und Buried-Vias zu steuern, können einzelne Regeln eingerichtet werden, die auf die verschiedenen Lagenpaare abzielen. Um beispielsweise die Via-Größe für Blind-Vias zwischen der Top-Lage und Mid-Layer 1 zu steuern, kann der folgende Geltungsbereich (Full Query) verwendet werden:

(StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')

Um die Via-Größe für Buried-Vias zwischen Mid-Layer 2 und Mid-Layer 3 zu steuern, würde der folgende Geltungsbereich verwendet:

(StartLayer = 'Mid-Layer2') and (StopLayer = 'Mid-Layer3')

Alternativ können Sie statt einzelner Regeln die Abfrage einer einzigen Regel mithilfe von ORs wie folgt erweitern:

((StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')) or((StartLayer = ' Mid-Layer2') and (StopLayer = 'Mid-Layer3'))

Fanout-Steuerung

Standardregel: erforderlich i

Diese Regel legt die Fanout-Optionen fest, die beim Fanout der Pads von SMD-Bauteilen im Design verwendet werden, die mit Signal- und/oder Power-Plane-Netzen verbunden sind. Fanout macht ein SMT-Pad aus Routing-Sicht im Wesentlichen zu einem Through-Hole-Pad, indem ein Via und eine Verbindungsleiterbahn hinzugefügt werden. Dadurch erhöht sich die Wahrscheinlichkeit, die Leiterplatte erfolgreich zu routen, erheblich, da ein Signal auf allen Routing-Lagen verfügbar gemacht wird und nicht nur auf der Top- oder Bottom-Lage. Dies ist insbesondere bei hochdichten Designs erforderlich, bei denen der Routing-Platz sehr knapp ist.

Einschränkungen

Standardeinschränkungen für die Fanout-Steuerungsregel (Fanout_Default)

• Fanout Style - legt fest, wie die Fanout-Vias in Bezug auf das SMT-Bauteil platziert werden. Folgende Optionen sind verfügbar:
  • Auto - wählt den Stil, der für die Bauteiltechnologie am besten geeignet ist, um optimale Routing-Platz-Ergebnisse zu erzielen.
  • Inline Rows - Fanout-Vias werden in zwei ausgerichteten Reihen platziert.
  • Staggered Rows - Fanout-Vias werden in zwei versetzten Reihen platziert.
  • BGA - das Fanout erfolgt gemäß den angegebenen BGA-Optionen.
  • Under Pads - Fanout-Vias werden direkt unter den Pads des SMT-Bauteils platziert.
• Fanout Direction - legt die Richtung fest, die für das Fanout verwendet werden soll. Folgende Optionen sind verfügbar:
  • Disable - Fanout in Bezug auf die von der Regel erfassten SMT-Bauteile nicht zulassen.
  • In Only - Fanout nur nach innen. Alle Fanout-Vias und Verbindungsleiterbahnen werden innerhalb des Begrenzungsrechtecks des Bauteils platziert.
  • Out Only - Fanout nur nach außen. Alle Fanout-Vias und Verbindungsleiterbahnen werden außerhalb des Begrenzungsrechtecks des Bauteils platziert.
  • In Then Out - zunächst alle Bauteil-Pads nach innen auffächern. Alle Pads, die in dieser Richtung nicht aufgefächert werden können, sollen nach außen aufgefächert werden (falls möglich).
  • Out Then In - zunächst alle Bauteil-Pads nach außen auffächern. Alle Pads, die in dieser Richtung nicht aufgefächert werden können, sollen nach innen aufgefächert werden (falls möglich).
  • Alternating In and Out - alle Bauteil-Pads (wo möglich) abwechselnd auffächern, zuerst nach innen, dann nach außen.
• Direction From Pad - legt die Richtung fest, die für das Fanout verwendet werden soll. Wenn ein BGA-Bauteil aufgefächert wird, werden seine Pads in Quadranten unterteilt, wobei das Fanout auf die Pads in jedem Quadranten gleichzeitig angewendet wird. Folgende Optionen sind verfügbar:
  • Away From Center - das Fanout für Pads in jedem Quadranten erfolgt in einem 45°-Winkel vom Zentrum des Bauteils weg.
  • North-East - alle Pads in jedem Quadranten werden in nordöstlicher Richtung aufgefächert (45° gegen den Uhrzeigersinn von der Horizontalen).
  • South-East - alle Pads in jedem Quadranten werden in südöstlicher Richtung aufgefächert (45° im Uhrzeigersinn von der Horizontalen).
  • South-West - alle Pads in jedem Quadranten werden in südwestlicher Richtung aufgefächert (135° im Uhrzeigersinn von der Horizontalen).
  • North-West - alle Pads in jedem Quadranten werden in nordwestlicher Richtung aufgefächert (135° gegen den Uhrzeigersinn von der Horizontalen).
  • Towards Center - das Fanout für Pads in jedem Quadranten erfolgt in einem 45°-Winkel zum Zentrum des Bauteils hin. In den meisten Fällen wird eine einheitliche Richtung nicht möglich sein, da der erforderliche Fanout-Platz bereits durch das Fanout-Via eines anderen Pads belegt ist. In diesen Fällen erfolgt das Fanout in der nächsten verfügbaren Richtung (Nordost, Südost, Südwest, Nordwest).
• Via Placement Mode - legt fest, wie die Fanout-Vias in Bezug auf die Pads des BGA-Bauteils platziert werden. Folgende Optionen sind verfügbar:
  • Close To Pad (Follow Rules) - Fanout-Vias werden so nah wie möglich an ihren entsprechenden SMT-Bauteil-Pads platziert, ohne definierte Abstandsregeln zu verletzen.
  • Centered Between Pads - Fanout-Vias werden zwischen den SMT-Bauteil-Pads zentriert.

Regelanwendung

Während des interaktiven Routings und des Autoroutings.

Hinweise

• Die folgenden standardmäßigen Fanout-Steuerungs-Designregeln werden automatisch erstellt und decken die typischen verfügbaren Bauteilgehäusetypen ab (in absteigender Prioritätsreihenfolge aufgeführt). Diese Regeln können bearbeitet oder weitere entsprechend Ihren individuellen Designanforderungen definiert werden.

  • Fanout_BGA – mit einer Abfrage von IsBGA.
  • Fanout_LCC - mit einer Abfrage von IsLCC.
  • Fanout_SOIC - mit einer Abfrage von IsSOIC.
  • Fanout_Small - mit einer Abfrage von (CompPinCount < 5).
  • Fanout_Default - mit einer Abfrage von All.

   

• Der für die Fanout-Vias verwendete Stil folgt den anwendbaren Designregeln Routing Via Style. Zusätzliche Leiterbahnen, die im Rahmen des Fanout-Prozesses vom Pad zum Via verlegt werden, folgen den anwendbaren Designregeln Routing Width.

• Um die Pads eines Bauteils aufzufächern, stellen Sie sicher, dass sich unter diesem Bauteil auf keiner Lage Polygonflächen befinden. Polygone können vor dem Erstellen von Fanouts zurückgestellt und anschließend wiederhergestellt werden.

Drahtbonden

Standardregel: nicht erforderlich

Diese Regel definiert Einschränkungen im Zusammenhang mit Designs, die Wire Bonding enthalten.

Constraints

• Wire To Wire – legt den minimal zulässigen Abstand zwischen 3D-Körpern benachbarter Bonddrähte fest.
• Min Wire Length – legt die minimal zulässige Länge eines Bonddrahts fest.
• Max Wire Length – legt die minimal zulässige Länge eines Bonddrahts fest.
• Bond Finger Margin – legt den minimal zulässigen Randabstand von der Kante eines Bondfinger-Pads fest.

Rule Application

Batch-DRC

Routing differentieller Paare

Standardregel: erforderlich i

Diese Regel definiert die Routing-Breite jedes Netzes in einem differentiellen Paar und den Abstand (oder Spalt) zwischen den Netzen in diesem Paar. Differentielle Paare werden typischerweise mit spezifischen Breiten-/Abstandseinstellungen geroutet, um die erforderliche differentielle Impedanz für dieses Netzpaar bereitzustellen.

Mehr erfahren über Differential Pair Routing

Mehr erfahren über Controlled Impedance Routing

Einschränkungen

Standardeinschränkungen für die Regel für das Routing differentieller Paare

• Min Width - legt die minimal zulässige Breite fest, die für Leiterbahnen beim Routing des differentiellen Paars verwendet werden soll.
• Min Gap - legt den minimal zulässigen Abstand zwischen Primitiven auf unterschiedlichen Netzen innerhalb desselben differentiellen Paars während des Routings fest. Die Einstellungen für Min, Preferred & Max Gap in dieser Designregel werden verwendet, während das differentielle Paar geroutet, neu geroutet oder interaktiv geändert wird (während Interactive Sliding). Beachten Sie, dass diese Gap-Einstellungen NOT bei der Regelprüfung (DRC) verwendet werden. Während der DRC wird der Gap durch die anwendbare Clearance Constraint-Regel geprüft – weitere Informationen zur Verwaltung finden Sie in den Hinweisen unten.
• Preferred Width - legt die bevorzugte Breite fest, die für Leiterbahnen beim Routing des differentiellen Paars verwendet werden soll.
• Preferred Gap - legt den bevorzugten Abstand zwischen Primitiven auf unterschiedlichen Netzen innerhalb desselben differentiellen Paars fest.
• Max Width - legt die maximal zulässige Breite fest, die für Leiterbahnen beim Routing des differentiellen Paars verwendet werden soll.
• Max Gap - legt den maximal zulässigen Abstand zwischen Primitiven auf unterschiedlichen Netzen innerhalb desselben differentiellen Paars fest.
• Max Uncoupled Length - legt den Wert für die maximal zulässige entkoppelte Länge zwischen positiven und negativen Netzen innerhalb des differentiellen Paars fest.

• Use Impedance Profile - diese Option wird verfügbar, wenn im Layer Stack Manager mindestens ein Impedanzprofil definiert ist. Wenn sie aktiviert ist, verwenden Sie die Dropdown-Liste, um das gewünschte Impedanzprofil auszuwählen. Wenn die Regel in diesem Modus konfiguriert ist, werden die auf jeder Routing-Lage erforderliche Preferred Width und der Preferred Gap als Teil des angegebenen Impedanzprofils berechnet. Sobald die Regel definiert ist, werden beim Routing eines differentiellen Paars, das in den Geltungsbereich der Regel fällt, die Leiterbahnbreiten und der Paarabstand automatisch auf die für diese Lage erforderlichen Werte gesetzt, um die angegebene Impedanz zu erfüllen.

  Mehr erfahren über Configuring the Layer Stack for Controlled Impedance Routing.

• Show values for layer stack - diese Option erscheint im Dialog, wenn im Layer Stack Manager mehrere Layer-Stacks definiert sind. Wenn die Leiterplatte mehrere Layer-Stacks enthält, müssen die Einschränkungen für das Routing differentieller Paare für jeden der Layer-Stacks konfiguriert werden, entweder mithilfe der lagenübergreifenden Felder oberhalb der Abbildung oder der lagenspezifischen Felder in der Tabelle Layer Attributes.

  Mehr erfahren über Defining and Configuring Substacks.
• Layer Attributes Table - Der Rasterbereich am unteren Rand des Dialogs zeigt alle im Layer-Stack definierten Signallagen an, sofern die Option Use Impedance Profile nicht aktiviert ist. Ist diese Option aktiviert, werden nur die Lagen angezeigt, die als Teil des ausgewählten Impedanzprofils verfügbar sind. Die Mindest-, Höchst- und bevorzugten Beschränkungen für Breite und Abstand sowie weitere lagenspezifische Informationen werden angezeigt. Die Felder für Routing-Breite und -Abstand können global festgelegt werden, indem die Werte in den Beschränkungsfeldern oberhalb der Abbildung definiert werden, oder individuell, indem Werte direkt in die Tabelle eingegeben werden. Wenn die Option Use Impedance Profile aktiviert ist, werden die erforderlichen Breiteneinträge für jede Lage in der Tabelle automatisch berechnet und eingetragen. In diesem Modus können die Werte für Preferred Width und Preferred Gap nicht bearbeitet werden, die Min- und Max-Werte jedoch schon.

Regelanwendung

Online-DRC, Batch-DRC, interaktives Routing (und Re-Routing), Autorouting, interaktive Längenanpassung (Min Gap wird angewendet) sowie bei interaktiven Änderungen am Paar, etwa beim Verschieben eines Leiterbahnsegments eines der Netze im Paar.

Hinweise

• Während die Breite jedes Netzes in einem differentiellen Paar durch die jeweils geltende Differential Pairs Routing-Regel überwacht wird (und nicht durch eine Width-Regel), wird die Abstandsprüfung zwischen den Netzen dieses Paars weiterhin durch die jeweils geltende Clearance design rule gesteuert. Wenn der für das Routing des differentiellen Paars verwendete Abstandswert kleiner ist als der minimal zulässige Abstand zwischen den Netzen des differentiellen Paars, der durch die Electrical Clearance Design Rule festgelegt ist, tritt eine Verletzung der Electrical Clearance Design Rule auf. Mit anderen Worten: Es muss eine Clearance-Regel definiert werden, die auf das differentielle Paar abzielt (auf der spezifischen Lage, wo dies erforderlich ist), deren Connective-Checking-Modus auf Same Differential Pair gesetzt ist und deren Abstand gleich oder kleiner als der Wert der Beschränkung Min Gap ist, die für diese Lage als Teil der geltenden Differential Pairs Routing-Regel definiert wurde.
• Der Abstand von einem Netz in einem differentiellen Paar zu jedem other elektrischen Objekt, das nicht Teil des Paars ist, wird durch die jeweils geltende Clearance-Regel überwacht.
• Auch wenn sich die optimalen Width-Gap-Einstellungen für den größten Teil der Leiterplatte erreichen lassen, gibt es häufig Bereiche, etwa unter einem BGA-Bauteil, in denen kleinere und engere Width-Gap-Einstellungen verwendet werden müssen. Wenn Min Gap kleiner als Preferred Gap definiert wird, kann der Router die Mitglieder des Paars näher zueinander führen, wo Hindernisse dies erfordern. Das funktioniert zwar, hat aber seinen Preis: Routing-Vorgänge werden deutlich komplexer und sind daher langsamer. Diese Anforderung kann auch durch das Definieren mehrerer Differential-Pair-Routing-Regeln erfüllt werden – eine Regel mit niedrigerer Priorität, die auf das differentielle Paar über die gesamte Leiterplatte abzielt, und eine Regel mit höherer Priorität, die auf das differentielle Paar in dem spezifischen Bereich abzielt, in dem eine engere Width-Gap-Einstellung erforderlich ist. Anschließend zielen Sie auf das differentielle Paar in diesem Bereich, indem Sie für diesen Bereich eine Room Definition rule definieren und diesen Room als Teil des Geltungsbereichs der Differential-Pair-Routing-Regel verwenden, die eine engere Width-Gap-Einstellung erfordert.
• Differential-Pair-Klassen können im Schaltplan zur Verwendung bei der Regelbereichsdefinition definiert werden.

► Erfahren Sie mehr über Differential Pair Clearance Checking