Routing-Regeltypen

Legt die bevorzugte Breite fest, die beim Routen der Leiterplatte für Leiterbahnen verwendet werden soll.

Legt die maximal zulässige Breite fest, die beim Routen der Leiterplatte für Leiterbahnen verwendet werden darf.

Prüft für jede Verbindung im von der Regel erfassten Netz, ob die Breite jedes einzelnen Leiterbahnsegments und Bogens innerhalb des Bereichs zwischen Minimum und Maximum liegt ().

Diese Option wird verfügbar, wenn mindestens ein Impedanzprofil im Layer Stack Manager definiert ist. Wenn sie aktiviert ist, wählen Sie das gewünschte Impedanzprofil aus der Dropdown-Liste aus.

Wenn die Regel in diesem Modus konfiguriert ist, wird die auf jeder Routing-Lage erforderliche bevorzugte Breite im Rahmen des angegebenen Impedanzprofils berechnet. Beim Aktivieren der Option werden auch die minimale und maximale Breite auf diesen Wert gesetzt. Sobald die Regel definiert ist, wird beim Routen eines Netzes im Geltungsbereich der Regel die Leiterbahnbreite automatisch auf die Breite eingestellt, die zum Erreichen der angegebenen Impedanz auf dieser Lage erforderlich ist.

Wenn diese Option aktiviert ist, kann die bevorzugte Breite in der Regel nicht bearbeitet werden, die minimale und maximale Breite hingegen schon.

Erfahren Sie mehr über das Konfigurieren des Lagenaufbaus für impedanzkontrolliertes Routing.

Diese Option wird angezeigt, wenn im Layer Stack Manager mehrere Lagenaufbauten definiert sind. Wenn die Leiterplatte mehrere Lagenaufbauten umfasst, müssen die Breitenvorgaben für jeden Aufbau konfiguriert werden. Verwenden Sie dazu entweder die für alle Lagen geltenden Felder oberhalb der Abbildung oder die lagenspezifischen Felder in der Lagenattributtabelle ( ).

Erfahren Sie mehr über das Definieren und Konfigurieren von Teillagenaufbauten.

Der Tabellenbereich unten im Dialog zeigt alle im Lagenaufbau definierten Signallagen an, sofern die Option Use Impedance Profile nicht aktiviert ist. Ist diese Option aktiviert, werden nur die Lagen angezeigt, die als Teil des ausgewählten Impedanzprofils verfügbar sind.

Die Tabelle zeigt die minimale, maximale und bevorzugte Routing-Breite sowie weitere lagenspezifische Informationen an. Die Routing-Breiten können global festgelegt werden, indem die Werte in den Vorgabefeldern oberhalb der Abbildung definiert werden, oder einzeln durch direkte Eingabe in die Tabelle.

Wenn die Option Use Impedance Profile aktiviert ist, werden die erforderlichen Breiteneinträge für jede Lage automatisch berechnet und in die Tabelle eingetragen. In diesem Modus können die Werte für die bevorzugte Breite nicht bearbeitet werden, die Werte für die minimale und maximale Breite hingegen schon.

• Die Einstellungen Min Width und Max Width definieren den Bereich der zulässigen Werte, die beim interaktiven Routing verwendet werden können. Drücken Sie während des Routings die Taste 3, um zwischen den Einstellungen für minimale, bevorzugte, maximale und benutzerdefinierte Breite zu wechseln, oder drücken Sie Tab, um die Leiterbahnbreite im Panel Properties zu bearbeiten. Wird ein Wert außerhalb des Min-Max-Bereichs eingegeben, wird er automatisch auf den nächstgelegenen Grenzwert begrenzt.

• Die Einstellung Preferred Width wird vom Autorouter berücksichtigt.

• Die Einstellungen Min Width und Max Width definieren die unteren und oberen Grenzwerte, die von der Online-DRC und der Batch-DRC verwendet werden.

Definiert die Topologie für die Netze, die vom Geltungsbereich (vollständige Abfrage) der Regel erfasst werden. Die folgenden Topologien können angewendet werden:

• Shortest - Verbindet alle Knoten im Netz so, dass die kürzeste Gesamtverbindungslänge entsteht.

• Horizontal - Verbindet alle Knoten miteinander, wobei kurze horizontale Verbindungen gegenüber kurzen vertikalen Verbindungen im Verhältnis 5:1 bevorzugt werden. Verwenden Sie diese Methode, um das Routing in horizontaler Richtung zu erzwingen.

• Vertical - Verbindet alle Knoten miteinander, wobei kurze vertikale Verbindungen gegenüber kurzen horizontalen Verbindungen im Verhältnis 5:1 bevorzugt werden. Verwenden Sie diese Methode, um das Routing in vertikaler Richtung zu erzwingen.

• Daisy-Simple - Verknüpft alle Knoten nacheinander zu einer Kette. Die Reihenfolge wird so berechnet, dass sich die kürzeste Gesamtlänge ergibt. Wenn ein Quell- und ein Terminierungspad angegeben sind, werden alle anderen Pads zwischen ihnen so verkettet, dass die kürzestmögliche Länge entsteht. Bearbeiten Sie ein Pad, um es als Quelle oder Terminierung festzulegen. Wenn mehrere Quellen (oder Terminierungen) angegeben sind, werden diese am jeweiligen Ende miteinander verkettet.

• Daisy-MidDriven - Platziert die Quellknoten in der Mitte der Daisy Chain, verteilt anschließend die Lasten gleichmäßig und verkettet sie auf beiden Seiten der Quellen. Es sind zwei Terminierungen erforderlich, eine für jedes Ende. Mehrere Quellknoten werden in der Mitte miteinander verkettet. Wenn nicht genau zwei Terminierungen vorhanden sind, wird die Topologie Daisy-Simple verwendet.

• Daisy-Balanced - Verteilt alle Lasten auf gleich lange Ketten, wobei die Gesamtzahl der Ketten der Anzahl der Terminierungen entspricht. Diese Ketten werden dann sternförmig mit der Quelle verbunden. Mehrere Quellknoten werden miteinander verkettet.

• Starburst - Verbindet jeden Knoten direkt mit dem Quellknoten. Wenn Terminierungen vorhanden sind, werden diese jeweils hinter den Lastknoten angeschlossen. Mehrere Quellknoten werden wie bei der Topologie Daisy-Balanced miteinander verkettet.

Bei Verwendung des Autorouters wird die Routing-Richtung für jede aktivierte Signallage im Design im Rahmen der Einrichtung des Situs Autorouters festgelegt. Die Richtungen werden im Dialog „Layer Directions“ angegeben, der durch Klicken auf die Schaltfläche Edit Layer Directions im Dialog „Situs Routing Strategies“ geöffnet wird.

Legt fest, welcher Eckenstil beim Routing verwendet werden soll. Die folgenden drei Stile stehen zur Verfügung:

• 90 Degrees

• 45 Degrees

• Rounded

Mit diesen beiden Feldern können Sie einen Mindest- und einen Höchstwert für den Rücksprung bei Verwendung der Eckenstile 45 Degrees und Rounded festlegen. Der Rücksprung ist der Abstand von der „tatsächlichen“ Eckposition (die bei Verwendung des Stils 90 Degrees entstehen würde) bis zu dem Punkt, an dem der Autorouter mit dem Abschrägen oder Abrunden beginnen soll. Damit wird die Größe der Abschrägung bzw. der Eckenradius gesteuert.

Wählen Sie über die Dropdown-Liste einen der folgenden beiden Modi aus:

• Min/Max preferred – wählen Sie diesen Modus, um die zulässigen Werte (Minimum/Maximum/Bevorzugt) für den Durchmesser und den Bohrungsdurchmesser der Via direkt in der Regel festzulegen.

• Template preferred – wählen Sie diesen Modus, um Via-Stile verwenden zu können, die über die für die Leiterplatte verfügbaren Via-Vorlagen definiert sind.

Mode = Min/Max preferred

(Einstellungen der Randbedingungen)

Via Diameter – legt die Werte Minimum, Preferred und Maximum für den Durchmesser der beim Routing platzierten Vias fest.

Via Hole Size – legt die Werte Minimum, Preferred und Maximum für die Bohrungsdurchmesser der beim Routing platzierten Vias fest.

Mode = Min/Max preferred

(Ändern der Via-Größe während des Routings)

Die Routing-Designregel Via Style definiert die X-Y-Eigenschaften der Via. Wenn eine Via während des interaktiven Routings platziert wird, können Sie durch Drücken der Taste 4 zwischen den Via-Definitionen Minimum / Preferred / Maximum / User Choice wechseln. Die aktuell ausgewählte Einstellung wird im Heads-Up-Display und in der Statusleiste angezeigt. Sie können während des Routings auch die Taste Tab drücken, um das Panel Properties zu öffnen. Dort können Sie die Via-Eigenschaften innerhalb des durch die Regel festgelegten Min-/Max-Bereichs bearbeiten. Wenn ein Wert außerhalb dieses Bereichs eingegeben wird, wird er automatisch auf den entsprechenden Grenzwert begrenzt.

Mode = Template preferred

(Einstellungen der Randbedingungen)

Templates List – listet die verfügbaren Via-Vorlagen auf, die mit der Regel verwendet werden können. Dabei handelt es sich um Via-Vorlagen (lokal oder in Pad-Via-Vorlagenbibliotheken definiert), die dem Leiterplattendesign als Teil von Local Pad & Via Library zur Verfügung gestellt werden (zugänglich über das Panel „PCB Pad Via Templates“). Für jede verfügbare Vorlage werden die folgenden Informationen angezeigt:

• Template Name – der schreibgeschützte Name der Vorlage. Bei einer lokalen Vorlage wird ein automatisch generierter Name gemäß den IPC-Normen verwendet. Bei einer Vorlage aus einer PvLib kann dieser Name im Rahmen der Vorlagenkonfiguration in dieser Bibliothek angepasst werden.

• Description – die schreibgeschützte Beschreibung der Vorlage.

• Library – die Bibliothek, aus der die Vorlage stammt. Dies kann <Local> sein (wobei die Via im PCB-Dokument definiert und mit diesem gespeichert wird) oder der Name der externen Pad-Via-Vorlagenbibliothek (<LibraryName>.PvLib), die dem PCB-Dokument zur Verfügung gestellt wurde.

• Enabled – aktivieren Sie diese Option, um die Vorlage für die Via-Platzierung während des interaktiven Routings verfügbar zu machen.

Mode = Template preferred

(Ändern der Via-Größe während des Routings)

Wenn während des interaktiven Routings eine Routing-Via platziert werden soll, können Sie durch Drücken der Taste 4 zwischen den aktivierten Via-Vorlagen wechseln. Die ausgewählte Vorlage wird im Heads-Up-Display und in der Statusleiste angezeigt. Sie können während des Routings auch die Taste Tab drücken, um das Panel „Properties“ zu öffnen. Dort können Sie die aktuell verwendete Via-Vorlage ändern.

Um die Größe von Blind- und Buried-Vias zu steuern, können individuelle Regeln für die verschiedenen Lagenpaare eingerichtet werden. Um beispielsweise die Via-Größe für Blind-Vias zwischen der obersten Lage und der Innenlage 1 zu steuern, kann der folgende Gültigkeitsbereich (vollständige Abfrage) verwendet werden:

(StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')

Um die Via-Größe für Buried-Vias zwischen Innenlage 2 und Innenlage 3 zu steuern, wird der folgende Gültigkeitsbereich verwendet:

(StartLayer = 'Mid-Layer2') and (StopLayer = 'Mid-Layer3')

Alternativ können Sie, anstatt einzelne Regeln zu erstellen, die Abfrage einer einzigen Regel mithilfe von OR-Verknüpfungen wie folgt erweitern:

((StartLayer = 'Top Layer') and (StopLayer = 'Mid-Layer1')) or((StartLayer = ' Mid-Layer2') and (StopLayer = 'Mid-Layer3'))

Bei der Online-DRC, der Batch-DRC, beim Autorouting und beim interaktiven Routing. Wenn der Modus der Regel auf Min/Max preferred eingestellt ist, gilt Folgendes:

• Die Via-Attribute Preferred werden vom Autorouter verwendet.

• Die Via-Attribute Minimum und Maximum werden von der Online-DRC und der Batch-DRC berücksichtigt.

Legt fest, wie die Fanout-Vias relativ zum SMT-Bauteil platziert werden. Folgende Optionen stehen zur Verfügung:

• Auto - Wählt den für die Bauteiltechnologie am besten geeigneten Stil, um optimalen Platz für das Routing zu schaffen.

• Inline Rows - Fanout-Vias werden in zwei fluchtenden Reihen platziert.

• Staggered Rows - Fanout-Vias werden in zwei versetzten Reihen platziert.

• BGA - Das Fanout erfolgt gemäß den festgelegten BGA-Optionen.

• Under Pads - Fanout-Vias werden direkt unter den Pads des SMT-Bauteils platziert.

Legt die Richtung für das Fanout fest. Folgende Optionen stehen zur Verfügung:

• Disable - Lässt kein Fanout für die von der Regel erfassten SMT-Bauteile zu.

• In Only - Fanout ausschließlich nach innen. Alle Fanout-Vias und verbindenden Leiterbahnen werden innerhalb des umschließenden Rechtecks des Bauteils platziert.

• Out Only - Fanout ausschließlich nach außen. Alle Fanout-Vias und verbindenden Leiterbahnen werden außerhalb des umschließenden Rechtecks des Bauteils platziert.

• In Then Out - Führt das Fanout zunächst für alle Bauteilpads nach innen aus. Bei allen Pads, für die ein Fanout in dieser Richtung nicht möglich ist, soll es nach außen erfolgen (sofern möglich).

• Out Then In - Führt das Fanout zunächst für alle Bauteilpads nach außen aus. Bei allen Pads, für die ein Fanout in dieser Richtung nicht möglich ist, soll es nach innen erfolgen (sofern möglich).

• Alternating In and Out - Führt das Fanout für alle Bauteilpads (sofern möglich) abwechselnd zuerst nach innen und dann nach außen aus.

Legt die Richtung für das Fanout fest. Beim Fanout eines BGA-Bauteils werden dessen Pads in Quadranten unterteilt. Das Fanout wird für die Pads jedes Quadranten gleichzeitig ausgeführt. Folgende Optionen stehen zur Verfügung:

• Away From Center - Das Fanout der Pads in jedem Quadranten erfolgt in einem Winkel von 45° vom Mittelpunkt des Bauteils weg.

• North-East - Das Fanout aller Pads in jedem Quadranten erfolgt nach Nordosten (45° gegen den Uhrzeigersinn zur Horizontalen).

• South-East - Das Fanout aller Pads in jedem Quadranten erfolgt nach Südosten (45° im Uhrzeigersinn zur Horizontalen).

• South-West - Das Fanout aller Pads in jedem Quadranten erfolgt nach Südwesten (135° im Uhrzeigersinn zur Horizontalen).

• North-West - Das Fanout aller Pads in jedem Quadranten erfolgt nach Nordwesten (135° gegen den Uhrzeigersinn zur Horizontalen).

• Towards Center - Das Fanout der Pads in jedem Quadranten erfolgt in einem Winkel von 45° zum Mittelpunkt des Bauteils hin. In den meisten Fällen ist eine einheitliche Richtung nicht möglich, da der erforderliche Fanout-Platz bereits durch das Fanout-Via eines anderen Pads belegt ist. In diesen Fällen erfolgt das Fanout in der nächsten verfügbaren Richtung (Nordosten, Südosten, Südwesten, Nordwesten).

Legt fest, wie die Fanout-Vias relativ zu den Pads des BGA-Bauteils platziert werden. Folgende Optionen stehen zur Verfügung:

• Close To Pad (Follow Rules) - Fanout-Vias werden so nah wie möglich an den zugehörigen SMT-Bauteilpads platziert, ohne die definierten Abstandsregeln zu verletzen.

• Centered Between Pads - Fanout-Vias werden mittig zwischen den SMT-Bauteilpads platziert.

Die folgenden standardmäßigen Designregeln zur Fanout-Steuerung werden automatisch erstellt und decken die gängigen Bauteilgehäusetypen ab (in absteigender Priorität aufgeführt). Diese Regeln können bearbeitet oder weitere Regeln entsprechend Ihren individuellen Designanforderungen definiert werden.

• Fanout_BGA – mit der Abfrage IsBGA.

• Fanout_LCC - mit der Abfrage IsLCC.

• Fanout_SOIC - mit der Abfrage IsSOIC.

• Fanout_Small - mit der Abfrage (CompPinCount < 5).

• Fanout_Default - mit der Abfrage All.

Diese Option ist verfügbar, wenn mindestens ein Impedanzprofil im Layer Stack Manager definiert ist. Wenn die Option aktiviert ist, wählen Sie das gewünschte Impedanzprofil aus der Dropdown-Liste aus. Wenn die Regel in diesem Modus konfiguriert ist, werden die erforderlichen Werte für Preferred Width und Preferred Gap auf jeder Routing-Lage im Rahmen des angegebenen Impedanzprofils berechnet. Sobald die Regel definiert ist, werden beim Routen eines differenziellen Paars, das in den Geltungsbereich der Regel fällt, die Leiterbahnbreiten und der Paarabstand automatisch auf die Werte eingestellt, die auf der jeweiligen Lage zum Erreichen der angegebenen Impedanz erforderlich sind.

Erfahren Sie mehr über das Konfigurieren des Lagenaufbaus für impedanzkontrolliertes Routing.

Diese Option wird im Dialog angezeigt, wenn mehrere Lagenaufbauten im Layer Stack Manager definiert sind. Wenn die Leiterplatte mehrere Lagenaufbauten enthält, müssen die Routing-Vorgaben für differenzielle Paare für jeden Lagenaufbau konfiguriert werden. Verwenden Sie dazu entweder die für alle Lagen geltenden Felder oberhalb der Abbildung oder die lagenspezifischen Felder in der Tabelle der Lagenattribute, oder wählen Sie ein Impedanzprofil aus.

Erfahren Sie mehr über das Definieren und Konfigurieren von Teil-Lagenaufbauten.

Der Tabellenbereich unten im Dialog zeigt alle im Lagenaufbau definierten Signallagen an, sofern kein Impedanzprofil ausgewählt ist. Ist ein Impedanzprofil ausgewählt, werden nur die Lagen angezeigt, die Teil dieses Profils sind. Angezeigt werden die Vorgaben für die minimale, maximale und bevorzugte Breite und den entsprechenden Abstand sowie weitere lagenspezifische Informationen. Die Routing-Felder Width und Gap können global über die Vorgabefelder oberhalb der Abbildung oder individuell durch direkte Eingabe der Werte in die Tabelle festgelegt werden. Wenn ein Impedanzprofil ausgewählt ist, werden die erforderlichen Einträge für die bevorzugte Breite automatisch berechnet und für jede Lage in die Tabelle eingetragen. In diesem Modus können die Werte für Preferred Width und Preferred Gap nicht bearbeitet werden, die Werte für Min und Max jedoch schon.

Beim Definieren der Werte für die minimale, maximale und bevorzugte Breite und/oder den entsprechenden Abstand hebt der Layer Attributes Table ungültige Einträge durch rote Schrift hervor. Dies kann beispielsweise passieren, wenn Sie einen minimalen Vorgabewert angeben, der größer als der maximale Vorgabewert ist, oder einen bevorzugten Vorgabewert festlegen, der unter dem minimalen oder über dem maximalen Vorgabewert liegt. Die fehlerhafte Regeldefinition wird zusätzlich dadurch hervorgehoben, dass der Regelname sowohl im Ordnerstrukturbereich als auch in den entsprechenden Übersichtslisten im Dialog PCB Rules and Constraints Editor rot dargestellt wird.

Während die Breite jedes Netzes in einem differenziellen Paar durch die jeweils geltende Regel „Differential Pairs Routing“ überwacht wird (und nicht durch eine Width-Regel), wird die Abstandsprüfung zwischen den Netzen dieses Paars weiterhin durch die jeweils geltende Clearance-Designregel bestimmt. Ist der Routing-Abstand des differenziellen Paars kleiner als der zulässige Mindestabstand zwischen unterschiedlichen Netzen auf der Leiterplatte, verletzen die Netze in den differenziellen Paaren die Abstandsvorgabe. Um dies zu vermeiden, muss eine separate Abstandsvorgabe erstellt werden, die den Abstand zwischen den Netzen differenzieller Paare auf denselben Wert wie Diff Pair Gap setzt. 

Setzen Sie dazu im Constraint Manager den Wert für Clearance für die Paare auf denselben Wert wie Diff Pair Gap. Dies wird auf der ersten Folie der obigen Diashow zum Routing differenzieller Paare gezeigt, in der der Abstand für die differenziellen Paare auf 0.12446mm gesetzt wurde.

Fügen Sie dazu im PCB Rules and Constraints Editor eine zusätzliche Clearance-Vorgabe hinzu, die auf denselben Abstandswert wie Diff Pair Gap eingestellt ist und bei der die Option Same Differential Pair ausgewählt ist. Dies wird auf der vierten Folie der obigen Diashow zum Routing differenzieller Paare gezeigt, in der der Abstand für die differenziellen Paare auf 0.127mm gesetzt wurde.

Während die optimalen Einstellungen für Breite und Abstand möglicherweise auf dem größten Teil der Leiterplatte realisierbar sind, gibt es häufig Bereiche, etwa unter einem BGA-Bauteil, in denen geringere Breiten und engere Abstände verwendet werden müssen. Wenn Min Gap kleiner als Preferred Gap definiert wird, kann der Router die Leiterbahnen des Paars dort näher zusammenführen, wo Hindernisse dies erfordern. Dies funktioniert zwar, hat jedoch seinen Preis: Die Routing-Vorgänge werden deutlich komplexer und sind daher langsamer.

Diese Anforderung lässt sich auch durch die Definition mehrerer Routing-Regeln für differenzielle Paare erfüllen: eine Regel mit niedrigerer Priorität, die für das differenzielle Paar auf der gesamten Leiterplatte gilt, und eine Regel mit höherer Priorität, die für das differenzielle Paar in dem bestimmten Bereich gilt, in dem geringere Breiten und Abstände erforderlich sind. Sie erfassen das differenzielle Paar in diesem Bereich dann gezielt, indem Sie eine Room-Definition-Regel für diesen Bereich definieren und diesen Room als Teil des Geltungsbereichs der Routing-Regel für differenzielle Paare verwenden, die geringere Breiten und Abstände erfordert.

Online-DRC, Batch-DRC, interaktives Routing (und erneutes Routing), Autorouting, interaktiver Längenabgleich (Min Gap wird angewendet) sowie beim interaktiven Ändern des Paars, beispielsweise beim Verschieben eines Leiterbahnsegments eines der Netze im Paar.