Das Routen der Verbindungen auf einer Leiterplatte ist eine komplexe und zeitaufwendige Aufgabe. Bei großen oder dicht bestückten Leiterplatten kann der Routing-Prozess für einen Designer erheblich Zeit in Anspruch nehmen – dabei kann ein Autorouter unterstützen.
Der Situs™-Autorouter von Altium Designer verwendet eine topologische Analysetechnik, um den Leiterplattenraum abzubilden. Im Gegensatz zu geometrischer oder formbasierter Abbildung ist diese nicht von der Form oder den Koordinaten von Hindernissen abhängig. Die topologische Abbildung bietet größere Flexibilität bei der Bestimmung des Routing-Pfads und eine uneingeschränkte Routing-Richtung.
Der Name Situs stammt aus Situs Analysis, einem Teilgebiet der Mathematik, das die Eigenschaften geometrischer Figuren oder Körper untersucht, die normalerweise nicht durch Änderungen von Größe oder Form beeinflusst werden und heute allgemein als Topologie bekannt sind.
Autorouting der Leiterplatte
Der topologische Router Situs bringt einen neuen Ansatz für die Herausforderung des Autoroutings. Er verwendet zunächst eine fortschrittliche topologische Abbildung, um den Routing-Pfad zu definieren, und greift dann auf eine Vielzahl bewährter Routing-Algorithmen zurück, um diesen „menschenähnlichen“ Pfad in ein hochwertiges Routing umzusetzen. Als integraler Bestandteil des PCB-Editors folgt er den elektrischen und Routing-Regeldefinitionen der Leiterplatte.
Board-Setup
Obwohl Situs einfach einzurichten und auszuführen ist, gibt es bestimmte Punkte, die Sie beachten sollten, um ein optimales Routing zu erzielen.
Bauteilplatzierung
Letztlich hat die Platzierung der Bauteile den größten Einfluss auf die Routing-Leistung. Der PCB-Editor von Altium Designer enthält eine Reihe von Werkzeugen, wie z. B. dynamisch optimierte Verbindungslinien, mit denen Sie die Bauteilplatzierung fein abstimmen können. Die optimale Bauteilplatzierung ist erreicht, wenn die Verbindungslinien so kurz und so wenig „verheddert“ wie möglich sind.
Weitere bewährte Designpraktiken sind unter anderem: Bauteile so zu platzieren, dass ihre Pads auf einem regelmäßigen Raster liegen (um den freien Raum zwischen den Pads für das Routing zu maximieren), ähnlich große SMD-Bauteile auf doppelseitigen Leiterplatten exakt gegenüberliegend zu platzieren und die Datenblätter der Bauteilhersteller hinsichtlich Richtlinien zur Platzierung von Entkopplungskondensatoren zu konsultieren. Dies ist keine vollständige Liste von Platzierungsaspekten, sondern lediglich einige Vorschläge.
Keepouts
Der Router benötigt eine geschlossene Begrenzung, die aus platzierten Keepout-Objekten besteht. Typischerweise folgt diese Begrenzung dem Rand der Leiterplatte. Platzierte Objekte beachten die jeweils geltende Abstandsregel, um sicherzustellen, dass sie einen geeigneten Abstand zu dieser Begrenzung einhalten und damit alle mechanischen oder elektrischen Abstandsanforderungen des Designs erfüllen. Der Router beachtet außerdem Keepouts innerhalb dieser äußeren Begrenzung sowie lagerspezifische Keepouts.
Sie können eine geschlossene Begrenzung erstellen, die dem Rand der Leiterplattenform folgt, indem Sie den Dialog Line/Arc Primitives from Board Shape verwenden. Weitere Informationen zu Keepouts finden Sie unter Object Specific Keepouts.
Polygonflächen
Polygon- (oder Kupfer-) Flächen können entweder massiv sein (gefüllt mit einer oder mehreren Kupferregionen) oder schraffiert (aus Leiterbahnen und Bögen aufgebaut). Eine mittelgroße bis große schraffierte Polygonfläche umfasst eine große Anzahl von Leiterbahnen und Bögen. Zwar kann der Router eine Leiterplatte routen, die solche Polygonflächen enthält, doch die schiere Anzahl der dadurch eingeführten Objekte erhöht die Komplexität des Routing-Prozesses.
Typischerweise sollten Polygonflächen vor dem Routing nur dann platziert werden, wenn sie erforderlich sind, beispielsweise wenn sie zum Aufbau ungewöhnlich geformter Vorab-Routings verwendet werden, etwa für die eingehende Netzspannungsführung oder eine kritische Massefläche. Andernfalls ist es vorzuziehen, Polygonflächen erst nach Abschluss des Routings zum Design hinzuzufügen.
Ist es routbar?
Ein Autorouter ist der Versuch des Menschen, den Routing-Prozess zu verstehen und zu modellieren und diesen Prozess dann automatisch zu reproduzieren. Wenn die Leiterplatte einen Bereich enthält, der nicht von Hand geroutet werden kann, dann wird er auch nicht automatisch geroutet werden. Wenn der Router bei einem Bauteil oder einem Abschnitt der Leiterplatte ständig scheitert, sollten Sie versuchen, diesen Bereich interaktiv zu routen. Möglicherweise gibt es Platzierungs- oder Regelkonfigurationsprobleme, die ein Routing grundsätzlich unmöglich machen.
Vorab-Routing
Routen Sie kritische Netze vorab und sperren Sie sie, falls es wesentlich ist, dass sie durch den Routing-Prozess nicht verändert werden, indem Sie die Option Lock All Pre-routes im Dialog Situs Routing Strategies aktivieren. Vermeiden Sie jedoch unnötiges Sperren; eine große Anzahl gesperrter Objekte kann das Routing-Problem erheblich erschweren.
Netze mit differentiellen Paaren müssen vor der Verwendung des Autorouters manuell geroutet und gesperrt werden. Andernfalls ist es sehr wahrscheinlich, dass sich das Routing ändert und die Signalintegrität des differentiellen Paars beeinträchtigt wird.
Konfigurieren der Designregeln
Der Begriff default rule wird verwendet, um eine Regel mit einem Query-Bereich von All zu beschreiben.
Wenn eine Regel Mindest-, bevorzugte und Höchstwerte enthält, verwendet der Autorouter den bevorzugten Wert.
Stellen Sie sicher, dass die Routing-Designregeln für die von Ihnen verwendete Leiterplattentechnologie geeignet sind. Schlecht abgestimmte oder ungeeignete Designregeln können zu sehr schlechter Autorouting-Leistung führen. Beachten Sie, dass der Router alle elektrischen und Routing-Designregeln beachtet, mit Ausnahme der Regel Routing Corners.
Regeln werden im Dialog PCB Rules and Constraints Editor (Design » Rules) definiert, auf den direkt über den Dialog Situs Routing Strategies zugegriffen werden kann.
Wenn eine Regel Mindest-, bevorzugte und Höchstwerte enthält, verwendet der Autorouter den bevorzugten Wert.
Das Regelsystem von Altium Designer ist hierarchisch aufgebaut. Die Idee ist, dass Sie mit einer Standardregel für alle Objekte beginnen und dann zusätzliche Regeln hinzufügen, um gezielt andere Objekte mit abweichenden Anforderungen anzusprechen. Beispielsweise sollten Sie eine Standardregel für die Routing-Breite haben, die die am häufigsten auf der Leiterplatte verwendete Routing-Breite abdeckt, und anschließend weitere Regeln hinzufügen, um gezielt andere Netze, Netzklassen usw. anzusprechen.
Um zu prüfen, ob eine Regel die richtigen Objekte anspricht, kopieren Sie die Query der Regel in das PCB Filter panel und Apply sie. Nur die von der Regel angesprochenen Objekte sollten den Filter passieren und weiterhin in voller Stärke angezeigt werden. Alternativ können Sie das PCB Rules And Violations panel verwenden, um die Regelanwendung für jede definierte Regel der aktuellen Leiterplatte schnell zu überprüfen.
Die wichtigsten Regeln sind die Regeln Width und Clearance. Diese Routing-Technologieeinstellungen definieren, wie dicht das Routing „gepackt“ werden kann. Deren Auswahl ist ein Abwägungsprozess: Je breiter die Leiterbahnen und je größer der Abstand, desto einfacher ist die Fertigung der Leiterplatte; je schmaler dagegen Leiterbahnen und Abstände sind, desto einfacher lässt sich die Leiterplatte routen. Es ist ratsam, Ihren Leiterplattenfertiger zu konsultieren, um dessen „Preispunkte“ für Routing-Breiten und Abstände zu ermitteln – also jene Werte, bei deren Unterschreitung geringere Fertigungsausbeuten und teurere PCBs zu erwarten sind. Neben der Erfüllung der elektrischen Anforderungen des Designs sollte die Routing-Technologie auch passend zur Bauteiltechnologie gewählt werden, damit jeder Pin herausgeführt werden kann.
Die dritte Regel, die Teil der Routing-Technologie ist, ist Routing Via Style. Auch sie sollte passend zu den verwendeten Leiterbahnbreiten und Abständen gewählt werden, wobei die Fertigungskosten der gewählten Bohrungsgröße und des Restrings zu berücksichtigen sind.
Sie sollten außerdem übermäßig viele oder unnötige Regeln vermeiden – je mehr Regeln, desto mehr Verarbeitungszeit und desto langsamer das Routing. Regeln können deaktiviert werden, wenn sie für das Autorouting nicht erforderlich sind.
Routing-Breite
Stellen Sie sicher, dass es eine Width rule mit einer Query von All gibt (eine Standardregel) und dass die bevorzugte Einstellung für die am häufigsten benötigte Routing-Breite geeignet ist. Stellen Sie sicher, dass diese Breite in Kombination mit der passenden Abstandsregel erlaubt, alle Pads anzurouten. Konfigurieren Sie zusätzliche Regeln für die Routing-Breite für Netze, die breitere oder schmalere Leiterbahnen erfordern.
Wenn es Fine-Pitch-Bauteile gibt, deren Pins zu Netzen mit größeren Routing-Breiten gehören – zum Beispiel Versorgungsnetze –, testen Sie das Herausführen von einem Versorgungspin und routen Sie auch den Pin auf jeder Seite davon, um sicherzustellen, dass diese Pins physisch tatsächlich geroutet werden können.
Abstandsbedingung
Prüfen Sie, ob besondere Abstandsanforderungen bestehen, etwa bei Fine-Pitch-Bauteilen, deren Pads näher beieinander liegen als die Standardabstände der Leiterplatte. Dies kann mit einer passend abgegrenzten und priorisierten Designregel berücksichtigt werden. Beachten Sie, dass Sie zwar eine Regel definieren können, die auf einen Footprint abzielt, diese jedoch nicht das Routing erfasst, das mit diesem Footprint verbunden ist. Wie bereits im Abschnitt Routing-Breite erwähnt, sollten Sie durch Testrouting sicherstellen, dass die Bauteilpins routbar sind.
Routing Via Style
Stellen Sie sicher, dass es eine Regel Routing Via Style rule mit einer Query von All gibt und dass die bevorzugte Einstellung geeignet ist. Fügen Sie Regeln mit höherer Priorität für jene Netze hinzu, die einen anderen Via-Stil als die Standardregel benötigen.
Altium Designer unterstützt Blind- und Buried-Vias. Ob diese verwendet werden, wird durch die Layerwechsel bestimmt, die durch die im Layer Stack Manager (Design » Layer Stack Manager) definierten Via Types erlaubt sind. Wie beim interaktiven Routing prüft der Autorouter beim Wechsel zwischen zwei Layern die aktuellen Via-Type-Definitionen – wenn diese Layer als Blind- oder Buried-Layerpaar definiert sind, dann hat das platzierte Via diese Layer als Start- und Endlayer. Es ist wichtig, die Einschränkungen bei der Verwendung von Blind-/Buried-Vias zu verstehen; sie sollten nur in Abstimmung mit Ihrem Fertiger verwendet werden. Neben den Einschränkungen durch die Fertigungs-Stackup-Technologie gibt es auch Überlegungen hinsichtlich Zuverlässigkeit und Zugänglichkeit für Tests. Manche Designer halten es für besser, mehr Routing-Layer hinzuzufügen, als Blind-/Buried-Vias zu verwenden.
Routing-Layer
Stellen Sie sicher, dass es eine Regel Routing Layers rule mit einer Query von All gibt. Alle aktivierten Signallayer (definiert im Layer-Stack) werden aufgelistet. Aktivieren Sie nach Bedarf die Layer, auf denen Routing erlaubt sein soll. Fügen Sie Regeln mit höherer Priorität für Netze hinzu, die nur auf bestimmten Layern geroutet werden sollen.
Wenn Sie ein bestimmtes Netz (oder eine Netzklasse) vom Routing durch den Autorouter ausschließen möchten, definieren Sie eine Routing-Layer-Regel, die auf dieses Netz oder diese Netzklasse abzielt, und stellen Sie im Bereich Constraints für diese Regel sicher, dass die Option Allow Routing für jeden aktivierten Signallayer deaktiviert ist. Die Priorität dieser Regel muss höher sein als die der Standardregel (derjenigen mit einer Query von All).
Layer Directions
Bevorzugte Routing-Richtungen werden im Dialog Layer Directions festgelegt, der über den Dialog Situs Routing Strategies aufgerufen wird. Alle aktivierten Signallagen (wie im Layer-Stack definiert) werden aufgelistet.
Wählen Sie geeignete Layer-Richtungen passend zum Verlauf der Verbindungslinien. Situs verwendet topologisches Mapping zur Definition von Routing-Pfaden und ist daher nicht darauf beschränkt, horizontal und vertikal zu routen. Typischerweise ist es am besten, die Außenlagen horizontal und vertikal auszurichten. Wenn Sie jedoch eine Multilayer-Platine mit einer großen Anzahl von Verbindungen in einem Winkel von „2 Uhr“ haben, dann setzen Sie eine oder mehrere Innenlagen auf diese bevorzugte Routing-Richtung. Insbesondere der Durchlauf „Layer Patterns“ nutzt diese Information, und die Wahl der richtigen Richtung kann die Routing-Performance sowohl hinsichtlich Zeit als auch Qualität erheblich beeinflussen. Beachten Sie, dass Sie bei der Verwendung von schrägen Lagen keine Partnerlage benötigen, die um 90 Grad zu dieser Lage verläuft, da der Router typischerweise horizontal oder vertikal routet, wenn er auf einer schrägen Lage einem Hindernis ausweichen muss.
Vermeiden Sie die Richtung Any – die Lage, die zum Routen einer Verbindung ausgewählt wird, basiert darauf, wie gut die Verbindung mit der Layer-Richtung ausgerichtet ist; daher wird diese Lage zur letzten Ausweichmöglichkeit. Die Richtung Any wird typischerweise nur bei einseitigen Platinen verwendet.

Der Dialog Layer Directions
Options and Controls of the Layer Directions Dialog
Der Dialog zeigt ein Raster, in dem jede Signallage aufgeführt ist, wie sie im Layer-Stack definiert ist. Jede Lage wird anhand der folgenden Angaben dargestellt:
-
Layer - der Name der Signallage.
-
Current Setting - die aktuell gewählte bevorzugte Routing-Richtung für die Lage. Dieses Feld ist editierbar. Verwenden Sie die Dropdown-Liste, um aus den folgenden Optionen auszuwählen: Not Used, Horizontal, Vertical, Any, 1 O'Clock, 2 O'Clock, 4 O'Clock, 5 O'Clock, 45 Up, 45 Down, Fan Out und Automatic.
-
Actual Direction - die Routing-Richtung, die Situs tatsächlich verwendet. Dieses Feld ist schreibgeschützt. Es folgt der im Feld Current Setting für die Lage gewählten bevorzugten Routing-Richtung, es sei denn, Automatic ist ausgewählt; in diesem Fall wird die beste zu verwendende Richtung auf Grundlage der für andere Lagen definierten Routing-Richtungen berechnet.
Routing Priority
Verwenden Sie die Regeln Routing Priority, um schwierigen Netzen oder solchen, die besonders sauber geroutet werden sollen, eine höhere Priorität zuzuweisen.
SMD Fanout Control
Das Abfragesystem enthält Schlüsselwörter, die gezielt auf verschiedene SMD-Gehäusearten abzielen, darunter IsLCC (Leadless Chip Carrier), IsSOIC (Small Outline IC) und IsBGA (Ball Grid Array). Standardregeln werden automatisch für die gebräuchlichsten Gehäuse erstellt, und da Fanout-Durchläufe früh im Autorouting-Prozess ausgeführt werden, entsteht kaum ein Nachteil, wenn Regeln beibehalten werden, die auf keine Komponenten zutreffen. Sie sollten mindestens eine SMD-Fanout-Control-Designregel haben, wenn sich SMD-Komponenten auf der Platine befinden – eine geeignete Abfrage für eine einzelne Regel, die auf alle SMD-Komponenten abzielt, wäre IsSMTComponent. Informationen dazu, wie jedes Abfrage-Schlüsselwort ein Komponentengehäuse identifiziert, erhalten Sie, indem Sie den Query Helper öffnen, das gewünschte Schlüsselwort eingeben und F1 drücken.
Die Fanout-Regeln enthalten Einstellungen, die steuern, ob Pads nach innen oder außen aufgefächert werden oder eine Mischung aus beidem. Um sich mit dem Verhalten der Attribute der Fanout-Control-Regel vertraut zu machen, kann der Befehl Route » Fanout » Component für jede SMD-Komponente ausgeführt werden, der keine Netze zugewiesen sind. Damit können Sie nicht nur prüfen, wie gut sich eine Komponente mit der aktuell in der Platine definierten Routing-Technologie auffächern lässt, sondern auch eine Komponente auffächern, die Sie in einer Bibliothek als bereits aufgefächerten Footprint speichern möchten. Sobald sie im PCB-Arbeitsbereich aufgefächert ist, kopieren Sie die Komponente sowie die Fanout-Leiterbahnen und Vias und fügen Sie sie in eine Bibliothek ein.
Rule Priorities
Die Rangfolge bzw. Priorität von Regeln wird vom Designer festgelegt. Die Regelpriorität wird verwendet, um zu bestimmen, welche Regel angewendet wird, wenn ein Objekt von mehr als einer Regel erfasst wird. Wenn die Priorität nicht korrekt gesetzt ist, kann es sein, dass eine Regel überhaupt nicht angewendet wird.
Wenn beispielsweise die Regel mit einer Abfrage InNet('VCC') eine niedrigere Priorität hat als die Regel mit einer Abfrage All, dann wird die Regel All auf das VCC-Netz angewendet. Verwenden Sie die Schaltfläche Priorities im Dialog PCB Rules and Constraints Editor, um auf den Dialog Edit Rule Priorities zuzugreifen, in dem die Prioritäten nach Bedarf verfeinert werden können. Beachten Sie, dass die Priorität nicht wichtig ist, wenn sich zwei Regelbereiche nicht überschneiden (also nicht dieselben Objekte betreffen). Zum Beispiel spielt es keine Rolle, welcher dieser beiden Regelbereiche die höhere Priorität hat – InNet('VCC') oder InNet('GND').
The Golden Rule
Der wichtigste Schritt ist die Durchführung einer Design Rule Check (DRC), bevor der Autorouter gestartet wird. Bei Verwendung der Befehle Route » Auto Route » Setup oder Route » Auto Route » All führt Situs eine eigene Vorab-Routing-Analyse durch und stellt die Ergebnisse als Bericht im Dialog Situs Routing Strategies dar. In diesem Dialog können Sie den Bericht für das Design prüfen und die beim Routing zu verwendende Strategie auswählen. Die Routing-Strategie ist die Intelligenz des Routers und legt fest, welche der verschiedenen Routing-Algorithmen wann verwendet werden, um die in der topologischen Karte identifizierten „virtuellen“ Routing-Pfade in hochwertiges, hocheffizientes, reales Routing auf der Platine umzusetzen.
Stellen Sie sicher, dass der Routing Setup Report fehlerfrei ist, bevor Sie den Autorouter starten.
Der Bericht liefert unter anderem Informationen zu:
-
den aktuell für das Design definierten Designregeln, die vom Autorouter eingehalten werden (sowie der Anzahl der von jeder Regel betroffenen Designobjekte – Netze, Komponenten, Pads)
-
den für alle Signal-Routing-Lagen definierten Routing-Richtungen
-
den Definitionen der Bohrlagenpaare
Der Bericht listet potenzielle Probleme auf, die die Router-Performance beeinträchtigen könnten. Wo möglich, werden Hinweise gegeben, um bei der besseren Vorbereitung des Designs für das Autorouting zu unterstützen. Alle aufgeführten Fehler/Warnungen/Hinweise sollten sorgfältig geprüft und gegebenenfalls die entsprechenden Routing-Regeln angepasst werden, bevor mit dem Routing des Designs fortgefahren wird.
Prüfen Sie alle Fehler, Warnungen und Hinweise, um zu verstehen, mit welchen potenziellen Problemen der Autorouter konfrontiert sein wird.
Es ist unbedingt erforderlich, alle routingbezogenen Regelverletzungen zu beheben, bevor der Autorouter gestartet wird. Verstöße können nicht nur das Routing an der Stelle der Verletzung verhindern, sondern den Router auch erheblich verlangsamen, da er fortlaufend versucht, einen nicht routbaren Bereich zu routen.
Hinweise zum Ausführen des Situs AutoRouter
Zusammenfassung der Routing-Durchläufe und Routing-Strategien
Aktuell definierte Routing-Strategien werden im unteren Bereich des Dialogfelds Situs Routing Strategies aufgeführt. Klicken Sie auf die Schaltfläche Add, um das Dialogfeld Situs Strategy Editor zu öffnen, in dem Sie die Durchläufe festlegen können, die in eine neue Strategie aufgenommen werden sollen. Alternativ können Sie die Schaltfläche Duplicate verwenden, um eine vorhandene Strategie zu duplizieren und sie dann nach Bedarf zu bearbeiten. Die Einbeziehung verschiedener Routing-Durchläufe und deren Reihenfolge bilden die „Intelligenz“ des Autorouters. Diese Durchläufe werden verwendet, um die in der topologischen Karte identifizierten virtuellen Routing-Pfade in hochwertige Leiterbahnen auf der Leiterplatte umzuwandeln.
Eine definierte Routing-Strategie und die darin enthaltenen Routing-Durchläufe werden nur angewendet, wenn die gesamte Leiterplatte geroutet wird.

Beispiel für das Bearbeiten einer duplizierten Strategie.
Options and Controls of the Situs Routing Strategies Dialog
Die Steuerelemente des Dialogfelds sind in zwei Hauptbereiche unterteilt. Der einzige Unterschied bei den Steuerelementen zwischen den beiden Zugriffsmethoden ist die Schaltfläche unten im Dialogfeld links von der Schaltfläche Cancel . Beim Zugriff nur zur Einrichtung (nicht zum Routen) erscheint diese als die Standardschaltfläche OK . Ein Klick darauf speichert Änderungen an benutzerdefinierten Routing-Strategien. Beim Zugriff zum Routen der gesamten Leiterplatte erscheint sie als Schaltfläche Route All. Ein Klick darauf versucht, die Leiterplatte gemäß der aktuell ausgewählten Routing-Strategie zu routen.
Bericht zur Routing-Einrichtung
-
Report Window - dieser Bereich zeigt einen Bericht auf Grundlage der Analyse des Designs vor dem Routing an und fasst Informationen zusammen, darunter: aktuell für das Design definierte Designregeln, die vom Autorouter eingehalten werden (sowie die Anzahl der von jeder Regel betroffenen Designobjekte – Netze, Komponenten, Pads), für alle Signal-Routing-Lagen definierte Routing-Richtungen und Definitionen von Bohrlagenpaaren.
Der Bericht listet potenzielle Probleme auf, die die Leistung des Routers beeinträchtigen könnten. Diese Warnungen können Routing-Lagen umfassen, deren Routing-Richtung auf Any gesetzt ist. Wo möglich, werden Hinweise bereitgestellt, um bei der besseren Vorbereitung des Designs für das Autorouting zu helfen. Alle aufgeführten Fehler/Warnungen/Hinweise sollten sorgfältig geprüft und bei Bedarf die entsprechenden Routing-Regeln angepasst werden, bevor mit dem Routing des Designs fortgefahren wird.
Es ist unbedingt erforderlich, dass alle regelbezogenen Verstöße im Zusammenhang mit dem Routing behoben werden, bevor der Autorouter gestartet wird. Verstöße können nicht nur das Routing an der Stelle des Verstoßes verhindern, sondern den Autorouter auch erheblich verlangsamen, da er fortlaufend versucht, einen nicht routbaren Bereich zu routen.
Verwenden Sie die Hyperlink-Einträge im Bericht, um schnell auf das Dialogfeld Edit PCB Rule für eine bestimmte Regeldefinition zuzugreifen und den Geltungsbereich und/oder die Einschränkungen dieser Regel nach Bedarf anzupassen. Bei nicht routbaren Pads wird durch Klicken auf den entsprechenden Hyperlink-Eintrag im Bericht das betreffende Pad im Designbereich gezoomt und zentriert.
-
Edit Layer Directions - klicken Sie auf diese Schaltfläche, um das Dialogfeld Layer Directions zu öffnen, in dem Sie die Routing-Richtungen für Signal-Lagen nach Bedarf ändern können.
-
Edit Rules - klicken Sie auf diese Schaltfläche, um das Hauptdialogfeld PCB Rules and Constraints Editor zu öffnen. Wenn Sie alternativ eine vorhandene Routing-Regel direkt ändern möchten, klicken Sie auf den entsprechenden Hyperlink der Regel im Hauptteil des Berichts.
-
Save Report As - klicken Sie auf diese Schaltfläche, um den Bericht als HTML-Dokument zu speichern. Ein Standarddialogfeld Save As wird angezeigt. Standardmäßig wird der Bericht am selben Speicherort und mit demselben Namen wie die PCB-Designdatei (DesignName.htm) gespeichert. Verwenden Sie das Dialogfeld, um Name und Speicherort nach Bedarf zu ändern.
Routing-Strategie
-
Available Routing Strategies - dieser Bereich listet alle derzeit verfügbaren Routing-Strategien auf, die vom Autorouter zum Routen des Designs verwendet werden können. Jede Strategie wird anhand ihres Namens und einer Beschreibung aufgeführt. Die folgenden sechs Routing-Strategien sind standardmäßig definiert und verfügbar:
-
Cleanup - Standard-Bereinigungsstrategie.
-
Default 2 Layer Board - Standardstrategie für das Routing von zweilagigen Leiterplatten.
-
Default 2 Layer With Edge Connectors - Standardstrategie für das Routing von zweilagigen Leiterplatten mit Kantensteckverbindern.
-
Default Multi Layer Board - Standardstrategie für das Routing von mehrlagigen Leiterplatten.
-
General Orthogonal - standardmäßige allgemeine orthogonale Strategie.
-
Via Miser - Standardstrategie für das Routing von mehrlagigen Leiterplatten mit aggressiver Via-Minimierung.
Im Allgemeinen sind die Standard-Routing-Strategien für zwei- und mehrlagige Leiterplatten für die meisten Routing-Situationen gut geeignet. Es ist jedoch wichtig sicherzustellen, dass alle relevanten Routing-Designregeln eingerichtet sind, bevor der Autorouter ausgeführt wird.
-
Add - klicken Sie auf diese Schaltfläche, um der Liste eine neue benutzerdefinierte Routing-Strategie hinzuzufügen. Das Dialogfeld Situs Strategy Editor wird geöffnet, in dem Sie die Strategie vollständig definieren können, einschließlich – und besonders wichtig – ihrer enthaltenen Routing-Durchläufe.
-
Remove - klicken Sie auf diese Schaltfläche, um die aktuell ausgewählte und benutzerdefinierte Routing-Strategie aus der Liste der verfügbaren Routing-Strategien zu entfernen.
Die sechs Standard-Routing-Strategien können nicht entfernt werden.
-
Edit - klicken Sie auf diese Schaltfläche, um die aktuell ausgewählte und benutzerdefinierte Routing-Strategie zu bearbeiten. Das Dialogfeld Situs Strategy Editor wird geöffnet, in dem Sie nach Bedarf Änderungen an der Strategie einschließlich ihrer enthaltenen Routing-Durchläufe vornehmen können.
Die sechs Standard-Routing-Strategien können nicht bearbeitet werden.
-
Duplicate - klicken Sie auf diese Schaltfläche, um eine Kopie der aktuell ausgewählten Routing-Strategie zu erstellen. Das Dialogfeld Situs Strategy Editor wird geöffnet. Geben Sie der neuen Strategie einen eigenen, aussagekräftigeren Namen und eine Beschreibung und ändern Sie ihre Einrichtung nach Bedarf.
-
Lock All Pre-routes - aktivieren Sie diese Option, um zu verhindern, dass bereits vorgeroutete Netze vom Autorouter gelöscht („aufgerissen“) und erneut geroutet werden. Häufig werden bestimmte Netze manuell geroutet und anschließend der Rest automatisch geroutet.
-
Rip-up Violations After Routing - aktivieren Sie diese Option, damit alle Leiterbahnen, die gegen definierte (und anwendbare) Designregeln verstoßen, nach Abschluss der Routing-Sitzung des Autorouters entfernt werden.
Optionen und Steuerelemente des Dialogs „Situs Strategy Editor“
Optionen
-
Strategy Name - der aktuelle Name für die Strategie. Wenn eine neue Routing-Strategie erstellt wird, enthält dieses Feld den Standardeintrag New Strategy. Bearbeiten Sie dieses Feld, um bei Bedarf einen aussagekräftigeren Namen zu vergeben.
-
Strategy Description - die aktuelle Beschreibung der Strategie. Geben Sie eine aussagekräftige Beschreibung ein, die den Zweck oder Umfang der Strategie zusammenfasst.
-
More/Less Vias - verwenden Sie diesen Schieberegler, um die zulässige Via-Nutzung durch den Autorouter festzulegen. Dies ist ein Kompromiss zwischen höherer Routing-Geschwindigkeit und der Verwendung von weniger Vias. Wenn Sie den Regler nach rechts bewegen, wird der Autorouter darauf beschränkt, weniger Vias zu platzieren; die zum Routen der Leiterplatte benötigte Zeit wird jedoch größer. Wenn Sie den Regler nach links bewegen, wird das Routing schneller abgeschlossen, allerdings auf Kosten zusätzlicher Vias, die vom Autorouter auf der PCB platziert werden.
-
Orthogonal - aktivieren Sie diese Option, um den Autorouter auf ausschließlich orthogonale (90°) Pfade zu beschränken. Wenn diese Option deaktiviert ist, kann der Autorouter je nach Bedarf orthogonal oder nicht orthogonal (45°) routen.
Routing-Durchläufe
-
Available Routing Passes - in diesem Bereich werden die verfügbaren Routing-Durchläufe (Algorithmen) aufgeführt, die in einer Routing-Strategie verwendet werden können. Die folgenden Durchläufe sind verfügbar:
-
Adjacent Memory - dies ist ein Routing-Durchlauf auf Verbindungsebene. Er wird verwendet, um benachbarte Pins desselben Netzes, die ein Fan-out erfordern, mit einem einfachen U-Muster zu routen.
-
Clean Pad Entries - dies ist ein Routing-Durchlauf auf Verbindungsebene. Er routet von der Mitte jedes Pads entlang der längsten Achse des Pads neu heraus.
Bei Designs mit Komponenten, deren Pads unterschiedliche X- und Y-Abmessungen haben, sollte immer ein Clean Pad Entries-Durchlauf nach dem Memory -Durchlauf eingefügt werden.
-
Completion - dies ist ein Routing-Durchlauf auf Verbindungsebene. Er ist im Wesentlichen derselbe wie der Main -Durchlauf, jedoch mit anderer Kostenbewertung, um Konflikte zu lösen und schwierige Verbindungen abzuschließen. Beispiele für Unterschiede in der Kostenbewertung sind günstigere Vias und teurere Routen in falscher Richtung.
-
Fan out Signal - dies ist ein Durchlauf auf Komponentenebene, basierend auf den Fan-out-Einstellungen, die durch die Fanout Control definiert sind. Er prüft Muster in Pads, berücksichtigt Abstände, Routing-Breite und Via-Stil und wählt dann eine geeignete Fan-out-Anordnung (Inline-Reihe, versetzt usw.), um die in der Designregel definierten Anforderungen zu erfüllen. Fan-out erfolgt nur auf Signallagen.
-
Fan out to Plane - dies ist ein Durchlauf auf Komponentenebene, basierend auf den Fan-out-Einstellungen, die durch die Fanout Control definiert sind. Er prüft Muster in Pads, berücksichtigt Abstände, Routing-Breite und Via-Stil und wählt dann eine geeignete Fan-out-Anordnung (Inline-Reihe, versetzt usw.), um die in der Designregel definierten Anforderungen zu erfüllen. Fan-out erfolgt nur auf eine interne Versorgungslage.
-
Globally Optimised Main - dies ist ein Routing-Durchlauf auf Verbindungsebene. Er bietet optimales Routing. In der ersten Iteration ignoriert er Konflikte/Verletzungen. Anschließend routet er Verbindungen mit erhöhten Konfliktkosten erneut, bis keine Verletzungen mehr vorhanden sind. Dieser Durchlauf kann in Verbindung mit der aktivierten Option Orthogonal ansprechend geroutete Muster erzeugen. Fügen Sie der Strategie einen Recorner -Durchlauf hinzu, um Gehrungsecken bereitzustellen.
-
Hug - dies ist ein Routing-Durchlauf auf Verbindungsebene, der jede Verbindung neu routet und dabei dem vorhandenen Routing mit dem minimal möglichen Abstand folgt. Der Hug-Durchlauf wird verwendet, um den freien Routing-Raum zu maximieren. Beachten Sie, dass dieser Durchlauf sehr langsam ist.
-
Layer Patterns - dies ist ein Routing-Durchlauf auf Verbindungsebene. Er routet nur Verbindungen, die einer Lagenrichtung entsprechen (innerhalb einer Toleranz). Seine Kostenbewertung ist darauf ausgelegt, vorhandenes Routing eng zu umschließen oder ihm zu folgen, um freien Raum zu maximieren.
-
Main - dies ist ein Routing-Durchlauf auf Verbindungsebene. Er verwendet die topologische Karte, um einen Routing-Pfad zu finden, und nutzt dann den Push-and-Shove-Router, um den vorgeschlagenen Pfad in tatsächliches Routing umzusetzen.
-
Memory - dies ist ein Routing-Durchlauf auf Verbindungsebene. Er prüft auf zwei Pins auf unterschiedlichen Komponenten auf derselben Lage, die X- oder Y-Koordinaten gemeinsam haben.
-
Multilayer Main - dies ist ein Routing-Durchlauf auf Verbindungsebene. Er ähnelt dem Main -Durchlauf, jedoch mit für Multilayer-Leiterplatten optimierter Kostenbewertung.
-
Recorner - dies ist ein Routing-Durchlauf auf Verbindungsebene, der verwendet wird, um Gehrungen an gerouteten Ecken bereitzustellen. Dieser Durchlauf wird verwendet, wenn die Option Orthogonal für die Strategie aktiviert ist – sie wird damit im Wesentlichen überschrieben, und die Ecken jeder Route werden auf Gehrung gesetzt. Wenn die Option Orthogonal für die verwendete Strategie deaktiviert ist, muss kein Recorner -Durchlauf aufgenommen werden, da der Autorouter Ecken standardmäßig auf Gehrung setzt.
-
Spread - dies ist ein Routing-Durchlauf auf Verbindungsebene, der jede Verbindung neu routet und dabei versucht, das Routing so zu verteilen, dass freier Raum genutzt und das Routing beim Durchgang zwischen festen Objekten (z. B. Komponentenpads) gleichmäßig verteilt wird. Beachten Sie, dass dieser Durchlauf sehr langsam ist.
-
Straighten - dies ist ein Routing-Durchlauf auf Verbindungsebene, der versucht, die Anzahl der Ecken zu reduzieren. Dazu folgt er der Route bis zu einer Ecke und führt dann von dieser Ecke aus eine Sonde (horizontal/vertikal/45 aufwärts/45 abwärts) aus, um nach einem anderen gerouteten Punkt im Netz zu suchen. Wird einer gefunden, prüft er anschließend, ob dieser neue Pfad die geroutete Länge reduziert.
Für eine Routing-Strategie sollte nur ein Durchlauf vom Haupttyp angegeben werden – entweder Main, Multilayer Main oder Globally Optimized Main.
-
Passes in this Routing Strategy - in diesem Bereich werden die tatsächlich in der Strategie enthaltenen Routing-Durchläufe (Algorithmen) aufgeführt. Sie können beliebige Durchläufe aus der Liste der verfügbaren Durchläufe hinzufügen, und mehrere Instanzen desselben Durchlaufs können in der gesamten Strategie hinzugefügt werden, um bestimmte Ergebnisse zu erzielen. Die Durchläufe werden der Reihe nach von oben nach unten ausgeführt. Diese Reihenfolge kann mit den Schaltflächen Move Up und Move Down geändert werden.
-
Add - klicken Sie auf diese Schaltfläche, um den aktuell ausgewählten Durchlauf in der Liste Available Routing Passes zur Liste Passes in this Routing Strategy hinzuzufügen. Der Durchlauf wird oberhalb des aktuell ausgewählten Durchlaufs in der letzteren Liste eingefügt.
-
Remove - klicken Sie auf diese Schaltfläche, um den aktuell ausgewählten Durchlauf in der Liste Passes in this Routing Strategy aus der Strategie zu entfernen.
-
Move Up - klicken Sie auf diese Schaltfläche, um den aktuell ausgewählten Durchlauf in der Liste Passes in this Routing Strategy in der Liste nach oben zu verschieben. Mit anderen Worten: Er wird früher in der Routing-Strategie verwendet.
-
Move Down - klicken Sie auf diese Schaltfläche, um den aktuell ausgewählten Durchlauf in der Liste Passes in this Routing Strategy in der Liste nach unten zu verschieben. Mit anderen Worten: Er wird später in der Routing-Strategie verwendet.
Benutzerdefinierte Strategien können jederzeit bearbeitet werden, die Standardstrategien - Cleanup, Default 2 Layer Board, Default 2 Layer With Edge Connectors, Default Multi Layer Board, General Orthogonal, Via Miser - können jedoch nicht geändert werden.
Die folgenden Routing-Durchläufe sind verfügbar. Die Durchläufe können in beliebiger Reihenfolge verwendet werden; als Orientierung können Sie eine vorhandene Strategie betrachten, um die Reihenfolge der Durchläufe zu sehen.
| Durchlauf |
Funktion |
| Adjacent Memory |
Ein Routing-Durchlauf auf Verbindungsebene. Er wird verwendet, um benachbarte Pins desselben Netzes, die ein Fan-out erfordern, mit einem einfachen U-Muster zu routen. |
| Clean Pad Entries |
Ein Routing-Durchlauf auf Verbindungsebene. Er routet von der Mitte jedes Pads entlang der längsten Achse des Pads neu heraus. Wenn es Komponenten mit Pads gibt, die unterschiedliche X- und Y-Abmessungen haben, sollte nach dem Memory-Durchlauf immer ein Clean Pad Entries-Durchlauf eingefügt werden. |
| Completion |
Ein Routing-Durchlauf auf Verbindungsebene. Er ist im Wesentlichen derselbe wie der Main-Durchlauf, jedoch mit anderer Kostenbewertung, um Konflikte zu lösen und schwierige Verbindungen abzuschließen. Beispiele für Unterschiede in der Kostenbewertung sind günstigere Vias und teurere Routen in falscher Richtung. |
| Fan Out Signal |
Ein Durchlauf auf Komponentenebene, basierend auf den Fan-out-Einstellungen, die durch die Fanout Control definiert sind. Er prüft Muster in Pads, berücksichtigt Abstände, Routing-Breite und Via-Stil und wählt dann eine geeignete Fan-out-Anordnung (Inline-Reihe, versetzt usw.) aus, um die in der Designregel definierten Anforderungen zu erfüllen. Fan-out erfolgt nur auf Signallagen. |
| Fan out to Plane |
Ein Durchlauf auf Komponentenebene, basierend auf den Fan-out-Einstellungen, die durch die Fanout Control definiert sind. Er prüft Muster in Pads, berücksichtigt Abstände, Routing-Breite und Via-Stil und wählt dann eine geeignete Fan-out-Anordnung (Inline-Reihe, versetzt usw.) aus, um die in der Designregel definierten Anforderungen zu erfüllen. Fan-out erfolgt nur auf eine interne Versorgungslage. |
| Globally Optimized Main |
Ein Routing-Durchlauf auf Verbindungsebene. Er bietet optimales Routing. In der ersten Iteration ignoriert er Konflikte/Verletzungen. Anschließend routet er Verbindungen mit erhöhten Konfliktkosten erneut, bis keine Verletzungen mehr vorhanden sind. Dieser Durchlauf kann in Verbindung mit aktivierter Orthogonal-Option ansprechend geroutete Muster erzeugen. Fügen Sie der Strategie einen Recorner-Durchlauf hinzu, um Gehrungsecken bereitzustellen. |
| Hug |
Ein Routing-Durchlauf auf Verbindungsebene, der jede Verbindung neu routet und dabei dem vorhandenen Routing mit dem minimal möglichen Abstand folgt. Der Hug-Durchlauf wird verwendet, um den freien Routing-Raum zu maximieren. Beachten Sie, dass dieser Durchlauf sehr langsam ist. |
| Layer Patterns |
Ein Routing-Durchlauf auf Verbindungsebene. Er routet nur Verbindungen, die einer Lagenrichtung entsprechen (innerhalb einer Toleranz). Seine Kostenbewertung ist darauf ausgelegt, vorhandenes Routing eng zu umschließen oder ihm zu folgen, um freien Raum zu maximieren. |
| Main |
Ein Routing-Durchlauf auf Verbindungsebene. Er verwendet die topologische Karte, um einen Routing-Pfad zu finden, und nutzt dann den Push-and-Shove-Router, um den vorgeschlagenen Pfad in tatsächliches Routing umzusetzen. Für eine Routing-Strategie sollte nur ein Durchlauf vom Haupttyp angegeben werden – entweder Main, Multilayer Main oder Globally Optimized Main. |
| Memory |
Ein Routing-Durchlauf auf Verbindungsebene. Er prüft auf zwei Pins auf unterschiedlichen Komponenten auf derselben Lage, die X- oder Y-Koordinaten gemeinsam haben. |
| Multilayer Main |
Ein Routing-Durchlauf auf Verbindungsebene. Er ähnelt dem Main-Durchlauf, jedoch mit für Multilayer-Leiterplatten optimierter Kostenbewertung. |
| Recorner |
Ein Routing-Durchgang auf Verbindungsebene, der zum Abschrägen von gerouteten Ecken verwendet wird. Dieser Durchgang wird verwendet, wenn die Option Orthogonal für die Strategie aktiviert ist – sie wird damit im Wesentlichen überschrieben und die Ecken jeder Route werden abgeschrägt. Wenn die Option Orthogonal für die verwendete Strategie deaktiviert ist, muss kein Recorner-Durchgang eingefügt werden, da der Autorouter Ecken standardmäßig abschrägt. |
| Spread |
Ein Routing-Durchgang auf Verbindungsebene, der jede Verbindung neu routet und dabei versucht, das Routing so zu verteilen, dass freier Raum genutzt wird und die Leiterbahnen beim Verlauf zwischen festen Objekten (z. B. Bauteil-Pads) gleichmäßig beabstandet sind. Beachten Sie, dass dieser Durchgang sehr langsam ist. |
| Straighten |
Ein Routing-Durchgang auf Verbindungsebene, der versucht, die Anzahl der Ecken zu reduzieren. Dazu folgt er der Route bis zu einer Ecke und führt dann von dieser Ecke aus eine Probe in Richtung (horizontal/vertikal/45 aufwärts/45 abwärts) aus, um nach einem anderen gerouteten Punkt im Netz zu suchen. Wird einer gefunden, wird anschließend geprüft, ob dieser neue Pfad die geroutete Länge reduziert. |
Siehe auch