Diseño de alta velocidad

Diseño de alta velocidad en Altium Designer

El diseño de placas de circuito impreso de alta velocidad es un proceso de equilibrio entre los requisitos de diseño del circuito, las tecnologías de los dispositivos y los materiales y metodologías de fabricación, para obtener una PCB capaz de transferir señales entre los componentes con integridad.

Elementos a tener en cuenta

El proceso de enrutar una placa con señales de alta velocidad requiere gestionar:

• Los componentes de terminación que puedan ser necesarios

• La definición de las señales a las que se deben aplicar reglas de diseño de alta velocidad

• Las dimensiones mecánicas de las rutas, para el enrutamiento con impedancia controlada

• Las propiedades y dimensiones de los materiales de la placa

• La cantidad y disposición de las capas en el apilado de capas

• La trayectoria de retorno de cada señal de alta velocidad

• El impacto y la configuración de las vías

• La configuración y el enrutamiento de pares diferenciales

• La configuración y el control de las longitudes de enrutamiento

Análisis de integridad de señal antes y después del layout

En una etapa temprana del proceso de diseño, es importante identificar las señales que podrían requerir adaptación de impedancia para que se puedan incluir componentes de terminación adicionales antes de que finalice el proceso de colocación de componentes. Dado que los pines de salida suelen tener baja impedancia y los pines de entrada suelen tener alta impedancia, puede ser necesario añadir componentes de terminación al diseño para lograr la adaptación de impedancia.

Altium Designer incluye un simulador de integridad de señal al que se puede acceder tanto durante la captura del diseño como en las fases de layout de la placa, lo que permite realizar análisis de integridad de señal tanto antes como después del layout (Tools » Signal Integrity). El simulador de integridad de señal modela el comportamiento de la placa enrutada utilizando como entrada para las simulaciones la impedancia característica calculada de las pistas combinada con la información de macromodelos de los buffers de E/S . El simulador se basa en un simulador rápido de reflexiones y diafonía, que produce simulaciones muy precisas utilizando algoritmos validados por la industria.

Dado que tanto la captura del diseño como el diseño de la placa utilizan un sistema integrado de componentes que vincula símbolos esquemáticos con huellas PCB relevantes, modelos de simulación SPICE y macromodelos de integridad de señal, el análisis de integridad de señal puede ejecutarse en la etapa de captura esquemática antes de crear el diseño de la placa. Cuando no existe un diseño de placa, la herramienta permite configurar las características físicas del diseño, como la impedancia característica deseada de las pistas, desde el propio simulador de integridad de señal. En esta etapa previa al layout del proceso de diseño, el simulador de integridad de señal no puede determinar la longitud real de conexiones concretas , por lo que utiliza una longitud media de conexión definida por el usuario para realizar sus cálculos de líneas de transmisión. Si elige cuidadosamente esta longitud predeterminada para que refleje las dimensiones de la placa prevista, podrá obtener una imagen bastante precisa del probable rendimiento de integridad de señal del diseño.

Las nets con posibles problemas de reflexión pueden identificarse y cualquier componente de terminación adicional puede añadirse al esquemático antes de pasar al layout de la placa. Los valores de estos componentes pueden ajustarse aún más una vez realizado el análisis de integridad de señal posterior al layout.

El motor de análisis de Signal Integrity ayuda a identificar nets con posibles problemas de reflexión. Tenga en cuenta que las mediciones se pueden tomar directamente de las formas de onda.

► Más información sobre la adaptación de impedancia de los componentes

Definición de las señales de alta velocidad

Main page: Definición de trayectorias de señales de alta velocidad con xSignals

El diseño de alta velocidad es el arte de gestionar el flujo de energía desde un punto de una placa de circuito hasta otro punto. Como diseñador, necesita poder centrar su atención y aplicar las restricciones de diseño a una señal que viaja desde este punto de la placa hasta aquel otro punto. Sin embargo, la señal en la que se está centrando no es necesariamente una única net de PCB. La señal podría ser una rama de A0 en un diseño que pretende enrutar con una topología en T, siendo la otra rama de A0 otra señal en la que también necesita centrar su atención y poder comparar las longitudes de enrutamiento de ambas señales. O bien la señal podría incluir un componente de terminación en serie en su trayectoria (que el editor de PCB ve como un componente y dos nets de PCB), y si esa señal forma parte de un par diferencial, su longitud debe compararse con la longitud de la otra señal del par.

Puede gestionar estos requisitos mediante una función conocida como xSignals, donde una xSignal es esencialmente una trayectoria de señal definida por el usuario. Seleccione el pad de origen y el pad de destino (en el espacio de trabajo o en el panel PCB) y luego haga clic con el botón derecho en cualquiera de ellos para definir esa trayectoria de señal como una xSignal. Además de definir de forma interactiva una xSignal por sus pads de inicio y fin, también puede ejecutar el inteligente xSignals Wizard, cuyas heurísticas le ayudarán a configurar rápidamente una gran cantidad de xSignals entre los componentes elegidos. Estas xSignals pueden utilizarse después para aplicar reglas de diseño a sus señales de alta velocidad. El software comprende la estructura de estas xSignals; por ejemplo, calcula la longitud total de múltiples nets conectadas a través de un componente de terminación, así como la distancia a través de dicho componente.

El panel PCB incluye un modo xSignal que se utiliza para examinar y gestionar las xSignals. El panel también proporciona información sobre la longitud de la señal, resaltando las xSignals que están cerca de cumplir (amarillo) o que no cumplen (rojo) las restricciones de diseño aplicables. En la imagen siguiente, las longitudes de xSignal del par diferencial CLK1 difieren en más de lo permitido por la regla de diseño Matched Length aplicable. El panel incluye el Signal Length, que es una longitud exacta de punto a punto. Se corrigen las inconsistencias de longitud tradicionales, como las pistas dentro de pads y los segmentos de pista apilados, y se utilizan distancias exactas de alcance de vía para calcular la longitud de la señal.

Utilice el modo xSignals del panel PCB para gestionar e investigar sus xSignals. Observe la línea fina; esta indica la trayectoria de la señal a través de un componente en serie. (Imagen cortesía de FEDEVEL Open Source, www.fedevel.com)

Definición de las propiedades del enrutamiento

Main page: Enrutamiento con impedancia controlada

Tradicionalmente, los diseñadores de placas definían los anchos y espesores del enrutamiento introduciendo una dimensión para el ancho y seleccionando un espesor de cobre para esa capa. Generalmente esto era suficiente, ya que solo había que garantizar que se pudiera transportar la corriente y que se mantuvieran las separaciones de tensión requeridas. Este enfoque no es suficiente para las señales de alta velocidad en su diseño, ya que para ellas es necesario controlar la impedancia de las rutas.

El enrutamiento con impedancia controlada consiste en configurar las dimensiones de las rutas y las propiedades de los materiales de la placa para obtener una impedancia específica. Esto se consigue definiendo un perfil de impedancia adecuado y asignándolo después a las nets críticas de alta velocidad en las reglas de diseño de enrutamiento.

Definición del perfil de impedancia

Main page: Configuración del apilado de capas para enrutamiento con impedancia controlada

Los perfiles de impedancia se definen en Layer Stack Manager del editor de PCB (Design » Layer Stack Manager). Layer Stack Manager se abre en un editor de documentos, del mismo modo que una hoja esquemática, la PCB y otros tipos de documentos.

Una vez configuradas las propiedades de las capas, cambie a la pestaña Layer Stack Manager's Impedance para añadir o editar perfiles de impedancia simple o diferencial.

Un perfil de impedancia de 50 Ω definido para nets individuales enrutadas en la capa superior; pase el cursor sobre la imagen para mostrar la configuración del mismo perfil para la capa L3.

Configuración de las reglas de diseño

La impedancia de enrutamiento está determinada por el ancho y la altura de la ruta, y por las propiedades de los materiales dieléctricos circundantes. En función de las propiedades de material definidas en Layer Stack Manager, los anchos de enrutamiento necesarios se calculan al crear cada perfil de impedancia. Según las propiedades del material, el ancho puede cambiar al cambiar la capa de enrutamiento. Este requisito de cambiar los anchos al cambiar de capa de enrutamiento se gestiona automáticamente mediante la regla de diseño de enrutamiento aplicable configurada en el PCB Rules and Constraints Editor (Design » Rules).

En la mayoría de los diseños de placas, habrá un conjunto específico de nets que deban enrutarse con impedancia controlada. Un enfoque habitual es crear una clase de nets o una clase de pares diferenciales que incluya estas nets, y luego crear una regla de enrutamiento dirigida a esta clase, como se muestra en las imágenes siguientes.

Normalmente, defines manualmente los anchos Mín., Máx. y Preferido, ya sea en la configuración superior de restricciones para aplicarlos a todas las capas, o individualmente para cada capa en la cuadrícula de capas. Para el enrutamiento con impedancia controlada, en su lugar habilita la opción Use Impedance Profile, y luego selecciona el Perfil de impedancia requerido en la lista desplegable. Cuando haces esto, la región Constraints de la regla cambiará. Lo primero que notarás es que la región de capas disponibles de la regla de diseño ya no mostrará todas las capas de señal de la placa; ahora solo mostrará las capas habilitadas en el Perfil de impedancia seleccionado. Los valores de Ancho preferido (y la separación del par diferencial) se actualizarán para reflejar los anchos (y separaciones) calculados para cada capa. Estos valores preferidos no se pueden editar, pero los valores Mín. y Máx. sí; ajústalos a valores menores/mayores adecuados.

Regla de diseño de ancho de enrutamiento

Para redes de un solo lado, el ancho de enrutamiento se define mediante la regla de diseño Routing Width.

Cuando eliges Use an Impedance Profile, las capas disponibles y los Anchos preferidos quedan controlados por el perfil seleccionado.

Regla de diseño de enrutamiento de pares diferenciales

El enrutamiento de pares diferenciales está controlado por la regla de diseño Differential Pair Routing.

Para un par diferencial, las capas disponibles, el Ancho preferido y la Separación preferida quedan controlados por el perfil seleccionado.

► Más información sobre Differential Pair Routing

Elección de la impedancia

Entonces, ¿cómo sabes qué impedancia objetivo seleccionar? Normalmente esto viene determinado por la impedancia característica de la fuente de la familia lógica o la tecnología utilizada. Por ejemplo, la lógica ECL tiene una impedancia característica de 50Ω, y TTL tiene un rango de impedancia de fuente de 70Ω a 100Ω. Un valor de 50Ω a 60Ω es una impedancia objetivo común en muchos diseños y, para pares diferenciales, son habituales 90Ω o 100 Ω de impedancia diferencial. Recuerda: cuanto menor sea la impedancia, mayor será el consumo de corriente; cuanto mayor sea la impedancia, mayor será la probabilidad de emisión de EMI, y más susceptible será esa señal a la diafonía.

Un par diferencial de 100Ω también puede verse como dos rutas single-ended de 50Ω y de la misma longitud. Esto no es exactamente correcto debido al acoplamiento que se produce entre el par, el cual se vuelve más fuerte cuanto más próximos están, reduciendo la impedancia diferencial del par. Para mantener una impedancia diferencial de 100Ω , se puede reducir el ancho de cada ruta, lo que incrementa ligeramente la impedancia característica de cada ruta del par en unos pocos ohms.

Definición de las propiedades de la placa

Main page: Gestión del apilado de capas

Los materiales utilizados para las capas de tu placa, sus dimensiones, así como la cantidad y el orden en que están dispuestas las capas, se definen en el Layer Stack Manager. Aquí configuras las distintas capas necesarias para fabricar la placa final incluidas las capas de señal y plano de cobre, las capas dieléctricas que separan el cobre, las capas de cobertura y la serigrafía de componentes.

Todas las capas fabricadas se definen en la pestaña Stackup de Layer Stack Manager.

Configuración de las vías

Main page: Definición de los tipos de vía

Como se mencionó en la sección de descripción general de esta página, las vías afectan a la impedancia del enrutamiento de señales y son una consideración clave en el diseño de alta velocidad. Además de que la longitud, el diámetro del taladro y el área del pad de la vía afectan a la impedancia que ve la señal, cualquier porción no utilizada del barril de una vía puede actuar como un stub, contribuyendo a las reflexiones de señal. Para gestionar esto, pueden fabricarse varios estilos de vía de capa a capa, incluidos Blind, Buried, µVia y Skip Vias. Todos estos tipos de vía están admitidos en Altium Designer.

Las vías se definen como parte del stackup de capas, en la pestaña Layer Stack Manager's Via Types. También se admite el back drilling de barriles de vía no utilizados; estos se definen en la pestaña Layer Stack Manager's Back Drills (Más información sobre configurar la placa para back drilling).

Todos los distintos tipos de vías que se pueden fabricar pueden definirse en la pestaña Via Types de Layer Stack Manager.

Se han realizado estudios cuantitativos para comprender el impacto de las vías, como la nota de aplicación de Altera AN529 Via Optimization Techniques for High-Speed Channel Designs.

Como resumen de este estudio y otras referencias, se ofrecen las siguientes pautas para ayudar a minimizar el impacto de las vías:

• Reduce el tamaño del anillo anular de la vía donde la ruta de señal se conecta a la vía; la nota de aplicación sugiere una relación diámetro/tamaño de taladro de 20/10 mil (0,5/0,25 mm) para vías perforadas mecánicamente.
• Elimina los anillos anulares no utilizados (también conocidos como NFPs, o Non-Functioning Pads) en las capas a las que la vía no está conectada. Usa el comando Tools » Remove Unused Pad Shapes para hacerlo.
• Aumenta la separación entre el barril de la vía y las capas de plano adyacentes. Esto está controlado por la regla de diseño Power Plane Clearance design rule; la nota de aplicación sugiere de 40 a 50 mil (1,0 a 1,25 mm). Ten en cuenta que esto incrementa el tamaño de los blowouts en esas capas de plano.
• Coloca vías de stitching adyacentes a las vías de señal siempre que la ruta de señal tenga un cambio de capa que haga que el camino de retorno cambie a otra capa. Si la nueva capa de plano de referencia tiene el mismo voltaje que el plano de referencia original, entonces esos planos deben unirse con una vía, a una distancia de 35 mil (0,9 mm) de la vía de señal o menos (de centro a centro).
• Cuando la ruta de señal tenga un cambio de capa y la nueva capa de plano de referencia sea de un voltaje distinto, coloca condensadores de desacoplo adyacentes a la vía de señal. Este condensador desacopla directamente entre los 2 planos, independientemente de los voltajes que transporten. Ten en cuenta que esta solución puede dar lugar a que el ruido se acople de un plano al otro, por lo que solo debe hacerse como último recurso para reducir el área del lazo del camino de retorno.
• Elimina los stubs de vía (longitud extra de la vía más allá de la capa a la que la ruta de señal accede a la vía). Esto se logra utilizando vías ciegas y enterradas adecuadas, o mediante back drilling de vías durante la fabricación.

Gestión del camino de retorno para señales de alta velocidad

Un camino de retorno de buena calidad es esencial para cada señal de alta velocidad del diseño. Siempre que el camino de retorno se desvíe y no fluya por debajo de la ruta de señal, se crea un lazo, y este lazo provoca la generación de EMI, cuya magnitud está directamente relacionada con el área del lazo.

Creación de planos de alimentación

• Un plano de alimentación puede crearse a partir de una capa de plano o de una capa de señal cubierta por uno o varios polígonos.
• Creación de un plano de alimentación con una capa de plano:
  • Las capas de plano se añaden en el Layer Stack Manager; haz clic con el botón derecho sobre una capa existente para Insert layer above o Insert layer below y añadir una nueva capa de plano.
  • Con la capa de plano seleccionada como capa activa, haz doble clic en cualquier lugar dentro del plano para abrir el cuadro de diálogo Split Plane dialog, donde se puede asignar la red.
  • El software retrae automáticamente el borde del plano respecto al borde de la placa en la cantidad especificada en la columna Pullback Distance para esa capa en el Layer Stack Manager. Si esa columna no está visible, haz clic con el botón derecho sobre el encabezado de una columna existente para acceder al comando Select Columns.
  • Una capa de plano puede dividirse en regiones separadas colocando líneas (Place » Line). Pulsa Tab después de comenzar a colocar el primer segmento de línea para establecer el ancho de la línea divisoria. Coloca los segmentos de línea de borde a borde de la placa, o crea una forma cerrada para una isla. El software detectará automáticamente las formas separadas creadas por las líneas divisorias; haz doble clic en cada forma para asignarla a una red.
• Creación de un plano de alimentación con polígonos en una capa de señal:
  • Las capas de señal se añaden en el Layer Stack Manager; haz clic con el botón derecho sobre una capa existente para Insert layer above o Insert layer below y añadir una nueva capa de señal.
  • Si se requieren zonas de alimentación separadas, puede ser más fácil cubrir toda la capa con un polígono y luego seccionarlo (Place » Slice Polygon Pour). Presione Tab después de comenzar a colocar la línea de corte para abrir el cuadro de diálogo Line Constraints dialog, donde puede establecer el ancho del corte; este ancho se convertirá en la distancia entre los dos polígonos creados por la acción de corte. La línea de corte debe comenzar fuera del polígono y terminar fuera del polígono.
  • Para volver a verter un polígono, haga clic con el botón derecho y seleccione Polygon Actions » Repour Selected en el menú contextual. 
  • Los polígonos también se pueden shelving (ocultar temporalmente); haga clic con el botón derecho y seleccione el comando correspondiente en el submenú Polygon Actions . Use esta función cuando necesite mover componentes y rutas.
• Puede resultar útil mostrar las diferentes nets en colores distintos, como se muestra en las imágenes a continuación. Esto puede hacerse en el esquemático o en la PCB; obtenga más información sobre Applying Color to the Nets.

  La primera imagen muestra una capa de plano dividida en zonas de 3v3 y 5v0; la segunda imagen muestra una capa de señal con un polígono de 3v3 y un polígono de 5v0. Se han asignado colores a las nets y se ha habilitado el resaltado.

El plano como trayectoria de retorno de señal

Una trayectoria de retorno de buena calidad es aquella en la que:

• No hay interrupciones, divisiones ni blowouts (agujeros en el plano creados por una vía o un pin de agujero pasante) debajo del trazado de señal en el plano que proporciona la trayectoria de retorno (el plano más cercano a la señal de interés).
• El ancho de la trayectoria de retorno es idealmente 3x el ancho del enrutamiento de la señal, o 3x la distancia desde la ruta hasta el plano, lo que sea menor. Aunque la mayor densidad de corriente está directamente debajo del trazado de señal, también se extiende en el plano a ambos lados de la ruta, con aproximadamente el 95% fluyendo dentro de 3x el ancho de la ruta. Las interrupciones en el plano dentro de esta región tienen el efecto de aumentar la impedancia de la trayectoria de retorno, y cualquier desviación en la trayectoria de retorno creará un lazo. En términos de integridad de señal, este aumento en la impedancia de la trayectoria de retorno afecta la calidad de la señal tanto como aumentar la impedancia de la trayectoria de la señal.
• Se ha minimizado el área del lazo. En general, es más importante reducir el área del lazo que minimizar la longitud de la señal enrutada. Si la trayectoria de retorno encuentra un blowout, considere volver a enrutar la señal para ajustarla a una trayectoria de retorno disponible. 
• Cuando un plano de alimentación proporciona la trayectoria de retorno, la energía de retorno finalmente llegará a tierra a través de un condensador de desacoplo. Considere cuidadosamente la ubicación de los condensadores de desacoplo cerca del pin fuente de la señal para minimizar el tamaño de cualquier lazo creado.

Gestión de planos de alimentación y tierra divididos y múltiples

Existe un acuerdo general en que un plano de tierra no debe dividirse a menos que haya un requisito específico para ello y usted entienda cómo definirlo y gestionarlo. En su lugar, los componentes deben disponerse de modo que los componentes ruidosos permanezcan separados de los componentes sensibles, y también agrupar los componentes según el riel de alimentación que utilicen.

Otros puntos a tener en cuenta sobre los planos de alimentación y tierra incluyen:

• Si el diseño requiere que un plano de tierra esté parcialmente dividido, entonces las señales que atraviesen esas áreas deben enrutarse a través del puente (la zona sin división debajo de él).
• Si está intentando minimizar el ruido del circuito, es mejor usar planos de tierra adicionales que dividir un plano y, cuando sea posible, incluir capas de plano tanto para los rieles de alimentación como de tierra de cada fuente de alimentación regulada. 
• Si el diseño incluye múltiples rieles, cada uno distribuido en su propio plano, asegúrese de que cada plano de alimentación solo haga referencia a su propio plano de tierra. No permita que un plano de alimentación se superponga (haga referencia) al plano de tierra de un riel diferente. Esto crea acoplamiento capacitivo, permitiendo que el ruido viaje de una fuente a otra.
• Si el plano adyacente es un plano de alimentación que debe dividirse en diferentes áreas de voltaje, entonces puede que necesite desacoplar directamente entre las dos áreas de voltaje para proporcionar una trayectoria de retorno adecuada.

Visualización de planos divididos

Para ayudar con la tarea de comprobar visualmente las trayectorias de retorno, puede configurar la visualización para examinar más fácilmente la trayectoria de retorno bajo las rutas críticas.

Comprobación de si las señales pasan sobre una línea de división al atravesar diferentes áreas de voltaje en el plano. Las cuatro nets resaltadas cruzan una división en el plano de alimentación VCC, creando una división en la trayectoria de retorno de esas señales.

Para hacer esto:

• Asigne un color a cada net de alimentación; obtenga más información sobre Applying Color to the Nets.
• Reduzca la visualización de capas para mostrar solo las capas de señal y plano relevantes. Este conjunto de capas puede guardarse como un Layer Set; obtenga más información sobre creating a layer set.
• Cambie a la capa de señal y Ctrl+Click en la net de interés para resaltarla (incluya Shift mientras hace clic para resaltar múltiples nets). La ventaja de resaltar frente a seleccionar es que el resaltado es persistente, por lo que permanecerán resaltadas si hace clic en otro lugar; presione Shift+C para borrar el conjunto de resaltado actual.
• El resaltado se logra atenuando el resto de los objetos en el espacio de diseño; el nivel de Dimmed Objects se establece en la sección Mask and Dim Settings section del panel View Configuration.
• Haga de la capa de plano la capa activa.

Su(s) net(s) destacará(n), y cualquier división o discontinuidad presente en la trayectoria de retorno, como líneas de división o blowouts creados por pads de agujero pasante y vías, será más fácil de ver. 

Detección de interrupciones en la trayectoria de retorno

Las interrupciones o estrechamientos en la trayectoria de retorno pueden detectarse mediante la regla de diseño Return Path design rule. La regla de diseño Return Path comprueba que exista una trayectoria continua de retorno de señal en la(s) capa(s) de referencia designada(s) por encima o por debajo de la(s) señal(es) a la(s) que se aplica la regla. La trayectoria de retorno puede crearse a partir de fills, regions y polygon pours colocados en la capa de señal de referencia, o puede ser una capa de plano.

Las capas de trayectoria de retorno son las capas de referencia definidas en el Impedance Profile seleccionado en la regla de diseño Return Path. Estas capas se comprueban para garantizar que el Minimum Gap especificado (ancho más allá del borde de la señal) exista a lo largo de la trayectoria de la señal. Agregue una nueva regla de diseño Return Path en la categoría de reglas High Speed.

La imagen a continuación muestra errores de trayectoria de retorno detectados para la señal, NetX, con una configuración de Minimum Gap de 0.1mm. Puede ser más fácil localizar errores de Return Path configurando DRC Violation Display Style para mostrar Violation Details pero no Violation Overlay, en el cuadro de diálogo Preferences dialog – show image. Al hacer esto, se resaltan las ubicaciones exactas donde la regla ha fallado, en lugar de el/los objeto(s) completo(s) en infracción. 

Comprobación de vías de trayectoria de retorno

Con Max Stitch Via Distance definido en la regla, la presencia de una vía de ruta de retorno dentro de la distancia especificada se comprueba como parte del DRC por lotes.

Un ejemplo de violación de la restricción de distancia máxima de stitch via. Aquí, una vía de la red DQS4R_N no tiene una vía de ruta de retorno a la distancia especificada.

Configuración y enrutamiento de pares diferenciales

Main pages: Enrutamiento de pares diferenciales, Enrutamiento de impedancia controlada

La definición de pares diferenciales puede realizarse durante la captura esquemática, o bien pueden definirse una vez que el diseño se ha transferido al layout de la placa. Un requisito básico para definir un par en el esquemático es incluir un _P o _N al final del nombre de la red para cada una de las redes relevantes. Los pares diferenciales se identifican en el esquemático colocando un Differential Pair directive en cada red, o colocando uno en un Blanket directive, donde la directiva Blanket se superpone a un conjunto de Net Labels de estilo diferencial incluidos, como se muestra en la imagen de abajo.

Se puede usar un Blanket para configurar varias redes como miembros de pares diferenciales.

Trabajo con pares diferenciales:

• En el editor de PCB, los pares diferenciales pueden definirse en el modo Differential Pair Editor del panel PCB. Para simplificar el proceso de definir reglas de diseño que se apliquen a los pares diferenciales, estos pueden asignarse a clases de red o a clases de pares diferenciales, ambas definidas en el Object Class Explorer.
• Para enrutar un par diferencial con impedancia controlada, cree un perfil de impedancia en el Layer Stack Manager. Obtenga más información sobre Enrutamiento de impedancia controlada.
• Las propiedades del enrutamiento de pares diferenciales se definen mediante la regla de diseño Differential Pair Routing.
• Para enrutar un par diferencial, use el comando de enrutamiento Interactive Differential Pair. Haga clic en el pad _P o _N para comenzar el enrutamiento; luego use Spacebar para recorrer las formas de salida de enrutamiento disponibles. El comportamiento del enrutamiento es el mismo que el del enrutamiento de una sola red; pulse Shift+F1 para ver una lista de atajos de enrutamiento interactivo. A medida que se acerque a los pads de destino, pulse Ctrl+Click para completar el enrutamiento hasta los pads.

Reglas prácticas para pares diferenciales:

• La igualación de longitud es fundamental para que los pares diferenciales sean eficaces; mantenga las longitudes igualadas dentro de una tolerancia adecuada para la tecnología de señalización. Por ejemplo, iguale los pares USB 3.x a entre 5 y 10 mil. Otra regla práctica utilizada es igualar las longitudes dentro del 20 % del tiempo de subida de la señal. La señalización diferencial funciona porque la energía de retorno fluye de vuelta a través del otro miembro del par; cuanto más difieran las longitudes, mayor será la cantidad de energía que retorna a través de la capa de plano más cercana.

• Las discontinuidades en el acoplamiento, como cuando los miembros del par se enrutan alrededor de lados opuestos de un obstáculo, aumentan la impedancia. Puede ser mejor enrutar todo el par con un acoplamiento más laxo (por ejemplo, 2 x el ancho de la pista de señal) para reducir cuánto cambia la impedancia debido a las discontinuidades del acoplamiento.

• Mantenga alejadas las pistas agresoras, especialmente en capas superficiales; procure una separación de 3 x el ancho de la pista de señal para posibles redes agresoras.

• Como regla general, procure una separación entre el par y otras señales de 2 x el ancho de la pista de señal.

• Mantenga alejados los polígonos de tierra de la misma capa al menos 3 x el ancho de la pista de señal.

• Las reflexiones introducidas por las vías y las discontinuidades del acoplamiento se gestionan mediante enrutamiento de impedancia controlada; para ello se requiere un plano de referencia continuo debajo de la trayectoria de la señal.

• Reduzca la separación entre la capa de señal y el plano para mejorar la inmunidad a la diafonía.

Control y ajuste de las longitudes de enrutamiento

Main pages: Ajuste de longitud, regla de diseño Length, regla de diseño Matched Length

Un requisito clave para gestionar señales de alta velocidad en una placa es controlar y ajustar las longitudes de enrutamiento.

• Las longitudes absolutas pueden supervisarse mediante la regla de diseño Length, y las longitudes de enrutamiento relativas mediante la regla de diseño Matched Length.
• Las longitudes actuales de un conjunto de redes, y su cumplimiento con las reglas de diseño aplicables, pueden comprobarse en el panel PCB en el modo Nets (como se muestra a continuación).
• Si hay definida una regla Length y/o una regla Matched Length, entonces puede supervisar la longitud durante el enrutamiento interactivo o el ajuste de longitud mostrando el indicador de ajuste de longitud (Shift+G).
• Se admite el retardo causado por la longitud del pin dentro del encapsulado del dispositivo; para obtener más información, consulte Pin Package Delay.
• Las redes que incluyen componentes en serie en su trayectoria se gestionan definiendo xSignals.

Reglas de diseño

• Managing the Overall Route Lengths - la longitud total de enrutamiento de una red o conjunto de redes puede supervisarse mediante una regla de diseño Length. La regla de diseño Length tiene una longitud mínima y máxima permitidas; si la longitud de la señal es inferior al mínimo permitido, se resalta en amarillo en el panel PCB (en modo Nets), y una longitud de señal superior al máximo permitido se resalta en rojo.
• Managing the Relative Route Lengths - las longitudes de enrutamiento relativas de un conjunto de redes pueden supervisarse mediante una regla de diseño Matched Length. La regla de diseño Matched Length tiene una tolerancia y utiliza como longitud de referencia la ruta más larga del conjunto de redes objetivo. El resaltado en amarillo de la longitud de señal en el panel indica que la longitud de esta señal es inferior a la longitud de la ruta más larga menos la tolerancia. El resaltado en rojo indica que la longitud de esta señal es mayor que la longitud de la ruta más larga. 

Para comprender cómo se resuelven los ajustes de estas dos reglas cuando ambas están presentes en un diseño, consulte la página Length Tuning.

Supervisión de la longitud de enrutamiento

Las longitudes de enrutamiento actuales se muestran en el modo Nets del panel PCB, y se actualizan a medida que enruta. El valor de longitud Routed se volverá amarillo a medida que se acerque a la longitud objetivo, y se pondrá rojo si la supera.

Si hay definida una regla Length y/o una regla Matched Length, puede supervisar la longitud durante el enrutamiento interactivo o el ajuste de longitud mostrando el indicador de ajuste de longitud. Mientras está enrutando, use el atajo Shift+G para activar y desactivar el indicador.

El indicador muestra la longitud enrutada actual como un número sobre la parte superior del control deslizante, mientras que el control deslizante muestra la longitud estimada. Durante el ajuste de longitud, el Estimated Length = Current Routed Length; si está usando el indicador durante el enrutamiento interactivo, entonces el Estimated Length = Routed Length + distance to target (length of connection line).

La configuración del indicador se calcula a partir de las restricciones definidas por las reglas aplicables.

• El mínimo del medidor (borde izquierdo del medidor) es 45 (el más bajo MinLimit)
• El máximo del medidor (borde derecho del medidor) es 48 (el más alto MaxLimit)
• La barra amarilla izquierda (la más alta MinLimit) es 46.58
• La barra amarilla derecha (la más baja MaxLimit) es 47.58 (oculta por la barra verde en la imagen superior)
• La barra verde (TargetLength) es 47.58 (longitud de ruta de la red más larga del conjunto, igual a MaxLimit)
• El control deslizante verde y el valor numérico superpuesto (longitud de ruta actual) es 47.197.

Ajuste de las longitudes de ruta

Las longitudes de ruta se pueden ajustar después de completar el enrutado, mediante el comando Interactive Length Tuning o el comando Interactive Diff Pair Length Tuning (menú Route). Estos comandos añaden secciones en acordeón al enrutado, con una selección de tres formas.

Si existe una regla de longitud y una regla de igualación de longitud aplicables, la herramienta de ajuste de longitud tiene en cuenta ambas reglas y determina el conjunto de restricciones más estricto. Por lo tanto, si la longitud máxima especificada por la regla de longitud es menor que la longitud objetivo más larga especificada por la regla de igualación de longitud, prevalece la regla de longitud y esa longitud se utiliza durante el ajuste.

Para ver qué reglas se están aplicando o para cambiar las propiedades del acordeón durante el ajuste de longitud, pulse Tab para abrir el modo Interactive Length Tuning del panel Properties, como se muestra a continuación. Tenga en cuenta Target Length; este es el Max Limit de la configuración de regla aplicable más estricta.

Pulse Tab durante el ajuste de longitud para abrir el panel en modo Interactive Length Tuning, donde puede seleccionar el modo de longitud objetivo y ajustar los parámetros del acordeón.

Para ajustar la longitud de una red, ejecute el comando y luego haga clic en cualquier punto a lo largo de la red. Mueva el cursor para que siga la trayectoria de la ruta; a medida que lo haga, se añadirán secciones de ajuste en acordeón. Se seguirán añadiendo secciones de ajuste hasta que se cumplan los requisitos de longitud definidos por las reglas de diseño aplicables. Si el cursor se mueve fuera de los límites de los acordeones de ajuste, las formas del acordeón desaparecerán; cuando el cursor vuelva a situarse dentro de los límites de la forma del acordeón, reaparecerán.

Obtenga más información sobre el ajuste de longitud.

En conclusión

Aunque no es posible derivar un conjunto universal de reglas que se aplique a todos los diseños de alta velocidad, sí es posible seguir buenas prácticas de diseño que le ayudarán a tener éxito con su diseño de alta velocidad. Hay varios expertos de la industria que imparten cursos de formación prácticos y populares sobre diseño de alta velocidad. Utilice los enlaces siguientes para obtener más información e investigar opciones de formación especializada.

Referencias

El autor agradece sinceramente el trabajo de los siguientes expertos de la industria; esta página es un intento de resumir su conocimiento colectivo.

Artículos de Douglas Brooks

• Tiempos de propagación de microstrip
• División de planos para velocidad y potencia
• Efecto pelicular
• Reglas de diseño de trazas diferenciales: verdad frente a ficción

Artículos del Dr. Howard Johnson

• Inductancia de vía
• Apilado de 10 capas

Libros y artículos de Lee W. Ritchey

• Bien desde la primera vez
• Un tratamiento de la señalización diferencial y sus requisitos de diseño
•  Los laminados de PCB influyen en las velocidades de datos de alta velocidad, Parte 1, Parte 2

Artículos de In-Circuit Design - Barry Olney

• Enrutado de pares diferenciales
• La pura verdad sobre los puentes entre planos
• Ubicación crítica
• Planificación del apilado (Partes 1, 2 y 3)
• El apilado perfecto

Buenas prácticas en diseño de placas de circuito - Tim Jarvis RadioCAD Limited

Diseño de PCB - sitio web Learn EMC

Artículos de Keith Armstrong, EMC Information Centre (se requiere registro gratuito)

El manual de encapsulado electrónico - Glenn R. Blackwell

El manual de circuitos impresos - Clyde Coombs y Happy Holden

El manual de HDI - Happy Holden y otros

Técnicas de optimización de vías para diseños de canales de alta velocidad - Nota de aplicación AN529 de Altera

Consideraciones de diseño de PCB de alta velocidad - Nota de aplicación TN 1033 de Lattice Semiconductor 

Medición del tiempo de vuelo de una señal - Chris Grachanen, EDN

El futuro de las estructuras de vías HDI, la distribución de energía y la gestión térmica en circuitos impresos de próxima generación - Tom Buck TTM Technologies