Types de règles de points de test
En un coup d'œil
- Découvrez ce que couvre la catégorie Points de test dans Altium Designer et les types de règles abordés.
- Comprenez comment les règles de style des points de test de fabrication et de style des points de test d’assemblage définissent les pastilles et les vias pouvant servir de points de test.
- Découvrez la condition essentielle à l’attribution des points de test dans le gestionnaire de points de test, notamment la nécessité de disposer d’au moins une règle de style dont la portée est définie sur All.
Les règles de conception de la catégorie Testpoint sont décrites ci-dessous.

La catégorie Testpoint des règles de conception.
Style des points de test de fabrication et d’assemblage
Les règles de conception Fabrication Testpoint Style et Assembly Testpoint Style définissent les paramètres physiques admissibles des pastilles et des vias pouvant servir de points de test pour les tests de fabrication des cartes nues ou les tests en circuit des cartes assemblées, respectivement. Les contraintes de ces deux règles sont identiques.
Contraintes
Contrainte de style des points de test de fabrication et d’assemblage
| Règle par défaut | Obligatoire |
| Sizes | Les options suivantes permettent de définir les critères de diamètre des pastilles/vias et de taille des trous lors de la recherche de points de test valides :
|
| Clearances | Les options suivantes permettent de définir les contraintes d’espacement propres aux tests de la carte :
|
| Grid | L’utilisation d’une grille est particulièrement adaptée à un dispositif à lit de clous standard. Pour utiliser une grille, activez l’option Use Grid. Pour ne pas utiliser de grille, activez l’option No Grid. Si vous souhaitez utiliser une grille, les options suivantes permettent de la définir plus précisément :
|
| Allowed Side | Utilisez ces options pour définir sur quelle face de la carte peuvent se trouver les pastilles/vias susceptibles de servir de points de test : Top, Bottom, ou les deux. |
| Allow Testpoint Under Component | Utilisez cette option pour autoriser l’utilisation de pastilles/vias situés sous les composants (sur la même face de la carte que les composants) comme points de test. Cette option est généralement activée dans une règle de style des points de test de fabrication, mais pas dans une règle de style des points de test d’assemblage, car la pastille ou le via n’est généralement plus accessible une fois les composants montés sur la carte. |
| Rule Scope Helper | Utilisez cette zone des contraintes pour déterminer les objets auxquels la règle doit s’appliquer. Cochez simplement la case des objets à inclure — SMD Pads, Vias, Thru-hole Pads — puis cliquez sur le bouton Set Scope. La requête logique définissant le périmètre d’application de la règle est créée et saisie dans la zone Full Query de la règle. Notez que l’assistant n’est disponible que dans le PCB Rules and Constraints Editor. |
| Application de la règle | Cette règle est respectée par le gestionnaire de points de test, le routeur automatique, les vérifications DRC en ligne et par lot, ainsi que lors de la génération des fichiers de sortie. Les vérifications DRC en ligne et par lot contrôlent tous les attributs de la règle, à l’exception de Preferred Size et Preferred Hole Size : ces paramètres sont utilisés par le routeur automatique pour définir la taille des pastilles/vias de points de test qu’il place. |
Utilisation des points de test de fabrication et d’assemblage
Les règles de conception Fabrication Testpoint Usage et Assembly Testpoint Usage définissent les nets qui nécessitent des points de test pour les tests de fabrication des cartes nues ou les tests en circuit des cartes assemblées, respectivement. Les contraintes de ces deux règles sont identiques.
Contraintes
Contrainte d’utilisation des points de test de fabrication et d’assemblage
| Règle par défaut | Requis |
| Required | Un point de test doit être affecté à chaque net cible. Vous pouvez préciser davantage si :
Vous pouvez également autoriser un net cible à comporter des points de test supplémentaires – ceux-ci doivent être affectés manuellement. |
| Prohibited | Aucun point de test ne doit être affecté à chaque net cible. |
| Don't Care | Un point de test peut être affecté à chaque net cible. L’impossibilité d’affecter un point de test à un net est sans conséquence. |
| Affectation des points de test | Utilisez la boîte de dialogue Testpoint Manager pour vérifier la couverture des points de test de chaque net d’une conception, tant pour les tests de fabrication de la carte nue que pour les tests en circuit de la carte assemblée. Un rapport DRC, obtenu en exécutant une vérification DRC par lot, permet d’identifier chaque net qui ne respecte pas cette règle. |
| Rapports sur les points de test | Les rapports sur les points de test de fabrication et d’assemblage peuvent être configurés et générés avec les autres sorties de fabrication et d’assemblage, dans le cadre d’un fichier de configuration des tâches de sortie (*.OutJob). Utilisez ces rapports pour consulter les emplacements de tous les points de test valides affectés dans la conception, respectivement pour la fabrication et l’assemblage. |
| Importation de conceptions anciennes | Lors de l’ouverture ou de l’importation de conceptions de PCB créées dans une version du logiciel antérieure à Summer 09, les règles d’utilisation des points de test deviennent des règles d’utilisation des points de test de fabrication. |
| Application de la règle | Cette règle est respectée par le gestionnaire de points de test, le routeur automatique, les vérifications DRC en ligne et par lot, ainsi que lors de la génération des sorties. |



