Les tests constituent une partie importante du processus de fabrication d’une carte. Après fabrication, la carte est généralement testée afin de vérifier l’absence de courts-circuits ou de circuits ouverts. Une fois entièrement peuplée avec tous ses composants, une carte est souvent testée à nouveau afin de garantir l’intégrité du signal et le bon fonctionnement du dispositif. Pour faciliter ce processus, il est fondamentalement avantageux de disposer d’un ensemble de points sur la carte - Testpoints - que l’équipement de test peut sonder afin d’effectuer les tests requis.
L’emplacement des points de test sur une carte dépend de facteurs tels que le mode de test (y compris les tests de fabrication sur carte nue, les tests d’assemblage en circuit, etc.) et la méthode de test (y compris les tests automatisés à l’aide de sondes volantes et de montages à lit de clous, les tests manuels, etc.). Par exemple, lors d’un test de fabrication sur carte nue, la carte n’est pas peuplée et toutes les pastilles et tous les vias sont donc « utilisables » lorsqu’il s’agit d’attribuer des points de test. En revanche, les emplacements utilisés comme points de test lors d’un test d’assemblage en circuit seront presque toujours différents. Une fois la carte peuplée, il se peut que vous n’ayez plus accès par sonde aux pastilles des composants, et certainement aucun accès aux pastilles et vias situés sous un composant !
Altium Designer fournit un système puissant pour gérer vos besoins en points de test et améliorer la testabilité de vos cartes, en vous permettant d’attribuer séparément des points de test pour les tests de fabrication sur carte nue et/ou les tests d’assemblage en circuit, selon les besoins. Les points de test peuvent être attribués manuellement ou, de manière plus fluide et automatisée, à l’aide de la boîte de dialogue Testpoint Manager.
Réfléchir à votre stratégie de points de test
Avant de vous lancer dans l’attribution de pastilles et de vias à utiliser comme emplacements de points de test, il est judicieux de prendre du recul et de réfléchir à ce qui est nécessaire. Voici quelques éléments à prendre en compte lors de la définition d’une stratégie visant à intégrer des points de test dans une conception :
- Lors du choix de la face de la carte sur laquelle les points de test seront autorisés, il convient de tenir compte des processus de test et des montages associés qui seront utilisés. Par exemple, la carte sera-t-elle sondée uniquement par la face inférieure, uniquement par la face supérieure, ou par les deux faces ?
- Un point de test situé sous un composant (sur la même face de la carte que le composant) est généralement utilisé au stade du test sur carte nue. Cela doit être pris en considération lors de la planification des emplacements de points de test pour les tests sur carte assemblée.
- Il est conseillé de placer tous les points de test sur une seule face de la carte, en utilisant des vias pour y parvenir si nécessaire. La raison en est qu’un montage de test à double tête entraîne un coût plus élevé qu’un montage de test à tête unique.
- Plus votre motif de points de test est non standard et complexe, plus il sera coûteux de configurer un montage permettant de tester la carte. La meilleure approche consiste à développer une méthodologie qui aboutira à une testabilité générique. Une politique de points de test bien élaborée et adaptable permettra de tester efficacement et à moindre coût différentes conceptions.
- Il convient d’examiner attentivement toutes les exigences de tenting des vias dans la conception. Le tenting d’un via désigné comme point de test bloquera effectivement le contact de la sonde de test. Même un tenting partiel à l’aide d’un masque de soudure photo-imageable liquide (LPI) entraînera des problèmes de contact, car le liquide du masque aura tendance à s’écouler à travers le trou du via. Un masque de soudure pelable peut effectivement être utilisé pour assurer un tenting temporaire de tels vias désignés, mais cela peut souvent s’avérer assez coûteux.
- Consultez étroitement vos sous-traitants de fabrication et d’assemblage afin de vous assurer que tous les paramètres de conception spécifiques sont pris en compte lors de la définition des points de test. Ceux-ci peuvent inclure des espacements point de test à point de test et point de test à composant plus stricts que les espacements habituels de placement et de routage.
Les sections suivantes examinent de plus près les tests de fabrication et d’assemblage, y compris les contraintes spécifiques relatives aux points de test et les considérations associées à chacun.
Tests de fabrication
Les tests de fabrication concernent les essais d’une carte de circuit imprimé à la phase de pré-assemblage de la fabrication, avant que des composants ne soient placés sur la carte. À ce titre, on parle souvent de test sur carte nue. Cette méthode de test peut typiquement impliquer l’utilisation d’un dispositif à sondes volantes pour effectuer des tests net par net. En substance, deux sondes sont programmées pour fonctionner de concert, l’une pour injecter un signal dans un net et l’autre pour détecter la présence (ou l’absence) de ce signal.
Deux scénarios de test courants pour les tests de fabrication sur carte nue sont :
- Tester afin de s’assurer qu’un cuivre intentionnellement continu d’une extrémité à l’autre transporte un signal propre (sous un seuil d’impédance maximale admissible) sans aucun circuit ouvert.
- Tester afin de s’assurer que les nets ne sont pas en court-circuit entre eux.
Testpoint Location Constraints
- Des pastilles/vias de point de test dédiés ne sont généralement pas nécessaires pour les tests de fabrication. Comme la carte n’est pas encore équipée de composants, les sondes ont librement accès aux pastilles des composants. Étant donné que les pastilles ont tendance à être exemptes de masque de soudure à ce stade, les points de test sont généralement situés directement sur les pastilles elles-mêmes.
- Les tests à sondes volantes ne sont pas contraints par une grille, car les dispositifs à sondes volantes sont capables d’atteindre des positions très précises.
- Chaque paire d’emplacements est contrainte par une séparation minimale, en raison de la taille physique du corps des têtes de sonde.
Exceptions and other Considerations
- Pour les composants à pas fin, il peut ne pas être possible (ou même pratique) de sonder une seule pastille de composant. De telles caractéristiques en cuivre peuvent être minuscules et délicates ; il est donc parfois recommandé d’éviter tout contact avec les sondes de test. Dans ces cas, il peut être judicieux pour le concepteur d’ajouter à la carte des pastilles/vias de test dédiés.
- Un montage à lit de clous peut également être utilisé lors des tests de fabrication sur carte nue. C’est généralement le cas pour les productions en grand volume, où l’utilisation d’un tel montage implique moins de temps de test qu’une sonde volante. Toutefois, les tests au lit de clous peuvent imposer des contraintes plus rigides sur l’emplacement des points de test et, si le montage de test n’est pas personnalisé, exigeront souvent que les points de test respectent une grille spécifique.
- Il arrive que certaines paires spécifiques d’emplacements de points de test ne soient pas testées de concert par une sonde volante. C’est généralement le cas lorsqu’il n’existe aucun risque de court-circuit (ou de diaphonie) entre les nets, parce qu’ils ne sont pas adjacents l’un à l’autre (tous les objets des deux nets étant mutuellement séparés par leur proximité physique).
Tests d’assemblage
Les tests d’assemblage concernent les essais d’une carte de circuit imprimé à la phase post-assemblage de la fabrication, après que la carte a été peuplée avec tous les composants spécifiés dans sa nomenclature (BOM) associée. À ce titre, on parle souvent de test en circuit ou de test électrique. Cette méthode de test implique généralement (sans s’y limiter aucunement !) l’utilisation d’un montage à lit de clous configuré manuellement. Selon le type de test effectué à l’aide du montage, la carte peut être mise sous tension ou non.
Deux scénarios de test courants pour les tests d’assemblage en circuit sont :
- Sonder simultanément un point de test dédié pour chaque net (ou net d’intérêt). Cela se fait en injectant un signal dans chaque sonde individuellement et en détectant les résultats de réception du signal par toutes les autres sondes.
- Tester des composants/bus spécifiques afin de s’assurer que le dispositif lui-même fonctionne correctement. Il s’agit de tests spécialisés qui peuvent être réalisés à l’aide de diverses méthodes de test. Dans le cas le plus simple, un montage à lit de clous peut être utilisé pour tester entre les pastilles des composants.
Testpoint Location Constraints
- Les emplacements des points de test doivent généralement respecter une exigence d’espacement minimal. Les équipements de test, tels que les têtes de sonde des montages à lit de clous, ont une taille de corps qui limite leur proximité les unes par rapport aux autres. Sauf si un montage personnalisé est utilisé, les emplacements des points de test doivent souvent se trouver sur une grille spécifique. La fabrication d’un montage personnalisé est plus coûteuse et plus longue que la configuration d’un montage à lit de clous réutilisable.
- Il peut être exigé que les points de test soient placés selon un dégagement minimal par rapport au corps des composants. Les têtes de sonde de la plupart des montages de test ont tendance à être plus larges du côté du montage, puis à se rétrécir à mesure qu’elles se rapprochent de la tige de la sonde. Les composants plus hauts nécessitent davantage de dégagement. Il est donc préférable de prendre en compte la hauteur maximale des composants sur la carte et de définir un dégagement global par rapport aux corps qui intègre ce scénario du pire cas.
- Il peut être exigé que les emplacements des points de test soient positionnés selon un dégagement minimal par rapport au bord de la carte. Le processus de contact de la carte avec une paire de sondes volantes ou un réseau de sondes de type lit de clous peut être éprouvant pour la carte elle-même, et la carte peut fléchir dans une certaine mesure sous la contrainte des tests automatisés. Pour cette raison, les dommages aux cartes fines et fragiles sont minimisés lorsque les points de test sont situés à une certaine distance des bords de la carte.
- Il est généralement nécessaire d’ajouter, lors de la conception, une pastille/un via de point de test dédié accessible par sonde à chaque net pour plusieurs raisons :
- Les pastilles de composants en cuivre nu deviennent généralement inaccessibles en raison de la présence des composants placés.
- À moins que la carte ne soit spécifiquement conçue en tenant compte des tests, les pastilles de composants et les vias ne seront probablement pas situés sur la grille requise pour les points de test.
- Même si une pastille de composant semble elle-même adaptée à une utilisation comme emplacement de point de test, les contraintes de dégagement par rapport au corps du composant empêchent souvent son utilisation.
Exceptions and other Considerations
- Bien que les montages à lit de clous soient une méthode courante de test d’assemblage, ce n’est en aucun cas la seule. Parmi les diverses alternatives figurent des cas où des dispositifs à sondes volantes sont utilisés, avec précaution, afin d’éviter toute collision avec les composants placés.
- Lors d’un test électrique sur un composant spécifique, les pastilles du composant peuvent être accessibles dans une certaine mesure par une sonde de test. Cependant, il est important de noter que le corps du composant masque souvent le centre de ces pastilles. En d’autres termes, une fois la carte assemblée, la partie accessible de la pastille inclut rarement l’emplacement du centre de la pastille.
Prise en charge des points de test sur pastilles et vias
Altium Designer offre une prise en charge complète des points de test, vous permettant de spécifier des pastilles (traversantes ou CMS) et/ou des vias à utiliser comme emplacements de points de test pour les tests de fabrication et/ou d’assemblage. Une pastille ou un via est désigné pour être utilisé comme point de test en définissant ses propriétés de point de test appropriées et en répondant à deux questions clés :
- La pastille/le via doit-il être utilisé comme point de test de fabrication et/ou d’assemblage ?
- De quel côté de la carte la pastille/le via doit-il être utilisé comme point de test : dessus, dessous ou les deux ?
Ces propriétés se trouvent dans le Properties panneau, lorsqu’un objet pastille (voir Propriétés de la pastille) ou via (voir Propriétés du via) est sélectionné dans l’espace de conception, respectivement.
Une pastille ou un via sélectionné est spécifié pour être utilisé comme point de test via les options correspondantes disponibles pour cet objet dans le Properties panneau.
Pour simplifier le processus et éviter de devoir définir manuellement les propriétés de point de test des pastilles/vias, Altium Designer fournit une méthode permettant d’assigner automatiquement les points de test en fonction de règles de conception définies, à l’aide du
Testpoint Manager. Cette assignation automatisée définit les propriétés de point de test appropriées pour la pastille/le via dans chaque cas. Vous avez également la possibilité de spécifier manuellement les points de test — en les définissant individuellement au niveau de chaque pastille/via — ce qui vous donne un contrôle total sur le schéma de points de test utilisé pour votre carte.
Lors de l’ouverture de conceptions PCB créées avec une version du logiciel antérieure à la version Summer 09, toutes les options de point de test activées deviendront des options de Fabrication point de test activées.
Règles de conception des points de test
Les contraintes d’une conception PCB doivent être réfléchies et mises en œuvre sous la forme d’un ensemble bien affiné de règles de conception. Pour mettre en œuvre un schéma de points de test efficace — où tous les points de test définis peuvent être atteints et utilisés dans le cadre des tests de carte nue et/ou en circuit — des contraintes de gouvernance doivent être mises en place. À cette fin, les types de règles suivants peuvent être définis dans le système de règles de conception de l’éditeur PCB :
Accédez aux règles de ces types et définissez-les depuis la boîte de dialogue PCB Rules and Constraints Editor (Design » Rules).
Définissez des règles de conception distinctes pour contraindre quelles pastilles et/ou quels vias de la conception peuvent être utilisés comme points de test de fabrication et comme points de test d’assemblage, ainsi que quels nets nécessitent des points de test.
Les règles de style et d’utilisation des points de test sont identiques, en termes de contraintes, entre les deux modes de test (fabrication et assemblage). La règle de style spécifie essentiellement les contraintes qu’une pastille ou un via doit respecter pour être pris en compte comme emplacement de point de test. La règle d’utilisation spécifie quels nets nécessitent un point de test.
Contraintes par défaut pour les règles Testpoint Usage (en haut) et Testpoint Style (en bas).
Lors de la définition d’une règle de style, la portée de la règle peut être créée rapidement pour cibler précisément les objets pastille et/ou via à prendre en compte comme points de test, à l’aide des options disponibles dans la région Rule Scope Helper.
Les règles de conception des points de test sont utilisées par le Testpoint Manager, l’autorouteur, les processus DRC en ligne et par lots, ainsi que lors de la génération des sorties.
Des règles par défaut de style et d’utilisation des points de test de fabrication et d’assemblage existent. Vous devez vérifier si ces règles répondent aux exigences de votre carte et les modifier si nécessaire. Si plusieurs règles du même type sont requises, utilisez l’aspect priorité des règles de conception afin de garantir que les règles ayant une portée plus spécifique soient appliquées en premier (par exemple, lors de l’exécution d’un DRC).
Pour que le Testpoint Manager puisse assigner correctement des points de test, il doit always exister au moins une règle de style de point de test correspondante avec une portée de All.
Lors de l’ouverture de conceptions PCB ou de l’importation de règles de conception créées avec une version du logiciel antérieure à la version Summer 09, les règles Testpoint Style deviendront des règles Fabrication Testpoint Style et les règles Testpoint Usage deviendront des règles Fabrication Testpoint Usage.
Gestion des points de test
L’assignation manuelle des points de test peut être une tâche fastidieuse et laborieuse, et encore plus sur une carte complexe comportant des centaines de composants (et sur les deux faces de la carte). Pour permettre une gestion simplifiée des points de test dans vos conceptions de cartes, Altium Designer équipe l’éditeur PCB d’un Testpoint Manager. Le Testpoint Manager vous permet d’assigner des points de test — pour les tests de fabrication sur carte nue et/ou les tests d’assemblage en circuit — de manière automatisée, sur la base de règles de conception définies. Cette assignation automatisée définit les propriétés de point de test appropriées pour la pastille/le via dans chaque cas.
L’accès se fait en choisissant la commande Tools » Testpoint Manager dans les menus principaux.
Gérez rapidement et efficacement vos exigences en matière de points de test de fabrication et d’assemblage à l’aide du Testpoint Manager.
Utilisez la boîte de dialogue pour assigner et effacer automatiquement les points de test depuis un emplacement pratique unique. Une liste de tous les nets de la conception est fournie dans la région Testpoint Net Status , avec un état indiquant la couverture des points de test — soit Complete, soit Incomplete — pour les tests de fabrication sur carte nue comme pour les tests d’assemblage en circuit. Cliquez sur les boutons Fabrication Testpoints ou Assembly Testpoints, ou faites un clic droit dans la grille pour accéder aux commandes permettant d’assigner ou d’effacer ce type de point de test. Notez que vous pouvez sélectionner manuellement des nets dans la région supérieure de la boîte de dialogue afin d’assigner/effacer sélectivement des points de test.
Qu’il s’agisse d’assigner des points de test à certains ou à tous les nets d’une conception, le Testpoint Manager suit les règles de style et d’utilisation définies pour les points de test de fabrication et d’assemblage. Pour voir l’ordre dans lequel les objets valides sont recherchés, cliquez sur le bouton Search Order.
Pour modifier l’ordre, faites un clic droit sur une entrée dans la liste d’ordre de recherche et utilisez les commandes du menu contextuel, ou les raccourcis Shift+Up Arrow et Shift+Down Arrow pour la déplacer vers le haut ou vers le bas dans la liste.
Si un net possède un point de test assigné qui enfreint une règle de conception de point de test applicable, cela sera indiqué
Illegal dans la région
Testpoint Net Status de la boîte de dialogue
Testpoint Manager. Utilisez la fonctionnalité Design Rule Check de l’éditeur PCB pour
vérifier la validité des points de test assignés.
La région Status Summaries fournit un résumé complet de l’état des points de test de la carte, pour les deux modes de test. Cette région est mise à jour à chaque opération d’assignation ou d’effacement effectuée. Pour un niveau de détail plus fin, utilisez la région Assignment Results. Celle-ci fournit par exemple des détails sur le nombre de pastilles/vias supérieurs/inférieurs impliqués dans une assignation/un effacement, ainsi qu’une indication des échecs.
Vérification de la validité des points de test
Les règles définies pour les points de test de fabrication et d’assemblage sont suivies dans le cadre de la fonction Design Rule Checking (DRC) de l’éditeur PCB. La vérification DRC en ligne et/ou par lots peut être activée pour les différents types de règles depuis la boîte de dialogue Design Rule Checker (Tools » Design Rule Check).
Incluez les règles de conception des points de test dans les processus DRC en ligne ou par lots.
Champs de requête liés aux points de test
Pour prendre en charge les différents points de test de fabrication et d’assemblage pouvant être assignés dans une conception, les mots-clés suivants sont disponibles pour cibler les points de test à l’aide d’expressions logiques de requête. Chacun des éléments suivants se trouve dans la catégorie PCB Functions - Fields, lors de l’utilisation du Query Helper :
IsAssyTestpoint - est un point de test d’assemblage.IsFabTestpoint - est un point de test de fabrication.IsTestpoint - est un point de test côté dessus ou dessous.Testpoint - s’agit-il d’un point de test côté dessus ou dessous ?TestpointAssy - s’agit-il d’un point de test d’assemblage ?TestpointAssyBottom - s’agit-il d’un point de test d’assemblage côté dessous ?TestpointAssyTop - s’agit-il d’un point de test d’assemblage côté dessus ?TestpointBottom - s’agit-il d’un point de test côté dessous ?TestpointFab - s’agit-il d’un point de test de fabrication ?TestpointFabBottom - s’agit-il d’un point de test de fabrication côté dessous ?TestpointFabTop - s’agit-il d’un point de test de fabrication côté dessus ?TestpointTop - s’agit-il d’un point de test côté dessus ?
Créez des expressions logiques pour les requêtes afin de cibler et de renvoyer les points de test de votre conception selon les besoins. Voici quelques exemples d’expressions logiques de requête ciblant les points de test de fabrication et d’assemblage :
(ObjectKind = 'Pad') And (TestpointAssy = 'True')
Cible toutes les pastilles qui sont des points de test d’assemblage.IsPad And (TestpointAssyTop = 'True')
Cible toutes les pastilles qui sont des points de test d’assemblage côté dessus.(ObjectKind = 'Pad') And (TestpointFab = 'True')
Cible toutes les pastilles qui sont des points de test de fabrication.((IsPad Or IsVia)) And (TestpointAssy = 'True')
Cible toutes les pastilles et tous les vias qui sont des points de test d’assemblage.((IsPad Or IsVia)) And IsFabTestpoint
Cible toutes les pastilles et tous les vias qui sont des points de test de fabrication.
Génération de rapports de points de test
Altium Designer inclut des générateurs de rapports dédiés pour la génération, respectivement, de rapports de points de test de fabrication et d’assemblage. Ces deux générateurs de rapports utilisent les propriétés de point de test appropriées pour les primitives de pastille et de via dans une conception.
Un rapport de points de test de fabrication utilisera uniquement les paramètres de Fabrication point de test des pastilles et vias. Un rapport de points de test d’assemblage utilisera uniquement les paramètres de Assembly point de test.
Les rapports peuvent être générés de deux façons :
- Directement depuis le document PCB, à l’aide des commandes File » Fabrication Outputs » Test Point Report et File » Assembly Outputs » Test Point Report.
- En utilisant des sorties correctement configurées définies dans un fichier de configuration de tâche de sortie (
*.OutJob).
Incluez et configurez les sorties de rapport de points de test de fabrication et d’assemblage dans un fichier de configuration de tâche de sortie autonome et polyvalent. Une fois définis, obtenez vos rapports en un clic !
Quelle que soit la méthode utilisée pour générer un rapport, les options du rapport elles-mêmes sont définies dans la même boîte de dialogue. Pour un rapport de points de test de fabrication, cela implique la boîte de dialogue Fabrication Testpoint Setup. Pour un rapport de points de test d’assemblage, la boîte de dialogue Assembly Testpoint Setup est utilisée. Les options de rapport sont identiques entre ces boîtes de dialogue.
Définissez les options du rapport, y compris le format du fichier généré, à l’aide de la boîte de dialogue de configuration de rapport appropriée.
Les paramètres définis dans une boîte de dialogue Testpoint Setup lors de la génération directe d’une sortie depuis le PCB sont distincts et séparés de ceux définis pour le même type de sortie dans un fichier de configuration Output Job. Dans le premier cas, les paramètres sont stockés dans le fichier de projet, tandis que dans le second, ils sont stockés dans le fichier Output Job.
Les options de la zone Coordinate Positions d’une boîte de dialogue permettent d’exporter les emplacements des points de test, dans tous les formats de rapport, par rapport à l’origine absolue de la carte ou à l’origine courante de la carte.
Tous les types de rapports de points de test prennent en charge les réseaux de cartes intégrés. Plusieurs fichiers de netlist IPC-D-356A sont produits lors de l’exportation depuis un document PCB contenant plusieurs réseaux de cartes intégrés.
Rôle du fichier de netlist IPC-D-356A
L’un des trois formats de sortie de rapport de points de test est un fichier de netlist IPC-D-356A. Ce fichier est généralement utilisé pour cibler le mode de test de fabrication de carte nue. Le fichier IPC est post-traité en commandes qui pilotent un dispositif de test à sondes volantes.
Indépendamment des éléments spécifiquement identifiés comme emplacements de points de test dans un fichier IPC-D-356A, les fabricants de cartes peuvent généralement utiliser les données du fichier pour réaliser le type de test souhaité, bien que, selon les circonstances et le contenu du fichier, une intervention manuelle puisse être nécessaire.
AI-localized