ビアステッチングとビアシールディングの追加

スティッチングビアの追加

ビアスティッチングは後処理として実行され、空いている銅箔領域がスティッチングビアで埋められます。 ビアスティッチングを行うには、異なるレイヤー上で、指定したネットに接続された銅箔領域が重なっている必要があります。サポートされる銅箔領域には、Fills、Solid Regions、 Polygons、および Power Planes が含まれます。

ネットにスティッチングビアを追加するには、メニューから Tools » Via Stitching/Shielding » Add Stitching to Net コマンドを選択します。Add Stitching to Net ダイアログが開き、ここで Net、 Stitching Parameters、および Via Style を指定します。OK ボタンをクリックすると、スティッチングアルゴリズムが選択したネットに接続されているすべてのフィル、ソリッドリージョン、ポリゴン、およびパワープレーンを特定し、指定したビアとスティッチングパターンを使用して基板を通して接続しようとします。 

Via Style

スティッチングビアの プロパティは、ダイアログの Via Style 領域に表示されます。 これらのプロパティは次の方法で定義できます。

• ダイアログに新しく入力する設定、または

• 選択した Via Template の設定に基づく、または

• 新しいスティッチングビアセットを配置している場合、適用可能な Routing Via Style design rule で定義された設定に基づく。

Via Style (  )
Diameters (Simple/TMB/Full)	PCB エディターは、X-Y 平面ビア直径として 3 種類をサポートします: Simple、Top-Middle-Bottom、または Full Stack。クリックして、スティッチングビアに必要なビア構造を選択します。Via Stack の詳細をご覧ください。
Hole Size	スティッチングビアの穴径の値を指定します。
Tolerance	穴公差属性を設定することで、基板のはめあいと限界の判定に役立ちます。スティッチングビアの最小 (-) および最大 (+) の穴公差を指定します。
Diameter	X-Y 平面におけるスティッチングビアの直径。
Thermal Relief (Via Stitching dlg & Properties panel)	このセット内のすべてのビアについてローカルのポリゴン接続スタイル設定を定義できるようにするには、チェックボックスを有効にし、リンクされたキーワードをクリックして Edit Polygon Connect Style ダイアログ () で設定します。ダイアログ/パネルでの設定を適用するだけでなく、ビアがリリーフ接続スタイルで接続される影響を受けるすべてのポリゴンを再注入する必要があります。
Load Values from Routing Via Style Rule (Add Stitching to Net dlg)	このボタンをクリックすると、適用可能な Routing Via Style ルール内のビアプロパティが Add Stitching to Net ダイアログのここに適用されます。Routing Via Style 設計ルール の詳細をご覧ください。
Via Template	このドロップダウンリストからビアテンプレートを選択すると、そのテンプレートビアのプロパティが Add Stitching to Net ダイアログのここに適用されます。テンプレートを選択すると、Library フィールドには、そのビアテンプレートがリンクされているライブラリが表示され、さらにそのライブラリからテンプレートを Unlink するオプションも含まれます。 Pad Via Templates の操作 の詳細をご覧ください。
Properties – Net	スティッチングビアが接続するネット。ビア接続のスタイル（リリーフまたはダイレクト）は、ビアが接続されるオブジェクトと、適用される設計ルールによって決定されます。詳細は Notes セクション を参照してください。
Properties – Drill Pair / Via Type	スティッチングビアが Z 平面でまたがる開始レイヤーと終了レイヤーは、必要に応じて設定できます（このスパンは drill pair と呼ばれます）。ビアの許可される Z 平面スパンは Via Types タブの Layer Stack Manager () で設定され、そこで定義されたスパンのみが Drill Pair ドロップダウンに表示されます。 Via Types ボタンをクリックすると Layer Stack Manager が開き、アクティブなレイヤースタックで使用可能なビアタイプを設定できます。Via Types の詳細をご覧ください。
Properties – Locked (Add Stitching to Net dlg)	有効にすると、このスティッチングビアセット内のすべてのビアで Locked 属性が有効になります。
Solder Mask Expansion	ソルダーマスク拡張（またはテント処理）は、適用可能な Solder Mask 設計ルール、またはここでダイアログ内に指定する拡張値に基づけます（ただし、ビアをテント処理する ことで上書きできます）。選択したオプションは、このスティッチングビアセット内のすべてのビアに適用されます。

ビアスティッチングに関する注記

• まず、スティッチングに使用する Net を選択してください。これは Load values from Routing Via Style Rule ボタンをクリックしたときなど、他のオプションの動作に影響するためです。ネットが設計空間ですでに選択されている場合、Add Stitching to Net ダイアログを開くとそのネットが自動的に選択されます。

• シールディングビアは VSn によって識別されます: Via Stitching。数値 n は、このビアが同じ数値識別子を持つ他のビアと同一のビアスティッチングユニオンに属することを示します。

• ビア接続スタイル（リリーフまたはダイレクト）は、ポリゴンについては適用可能な Polygon Connect Style 設計制約、パワープレーンについては適用可能な Plane Connect Style 設計制約によって定義され、ソリッドリージョンとフィルについてはダイレクト接続となります。

• スティッチング完了後、ビアがリリーフ接続スタイルで接続される影響を受けるすべてのポリゴンを再注入する必要があります。

• 各スティッチングビアセットはユニオンに追加されます。これらのユニオン () を確認するには、PCB パネルを Unions モードに設定します。

• スティッチングビアセットを編集するには、セット内の任意のビアをダブルクリックして Via Stitching ダイアログを開くか、ダブルクリックで開くよう設定されている場合は Properties パネル () を開きます。あるいは、1つ以上のスティッチングビアを含む左から右の選択矩形をドラッグし、その後 Properties パネルで設定を編集します。

• このビアセットは、 Tools » Via Stitching » Remove Via Stitching Group コマンドを実行してから、そのグループ内の任意のビアをクリックすることで削除できます。 

• ビアスティッチングアルゴリズムは、ポリゴン、フィル、ソリッドリージョン、およびパワープレーンを次のように扱います:

  1. 同一ネット上のポリゴン、リージョン、およびフィルは、異なるレイヤー上で重なっている箇所でスティッチングされます。その領域内で他ネット上のポリゴン、リージョン、またはフィルが重なっている場合（別レイヤー上）、その領域にはスティッチングは適用されません。他ネット上の重なったプレーン領域は通過されます。

  2. 対象ネット上で重なっているプレーン領域は、他ネットに接続されたプレーン領域（別レイヤー上）の有無にかかわらず、常にスティッチングされます。同じ領域にポリゴン、リージョン、またはフィルが重なっている場合には、上記ルール 1 が適用されます。

     To summarize these two rules - 他のレイヤーでは、他ネットのプレーンレイヤーは常にスティッチングビアによって打ち抜かれますが、他ネットのポリゴン、リージョン、またはフィルは打ち抜かれません。設計に、スティッチングビアが必要な領域内に他ネットのポリゴンが含まれている場合は、それらのポリゴンを一時的に shelve し、スティッチングビアを定義してから、ポリゴンを un-shelve して再注入してください。ポリゴンの shelving と再注入 の詳細をご覧ください。 

ビアスティッチング領域の変更

ビアスティッチングの各固有領域内のビアセットは、union にクラスタ化されます。ユニオン全体を移動でき、領域のサイズ変更も可能です。

左から右の選択ウィンドウをドラッグしてスティッチング領域を選択し、マウスを適切なカーソルになる位置に合わせて移動またはサイズ変更します。

ネットへのシールディングビアの追加

ビアシールディングは、近傍信号からの潜在的な干渉や結合からネットを分離するために使用されます。シールディングビアの間隔は、保護対象となる最高周波数に適合するように設定する必要があります。シールドの適切な設計は不可欠です。設計の不適切なフェンスは、間隔が近傍信号の共振周波数に一致すると、かえって EMI 問題の一因となる可能性があります。これについては、 ビアシールディングに関する注記 セクションでさらに説明しています。

配線済みネットの周囲にビアシールドを配置するには、メニューから Tools » Via Stitching/Shielding » Add Shielding to Net コマンドを選択します。Add Shielding to Net ダイアログが表示され、ここで必要に応じて Net to Shield と その他の Shielding Parameters、参照 Net、および Via Style を設定します。ビアは、適用される設計ルールに準拠したビアを配置できる箇所であればどこでも、選択したネットの両側に沿って配置されます。

Via Style

シールディングビアの プロパティは、ダイアログの Via Style 領域に表示されます。 これらのプロパティは次の方法で定義できます。

• ダイアログに新しく入力する設定、または

• 選択した Via Template の設定に基づく、または

• 新しいシールディングビアセットを配置している場合、適用可能な Routing Via Style design rule で定義された設定に基づく。

Via Style (  )
Diameters (Simple/TMB/Full)	PCB エディターは、X-Y 平面ビア直径として 3 種類をサポートします: Simple、Top-Middle-Bottom、または Full Stack。クリックして、シールディングビアに必要なビア構造を選択します。Via Stack の詳細をご覧ください。
Hole Size	シールディングビアの穴径の値を指定します。
Tolerance	穴公差属性を設定することで、基板のはめあいと限界の判定に役立ちます。シールディングビアの最小 (-) および最大 (+) の穴公差を指定します。
Diameter	X-Y 平面におけるシールディングビアの直径。
Thermal Relief (Via Shielding dlg & Properties panel)	このセット内のすべてのビアについてローカルのポリゴン接続スタイル設定を定義できるようにするには、チェックボックスを有効にし、リンクされたキーワードをクリックして Edit Polygon Connect Style ダイアログ () で設定します。ダイアログ/パネルでの設定を適用するだけでなく、ビアがリリーフ接続スタイルで接続される影響を受けるすべてのポリゴンを再注入する必要があります。
Load Values from Routing Via Style Rule (Add Shielding to Net dlg)	このボタンをクリックすると、適用可能な Routing Via Style ルール内のビアプロパティが Add Shielding to Net ダイアログのここに適用されます。Routing Via Style 設計ルール の詳細をご覧ください。
Via Template	このドロップダウンリストからビアテンプレートを選択すると、そのテンプレートビアのプロパティが Add Shielding to Net ダイアログに適用されます。テンプレートが選択されると、Library フィールドにはそのビアテンプレートがリンクされているライブラリが表示され、さらにそのライブラリからテンプレートを Unlink するオプションも含まれます。Working with Pad Via Templates も参照してください。
Properties – Net	シールドビアが接続するネットを指定します。ビア接続のスタイル（リリーフまたはダイレクト）は、ビアが接続されるオブジェクトと適用される設計ルールによって決まります。詳細は Notes section を参照してください。
Properties – Drill Pair / Via Type	シールドビアが Z プレーン方向にまたがる開始層と終了層は、必要に応じて設定できます（このスパンは drill pair と呼ばれます）。ビアの許可される Z プレーンスパンは、Layer Stack Manager () の Via Types タブで設定され、そこで定義されたスパンのみが Drill Pair ドロップダウンに表示されます。Via Types ボタンをクリックすると Layer Stack Manager が開き、アクティブなレイヤースタックで使用可能なビアタイプを設定できます。詳細は Via Types を参照してください。
Properties – Locked (Add Shielding to Net dlg)	有効にすると、このシールドビアセット内のすべてのビアで Locked 属性が有効になります。
Solder Mask Expansion	ソルダーマスク拡張（またはテンティング）は、適用される Solder Mask 設計ルールに基づくか、またはこのダイアログで指定する拡張値に基づくかを選択できます（ビアをテンティングする ことで上書き可能です）。ここで選択したオプションは、このシールドビアセット内のすべてのビアに適用されます。

ビアシールディングに関する注意事項

• まずシールド対象の Net を選択してください。これにより、Load values from Routing Via Style Rule ボタンをクリックしたときなど、他のオプションの動作に影響します。設計空間ですでにネットが選択されている場合は、Add Shielding to Net ダイアログを開いたときにそのネットが自動的に選択されます。

• シールドビアは VSHn によって識別されます: Via SHielding。数値 n は、このビアが同じ数値識別子を持つ他のビアと同じビアシールディングユニオンに属していることを示します。

• ビア接続スタイル（リリーフまたはダイレクト）は、ポリゴンについては適用される Polygon Connect Style 設計制約、電源プレーンについては適用される Plane Connect Style 設計制約によって定義されます。

• スティッチング完了後、リリーフ接続スタイルを指定する適用可能な Polygon Connect Style 設計ルールを持つ、影響を受けたすべてのポリゴンを再ポアする必要があります。

• 各シールドビアセットはユニオンに追加されます。これらのユニオンを確認するには、PCB パネルを Unions モードに設定してください（）。

• シールドビアセットを編集するには、セット内の任意のビアをダブルクリックして Via Shielding  ダイアログを開くか、ダブルクリック時に開くよう設定されている場合は Properties パネルを開きます（）。あるいは、1 つ以上のシールドビアを含む選択範囲矩形を左から右へドラッグして作成し、Properties パネルで設定を編集します。

• ビアセットは Tools » Via Stitching/Shielding » Remove Via Shielding Group コマンドを実行し、そのグループ内の任意のビアをクリックすることで削除できます。

• 部分的なネットシールディングまたは複数ネットのシールディングを実行できます:

  • ネット全体をシールドしたくない場合は、まず必要なトラックセグメントを選択し、Selected Objects オプションを有効にしてシールドします。

  • 隣接する複数のネットをシールドするには、設計空間でそれらのネットを選択し、Selected Objects オプションを有効にしてシールドします。

  • 差動ペアは、複数ネットの Selected Objects 手法を使用するか、Net to Shield ドロップダウンで差動ペアのいずれか一方のネットを選択することでシールドできます。

• Add shielding copper オプションを使用すると、シールドビアを囲むポリゴンを追加できます。さらに Add clearance cutout オプションを含めると、ポリゴンをビアをちょうど囲む位置までクリップバックできます。これらのオプションの詳細は、以下の Including Shielding Copper with the Shielding Vias を参照してください。

シールドビアにシールド用銅箔を含める

配線の両側にシールドビアを追加するだけでなく、以下の画像に示すようにシールド用銅箔を含めることもできます。これを行うには、Via Shielding ダイアログで Add shielding copper オプションを有効にします。 この銅箔はポリゴンとして作成されるため、適用される Clearance および Polygon Connect Style 設計ルールに従います。

Add shielding copper オプションは、シールドビアを囲むポリゴンを追加します。シールド対象ネットから離れた側のポリゴンエッジは、ビアの端に接します。シールド対象ネットに隣接する側のポリゴンエッジは、適用される Clearance 設計ルールに従ってネットから後退した位置に設定されます。Add clearance cutout オプションも有効な場合、ポリゴンは代わりに Add Shielding to Net ダイアログの Distance 設定に従ってシールド対象ネットから後退した位置に設定されます。違いを確認するには、以下の画像にカーソルを重ねてください。

スティッチングビアまたはシールドビアの選択または編集

スティッチング／シールディングビアの配列を扱う作業を簡単にするため、どちらの種類も自動的にユニオンへクラスタ化されます。ユニオンは PCB パネルで管理されます。

PCB パネルを使用した選択

配列を選択するには、PCB パネルを Unions モードに切り替え、必要な Via Stitching または Via Shielding ユニオンを選択します。パネルで Select チェックボックスが有効になっていれば、その配列に含まれるすべてのビアが選択されます（下の画像を参照）。あるいは、配列内の任意のビアをダブルクリックして Properties panel を開き、配列を編集することもできます。

PCB パネルを Unions モードで使用すると、スティッチングまたはシールディング配列内のすべてのビアを選択できます。この画像では、4 つのビアシールディングユニオンがすべて選択されています。

ビアセットの対話的な選択

選択動作:

• 個々のスティッチング／シールディングビアは選択して削除できます。

• Popup Selection Dialog オプションが Preferences () で有効になっている場合、ユニオンに属する個々のビアをクリックすると、上の画像に示すように、そのユニオンを含むリストが表示されます。ユニオンを選択すると、そのビアユニオンはワークスペースで削除するか、Properties パネルで編集できます。 

• Popup Selection ダイアログが有効でない場合、ユニオンに属する個々のビアをクリックしたときの動作は次のとおりです:

  • 最初のクリックで個々のビアが選択されます。

  • 2 回目以降のクリックでは、重なり合うオブジェクトがある場合の選択順に従って次のオブジェクトが選択されます。たとえば、コンポーネント、ポリゴン、ビアユニオン（それらのオブジェクトがカーソル下にある場合）です。

  • または、最初のクリックで個々のビアを選択した後、Shift+Tab ショートカットを押して Select Overlapping コマンドを呼び出します。Shift+Tab を押し続けることで重なっているオブジェクトを順に切り替え、それぞれを選択できます。

   

• 領域に制約されたスティッチングユニオンは、ユニオン内の任意のビアを囲む選択ウィンドウを左から右へドラッグすることで選択できます。これは、このページの Modifying a User-Defined Via Stitching Area セクションのアニメーションで示されています。

ビアセットの編集

スティッチングまたはシールディングビアセットのプロパティは、選択後に Via Stitching または Via Shielding モードの Properties パネルで編集できます。セット内の任意のビアをダブルクリックするとパネルが開きます。

Properties パネルでスティッチングビアを編集している例。

パネルでプロパティを編集し、キーボードで Enter を押すと、パネル上部に Changes pending メッセージとボタンが表示されます。編集操作を完了するには Apply をクリックしてください。