ビアステッチングとビアシールディングの追加

ビアステッチングは、異なる層の大きな銅面積を結びつける技術であり、基板構造を通じて強力な垂直接続を作り出し、低インピーダンスと短いリターンループを維持するのに役立ちます。RF設計では、ビアステッチングはガードリングと組み合わせて使用され、ビアの壁を作り出し、電磁的に「静かな」PCBを作成するのに役立ちます。ビアステッチングは、そうでなければそのネットから隔離されてしまう銅の領域をそのネットに結びつけるためにも使用できます。

ビアシールディングは異なる機能を持ち、RF設計では、RF信号を運ぶルートでのクロストークと電磁干渉を減少させるのに役立ちます。ビアシールド、またはビアフェンス、ピケットフェンスとしても知られているものは、信号のルートパスに沿って一列または複数列のビアを配置することによって作成されます。Altium Designerでは、これをビアシールディングと呼びます。

Altium Designerはビアステッチングとビアシールディングの両方をサポートしています。下の画像では、シールディングビアが強調表示されています。画像上でカーソルを動かすと、この基板に追加されたステッチングビアが強調表示されます。

異なる層の銅をステッチングし、ルートパスに隣接するシールディングビアの壁を追加するには、ビアステッチングおよびビアシールディングコマンドを使用します（ステッチングビアを強調表示するためにホバーします）。

まずステッチングビアを見て、次にシールディングビアを見ていきましょう。

ステッチングビアの追加

ビアステッチングはポストプロセスとして実行され、銅の空き領域をステッチングビアで埋めます。ビアステッチングが可能であるためには、異なる層にある指定されたネットに接続された銅の重なり合う領域が存在する必要があります。サポートされる銅の領域にはフィル、ポリゴン、パワープレーンが含まれます。

特定のネットにステッチングビアを追加するには、メニューからTools » Via Stitching/Shielding » Add Stitching to Netコマンドを選択します。Add Stitching to Netダイアログが開き、Stitching ParametersとVia Styleが指定されます。

選択されたネットを使用して、ステッチングアルゴリズムはそのネットに接続されているすべてのフィル、ポリゴン、パワープレーンを識別し、指定されたビアとステッチングパターンを使用してボードを通じて接続しようとします。

ビアステッチングアルゴリズムは、ポリゴン、フィル、プレーンを以下の方法で扱います：

1. 同じネット上のポリゴンとフィルは、異なるレイヤー上で重なっている場所でステッチングされます。そのエリア内で（別のレイヤー上に）他のネットのポリゴンやフィルが重なっている場合、その領域ではステッチングは適用されません。他のネットの重なっているプレーン領域は通過します。

2. ターゲットネットの重なっているプレーン領域は、他のネットに接続されたプレーン領域（別のレイヤー上）の存在に関係なく、常にステッチングされます。上記のルール1が同じ領域内でポリゴンやフィルが重なっている場合に適用されます。

   To summarize these two rules - 別のレイヤー上の他ネットのプレーン層は常にステッチングビアによって貫通されますが、他ネットのポリゴンやフィルはそうではありません。設計に他ネットのポリゴンがステッチングビアが必要なエリア内に含まれている場合、一時的にそのポリゴンを棚上げし、ステッチングビアを定義した後、棚上げを解除してポリゴンを再配置してください。ポリゴンの棚上げと再配置についてもっと学ぶ。

ステッチングパラメータの設定

Add Stitching to Netダイアログ設定についての注意点：

• スティッチに使用するNetを最初に選択します。これは、Load values from Routing Via Style Ruleボタンをクリックするなど、他のオプションの動作に影響します。Netドロップダウンは、ダイアログの下部の中央にあります。

• Gridは、隣接するステッチビアの中心間の距離で、X方向とY方向に適用されます。ステッチビアは、潜在的なビアサイトが違反につながる場合、そのサイトはスキップされ、適用されるデザインルールに違反して配置されません。

• Stagger alternate rowsオプションが有効になっている場合、ステッチングビアの交互の行はGrid値の半分だけオフセットされます。

• Same Net Clearanceオプションは、同一ネット上のステッチングビアとビア、パッド間のクリアランスを制御します。同一ネットオブジェクト間のクリアランスを制御する方法は2つあり、適用可能なクリアランス設計ルールが使用されるか、ダイアログで指定されたDefault Via/Pad Clearanceが使用されます。適用可能なルールが存在する場合、これら2つの設定のうち厳しい方が使用されます。Create new clearance ruleボタンを使用して、Default Via/Pad Clearanceフィールドに入力した設定に基づいて、ルールダイアログに新しいクリアランス設計ルールを追加します。

• ステッチングVia Styleは手動で設定することも、Templateドロップダウンから選択することも、Load values from Routing Via Style Ruleボタンをクリックして適用可能なルーティングビアスタイル設計ルールからインポートすることもできます。このボタンをクリックすると、Preferredルール設定が読み込まれます。

エリアへのビアステッチングの制約

ボード全体をカバーするだけでなく、ステッチングビアはユーザー定義エリアに制約することができます。ステッチングがユーザー定義エリア内にある場合、そのエリアのビアは必要に応じて対話的に移動およびサイズ変更することができます。

ユーザー定義エリアにステッチングビアを制限するには、エリア制約オプションを有効にします。

特定のエリアにビアステッチングを制約するには、上に示されているようにAdd Stitching to NeダイアログでConstrain Areaチェックボックスを有効にします。このオプションを有効にすると、ダイアログが閉じられ、カーソルが十字線に変わり、エリアを定義する準備ができます - ステータスバーに注意してください、Select the first point of the areaと表示されます。

ビアステッチングエリアを定義するプロセスは、ソリッドリージョンやポリゴンを定義するのと同じです。あなたは：

• 一連の頂点（コーナー）を定義するためにクリックし、
• 配置モードから抜けて自動的にエリアを閉じて完成させるために右クリックします。

配置中には、いくつかの異なるコーナーモードが利用可能です：

• Shift+Spacebarを押してコーナーモードを切り替える（直角コーナーモードが最も適しているかもしれません）、
• Spacebarを押してコーナーの方向を切り替える、
• 1のショートカットを押して、各クリックで1つまたは2つのエッジを配置するかを切り替える。

Shift+Spacebarを押してコーナーモードを切り替え、Spacebarを押してコーナーの方向を切り替え、1を押して各クリックで1エッジまたは2を配置するかを切り替えます。

エリアが定義されると、Add Stitching to Netダイアログに戻るので、残りの設定を構成できます。これが完了したらOKをクリックします。Altium Designerはその後、エリアを分析し、潜在的なビアサイトを特定し、ステッチングビアを配置します。

ユーザー定義のビアステッチングエリアの修正

各ユニークなビアステッチングエリアのビアセットは、PCBエディタが単一のグループとして認識するオブジェクトのセットであるユニオンにクラスタリングされます。ユニオン全体を移動し、エリアもサイズ変更することができます。

エリアに制約されたビアステッチングを修正するには：

• ステッチングビアの1つ以上を含むように左から右へ選択範囲をドラッグします。ステッチングエリアの境界が表示されます。

• ステッチングユニオンを移動するには - エリア内にカーソルを位置させ、移動カーソルが表示されたらクリックして保持し、新しい位置にエリアを移動します。

• エッジを移動してステッチングユニオンのサイズを変更するには - エッジ上にカ頂点を移動してステッチングユニオンのサイズを変更するには、カーソルをエッジ上に置き、移動頂点カーソルが表示されたらクリックして保持し、頂点を新しい位置にスライドさせます。

• マウスボタンを離すと、ステッチングを再生成しますか？というプロンプトが表示されますので、Yesをクリックして新しい位置/形状のビアステッチを更新します。または形状でビアステッチングを更新します。

ステッチングエリアを選択するために選択ウィンドウをドラッグし、正しいカーソルが得られるようにマウスを配置して移動またはサイズ変更します。

ネットにシールディングビアを追加する

ルーティングされたネットの周りにビアシールドを配置するには、メニューからTools » Via Stitching/Shielding » Add Shielding to Netコマンドを選択します。Add Shielding to Netダイアログが表示され、必要に応じてShielding ParametersとVia Styleを設定できます。ビアは、適用可能な設計ルールに準拠するビアを配置できる場所であれば、選択したネットの両側に配置されます。

Add Shielding to Net ダイアログとシールドビアの使用についての注意:

• シールドするNetを最初に選択してください。これは、Load values from Routing Via Style Ruleボタンをクリックするなど、他のオプションの動作に影響します。

• 部分的なネットシールドや複数ネットのシールドには、Selected Objectsオプションを使用します:

  • ネット全体にシールドをかけたくない場合は、必要なトラックセグメントを最初に選択し、Add Shielding to Netコマンドを実行してから、Selected Objectsオプションを有効にします。

  • 複数の隣接するネットにシールドをかけるには、ネットを選択し、Selected Objectsオプションを有効にしてシールドします。

   

• 差動ペアは、複数ネットの選択したオブジェクト技術を使用するか、Net to Shieldドロップダウンで差動ペアネットのいずれかを選択することでシールドできることに注意してください。

• Add shielding copperオプションを使用して、シールドビアを囲むポリゴンを追加し、クリアランスカットアウトを追加オプションを含めて、ビアだけを囲むようにポリゴンをクリップバックします。ステッチングと一緒にシールド銅を含むトピックを読んで、これらのオプションについて詳しく学びましょう。

• シールドVia Styleは手動で設定することも、Templateドロップダウンから選択することも、適用されるルーティングビアスタイル設計ルールからLoad values from Routing Via Style Ruleボタンをクリックしてインポートすることもできます。このボタンをクリックすると、Preferredルール設定が読み込まれます。

• シールドビアのサイズと配置は正確な科学ではありませんが、経験的なテストに基づいて確立されたガイドラインがあります。

  • フォーラムの議論で指摘されているように⁽⁵⁾、オンボードアンテナを搭載したPCBでは、「ビア間の距離は、最大で共振波長の1/4であるべきです。」
  • フォーラムの議論では、技術ノート⁽⁶⁾も参照されており、「一般的な経験則として、ステッチビアはλ/10より遠くに配置せず、できればλ/20ごとに配置するべきです。」

   

ステッチングと一緒にシールド銅を含む

ルーティングの両側にシールドビアを追加するだけでなく、下の画像に示すようにシールド銅も含めることができます。これを行うには、Add shielding copperオプションを有効にします。この銅はポリゴンとして作成されるため、適用されるクリアランスおよびポリゴン接続スタイル設計ルールに従います。

Add shielding copperオプションは、シールドビアを囲むポリゴンを追加します。シールドされたネットから離れたポリゴンエッジは、ビアのエッジに接触します。シールドされたネットに隣接するポリゴン エッジは、適用可能なクリアランスデザイン ルールによってネットから後退します。Add clearance cutoutオプションも有効になっている場合、ポリゴンはAdd Shielding to NetダイアログのDistance設定によってシールドされたネットから後退します。下の画像にカーソルを合わせると、違いが表示されます。

クリアランスカットアウトオプションが有効になっているネットの周りのシールドビア、画像上にカーソルを移動してクリアランスカットアウトオプションを無効にします。

スティッチングまたはシールドアレイの一部であるビアの識別

ステッチングまたはシールディング配列にある各ビアは、ネット名に文字列を追加することで識別されます。例えば [VS1]のように、下の画像に示されているように、ここで:

• VS - Via Stitchingで、数値はこのビアが同じ識別子を持つ他のビアと同じビアステッチング連合に属していることを示します。
• VSH - Via SHieldingで、数値はこのビアが同じ識別子を持つ他のビアと同じビアシールディング連合に属していることを示します。

配列に属するビアには、[Via Shieldingグループ1]の[VS1]や[Via SHieldingグループ4]の[VSH4]などの追加の文字列がネット名に付加されます。

ステッチングまたはシールディングビアの選択または編集

ステッチング/シールディングビアの配列を扱うプロセスを簡素化するために、両方の種類は自動的に連合にクラスタリングされます。

PCBパネルを使用した選択

配列を選択するには、PCBパネルをUnionsモードに切り替え、必要なVia StitchingまたはVia Shielding連合を選択します。パネルでSelectチェックボックスが有効になっている場合（下の画像に示されているように）、その配列の一部であるすべてのビアが選択されます。または、配列内の任意のビアをダブルクリックしてProperties パネルを開き、配列を編集します。

PCBパネルをUnionsモードで使用して、ステッチングまたはシールディング配列内のすべてのビアを選択します。この画像では、4つのビアシールディング連合がすべて選択されています。

インタラクティブな選択

選択動作:

• 個々のステッチング/シールディングビアを選択して削除することができます。

• Popup Selection Dialogオプションが有効になっている場合（PCB Editor - GeneralページのPreferencesダイアログ）、連合に属する個々のビアをクリックすると、上の画像に示されているように、連合を含むリストが表示されます。連合が選択されると、そのビアの連合をワークスペースで削除することができます。 

• Popup Selectionダイアログが有効になっていない場合、連合に属する個々のビアをクリックすると、次のように動作します：

  • 最初のクリックで個々のビアが選択されます。

  • 2回目以降のクリックで、重なっているオブジェクトの選択順序に従って次のオブジェクトが選択されます。例えば、カーソルの下にある場合はコンポーネント、ポリゴン、ビア連合などです。

  • また、最初のクリックで個々のビアが選択された後、Shift+Tabショートカットを押してSelect Overlappingコマンドを呼び出します。重なっているオブジェクトを順に選択するために、Shift+Tabを続けて押します。

   

• 特定の領域に制約されたステッチング連合は、連合内の任意のビアの周りに選択ウィンドウをドラッグする（左から右へドラッグ）ことで選択できます。これは、このページのModifying a User-Defined Via Stitching Areaセクションのアニメーションで示されています。

ステッチングまたはシールディングビアの編集

ステッチングまたはシールディングビアセットのプロパティは、選択された後、Via StitchingまたはVia ShieldingモードのPropertiesパネルで編集できます。セット内の任意のビアをダブルクリックしてパネルを開きます。

ビアシールディングの編集例。

パネルでいずれかのプロパティが編集されると、Changes pendingメッセージとボタンがパネルの上部に表示されます - Applyリンクをクリックして編集アクションを完了します。

以下の折りたたみ可能なセクションには、利用可能なVia Shieldingオプションとコントロールに関する情報が含まれています:

以下の折りたたみセクションには、利用可能なVia Stitchingオプションとコントロールに関する情報が含まれています：

ステッチング/シールディングユニオンを編集した後のポリゴンの更新

ステッチングが完了したら、適用可能なポリゴン接続スタイル設計ルールがリリーフ接続スタイルを指定している場合、ポリゴンを再配置する必要があります。これは、Tools » Polygon Poursサブメニューのコマンドを使用して行うことができます。

さらに読む

1. PCB設計のすべての側面については、Printed Circuit Design and Fab MagazineのWebサイトを参照してください。このサイトは、「ビアフェンス」の役割(検索結果の品質を向上させるために引用符を含める)などの技術的なトピックに関する優れたリソースです。

2. ウィキペディアの記事, ビアフェンス

3. 多層プリント基板上のビア結合に関する検討

4. PCB構造内でのEM波の伝播の基本原理を紹介する論文 - 回路基板設計のベストプラクティス

5. 質問チップアンテナのノイズ削減のためのビアフェンス？がされたディスカッションフォーラム

6. 最低コストでEMCコンプライアンスと信号整合性を実現するためのPCB設計とレイアウト技術：M K Armstrong. EMC Standards, 1999年8月。