回路図で回路の接続性を作成する

Altium Training

Altium Essentials: Creating Hierarchy

This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.

概略

この記事では、Altium Designerの回路図で接続を定義する方法について、ワイヤによる物理的な接続と、ネットラベルやその他のネット識別子による論理的な接続の両面から説明します。また、設計構造に応じて回路図シート間で接続を確立する仕組みを紹介し、プロジェクト全体のネットのつながりを表示、追跡、移動して確認できるConnectivity Insightなどの標準搭載ツールにも焦点を当てます。さらに、接続の定義に使用する回路図オブジェクトの実用的な概要と、意図したとおりに接続されるかどうかを左右する名前やスコープに関する重要な注意点も解説します。回路図で接続を作成し、確認する方法をより深く理解したい方にとって、この記事は格好の出発点です。ぜひ読み進めて、設計ワークフローへの自信を深めてください。

- 物理的な接続と論理的な接続の違いを学び、回路図でそれぞれがどのような場合に役立つかを理解します。
- ワイヤ、ネットラベル、ポート、電源ポート、バス、シートエントリなど、接続を定義する回路図オブジェクトを確認します。
- Connectivity Insightや関連する選択・ハイライトツールを使って、Altium Designerで接続を確認し、接続先へ移動する方法を理解します。
AIでさらに深掘り:

独自の電子回路を構成するのは、部品と、それらの相互接続です。回路図では、部品のピン同士を接続して設計を論理的に表現します。 プリント基板の設計では、実際の部品を配置し、配線によって同じ接続を実現します。

設計の構造化や接続の作成方法を学ぶ際には、次のページが役立ちます。

► 詳細:設計プロジェクトの検証

► 詳細:複数シートと階層設計

► 詳細:マルチチャネル設計の作成

► 詳細:複数のネットをバスとシグナルハーネスにまとめる

► 詳細:設計の同期

物理的接続と論理的接続

回路図では、ある部品から別の部品へワイヤーを引くことで接続を作成できます。これを物理的接続と呼びます。

また、それぞれの部品ピンに短いワイヤーとネットラベルを配置することで、ピン同士を接続することもできます。ソフトウェアはこれら2つのネット部分を識別し、接続して1つのネットにします。このような接続を論理的接続と呼びます。

物理的接続では、各ワイヤーをたどりながら回路を確認できますが、ワイヤーが多くなると回路図が密集し、見づらくなることがあります。一方、ネットラベルを使うと配線の量を減らせますが、接続先をすべて見つけるにはシート全体を確認する必要があります。設計者は、両方の方法を組み合わせることも含め、設計に最適な接続方法を自由に選択できます。

Animated image showing the difference between physical connectivity and logical connectivity

ワイヤーを配置して物理的接続を作成するか、ネットラベルを使用して論理的接続を作成します。

回路図シートwithinで論理的接続を作成するだけでなく、回路図シートbetweenの論理的接続を作成するためのオブジェクトもあります。この接続の作成方法は、回路図をフラット設計として構成するか、階層設計として構成するかによって異なります。詳しくは後述します。

シート間の接続に使用できるネット識別子には、いくつかの種類があります。
シート間の接続に使用できるネット識別子には、いくつかの種類があります。

Connectivity Insight

Altium Designerの Connectivity Insight機能(Design Insight機能の一部)では、プロジェクト内の接続関係を即座に表示できます。ドキュメントツリー形式で表示され、必要に応じて回路図のプレビューも表示できます。ツリー内の要素を選択することで、プロジェクトの接続構造を視覚的かつすばやくたどることができます。

デフォルト設定では、Connectivity Insight機能によって次の内容が表示されます。

  • 回路図の接続オブジェクト(ワイヤー、ポートなど)にカーソルを合わせると、関連するネットの接続情報が表示されます。
  • オブジェクトに対して Alt+Double-click を使用すると、ツリー形式の接続プレビューマップが表示されます。

さらに、信号ネットに属するオブジェクトにカーソルを合わせて Ctrl+Altを押すことで利用できる機能もあります。これにより、選択可能なツリービューが開きます。ツリー内の目的のシートをクリックすると、そのドキュメントにすばやく移動できます。 

この機能は、Preferences ダイアログのSystem - Design Insightページで、Document Tree 項目のMouse Hoverオプションをオン/オフにすることで、有効/無効にできます。

ワイヤーをクリックしてネットを選択する際にAltキーを押し続けると、設計全体にわたるそのネットの接続を、すべての回路図でハイライト表示することもできます(Alt+Click)。
回路内の選択した点に電気的に接続されているすべてのオブジェクトを選択するには、メインメニューの Edit » Select » Connection コマンド、または Active Barの Select Connection コマンドを使用します。接続先の電気的オブジェクトを選択したいオブジェクトをクリックすると、そのオブジェクトに電気的に接続されているすべてのオブジェクトが選択されます。同時にフィルターが適用され、シート上のその他のオブジェクトはすべて淡色表示されます。

接続の作成に使用するオブジェクト

回路図エディターには、接続の作成に使用する次のオブジェクトが用意されています。これらのオブジェクトを総称してnet identifiersと呼びます。

ネット識別子 機能
バス Data[0..7]など、複数のネットをまとめるために使用します。ネットには、特定の命名規則に従って連番の名前を付ける必要があります(例:Data0、Data1、…Data7)。この命名によって、Data[0..7]のようにバス名が決まります。
バスエントリー バスラインの両側から異なる2つのネットを引き出す際に、両者が短絡しないようにするためのグラフィカルな要素です。それ以外の場合には必要ありません。
オフシートコネクター ある回路図シートから別のシートへネットを接続するために使用します(同一シート内の接続には使用しません)。水平接続(フラット設計)のみに対応しています。オフシートコネクターの機能は、ポートと比べて制限されています。
ネットラベル 同じ回路図シート上にある同名のネットラベルとの接続を作成するためのネット識別子です。ネット名はネットラベルによって自動的に設定されます。ネットラベルは、部品のピン、ワイヤー、バスに配置できます。ただし、プロジェクトオプションでNet Identifier ScopeがGlobalに設定されていない限り、ネットラベルはシート間では接続されません。
ピン 部品の物理的なピンを表すために、回路図シンボルエディターで配置します。ピンの一端のみが電気的に有効であり、この端をピンのホットエンドと呼ぶこともあります。
ポート ある回路図シートから別のシートへネットを接続するために使用します。階層設計では垂直方向、フラット設計では水平方向の接続が可能です(垂直設計と水平設計については後述します)。Project Options ダイアログのオプションタブでAllow Ports to Name Netsオプションが有効になっている場合、ポート名がネット名として使用されます。この場合、ポートは同一の回路図シート内でも接続されますが、同名のネットラベルには接続されません(詳細)。
電源ポート 設計構造にかかわらず、回路図プロジェクト全体で同名のすべての電源ポートとの接続を作成します。ネット名は電源ポートによって自動的に設定されます。必要に応じて、このネットを特定の回路図シート内に限定できます (詳細)。
シートエントリー シートシンボル内に配置し、そのシートシンボルの子シートにある同名のポートとの接続を作成します。Project Options ダイアログのOptionsタブでAllow Sheet Entries to Name Netsオプションが有効になっている場合、シートエントリーがネット名として使用されます。
シグナルハーネス 任意のネット、バス、および下位階層のシグナルハーネスを組み合わせてまとめるために使用します。
ワイヤー 回路図上の点と点の間に電気的接続を形成するために使用する、ポリライン状の電気設計プリミティブです。ワイヤーは、物理的な電線に相当します。
  • 異なる種類のネット識別子は、名前が同じでも自動的に相互接続されるわけではありません。接続されるかどうかは、ネット名に関するオプションの設定によって異なります。これらのオプションについては後述します。

  • ネット識別子で定義されたネット名では、大文字と小文字は区別されません。たとえば、2本のワイヤにそれぞれネットラベル abc と ABC を付けると、同じネット abc に割り当てられます(プロジェクトの Net Identifier Scope で許可されている場合)。

  • ネット名の末尾にアポストロフィ(')を使用しないでください。この文字は クエリ言語で演算子として機能するため、後続のパラメーターが必要とされ、エラーが発生する可能性があります。

設計構造が接続性に与える影響

Related page: マルチシート設計と階層設計

設計が1枚の回路図シートに収まらない場合は、複数のシートに分割できます。マルチシート回路図の構成と接続の作成には、2つの異なるモデルがあります。1つは、大きな1枚の回路図シートを複数の小さなシートに分割したものと考えられるフラット設計です。もう1つは、祖父母・親・子のような構造でシートをリンクする階層設計です。

マルチシート設計は、下図のように、子シートを表してそのシートにリンクするシートシンボルを親シートに配置することで実現します。

シートシンボルは下位レベルのシートを表し、そのシートにリンクします。フラット設計では、この構造の深さは1階層のみですが、 階層設計では深さに制限はありません。
シートシンボルは下位レベルのシートを表し、そのシートにリンクします。フラット設計では、この構造の深さは1階層のみですが、 階層設計では深さに制限はありません。

では、設計がフラットか階層型かは、何によって決まるのでしょうか。これは、Net Identifier Scopeを設定し、シート間の接続をどのように作成するかを定義することで決まります。この設定は、Project Options ダイアログのOptions タブで行います。

階層設計では、プロジェクトに含められる最上位シートは1つだけである点に注意してください。他のすべてのソースドキュメントは、シートシンボルから参照されている必要があります。設計検証を実行する際には、Multiple Top Level Documents違反チェックを使用して、この条件を満たしていない場合に検出できます。また、シートシンボルから、そのシンボル自身が配置されているシートや、それより上位のシートを参照することはできません。 このような参照は、構造内に解消できないループを生じさせます。

フラット設計

Related page: マルチシート設計と階層設計

あるシートから別のシートへ直接接続が作成される設計を、フラット設計と呼びます。この接続は、親シート上のシートシンボルを経由しません。フラット設計では、シートシンボルは単に子シートを表し、参照するだけです。階層がないため、設計内のすべてのシートはProjectsパネル内で同じレベルに表示されます。 以下の2つの画像は、どちらもフラット設計を示しています。

フラット設計は、より簡単に作成できます。フラット設計には、各子シートのシートシンボルを配置した最上位シートを含めることができます。ただし、この最上位シートはシート間接続の作成には使用されないため、必須ではありません。回路図シートが2~3枚しかない小規模な設計では、最上位シートを設ける利点はないと判断するかもしれません。シート数が増えた場合には、最上位シート上の論理ブロック(シートシンボル)の配置によって、回路設計の機能を読み手が理解しやすくなります。

同じ設計を、最上位シートなし(左)と最上位シートあり(右)で示しています。どちらもフラット設計の例です。  Projects panel showing a simple project that is a flat design, with a top sheet
同じ設計を、最上位シートなし(左)と最上位シートあり(右)で示しています。どちらもフラット設計の例です。

フラット設計では、上の画像の拡大部分に示すように、ポート、オフシートコネクタ、電源ポート、ネットラベルを使用してシート間の接続を作成できます。推奨される方法は、各シートwithinの接続にはネットラベルを使用し、シートbetweenの接続にはポートを使用することです。ポートはオフシートコネクタより多くの機能を備えており、ポート相互参照を追加することもできます。この機能は、下図のように、別のシート上の対応するポートを参照するSheetName[GridReference]を各ポートに追加します。

フラット設計のシート数に制限はありません。

各ポートの横にポート相互参照が追加され、対応するポートがあるシートとグリッド参照が示されています。
各ポートの横にポート相互参照が追加され、対応するポートがあるシートとグリッド参照が示されています。

あるシートから別のシートへ直接接続される設計は、フラット設計です。この接続動作は、 Net Identifier ScopeをAutomatic、Flat、またはGlobalに設定することで定義されます。なお、ポートとネットラベルを併用してシート間接続を作成する場合、Automaticオプションは使用できません。この場合は、Net Identifier Scopeを手動でGlobalに設定する必要があります。

階層設計

Main page: マルチシート設計と階層設計

シートシンボルから、そのシートシンボルが参照する下位の子シートへとシート間接続が作成される設計を、階層設計と呼びます。 ネットレベルでは、そのシートシンボル内のシートエントリと、子シート上の同名のポートとの間に接続が作成されます。 この接続方式は、作成されるシート間接続が親シートとその子シートの間の上下方向に限られることから、垂直接続とも呼ばれます。 

階層設計では、 ネットレベルの接続は、親シート上のシートエントリから、 子シート上の対応するポートへと下方向に作成されます。
階層設計では、 ネットレベルの接続は、親シート上のシートエントリから、 子シート上の対応するポートへと下方向に作成されます。

階層設計には、 2つの大きな利点があります。

  1. 1つ目は、回路図シートを論理ブロック(シートシンボル)として構成して示すことで、設計の機能を読み手に伝えられることです。最上位の回路図では、設計を高レベルの機能ブロックの集合として表し、 回路全体における従来の左から右、入力から出力への流れの中での位置を反映するように各ブロックを配置します。 必要に応じて、これらのブロックをさらに小さなブロックに分割することもできます。これにより、部品を配置する最下位レベルの回路図を、部品数の少ない比較的単純な構造にできます。 各シートが比較的単純なため、シートの実寸を小さく抑えることができ、回路図を印刷する際に大きな利点となります。
  2. もう1つの大きな利点は、階層設計では一般に信号をはるかに追跡しやすいことです。 親シートのシートエントリと子シートの対応するポートを照合するだけで、各シート内の配線に沿って信号を追跡できます。

階層設計の構築には追加の作業が必要です。シートシンボルにはシートエントリが必要であり、 最上位シートでは、シートシンボル間で信号を伝達するための配線を行う必要があります。ソフトウェアには、シートエントリを子シートのポートと同期させるためのツールが用意されています(すべてのシートシンボルにはDesign » Synchronize Sheet Entries and Portsを使用し、個別のシートシンボルには、そのシートシンボルを右クリックして Sheet Symbol Actions » Synchronize Sheet Entries and Portsを選択します)。また、大規模な設計を小さな単位に分割するためのツールも用意されています(Edit » Refactor » Move Selected Subcircuit to Different Sheet)。これらの再構成およびリファクタリングツールの詳細については、 設計のリファクタリングページを参照してください。

階層設計では、階層の深さにも、含める回路図シートの数にも制限はありません。 

シート間の接続が、親シートのシートエントリと子シートの対応するポートの間でのみ行われる場合、その設計は階層設計です。この接続動作は、 Net Identifier Scopeを設定して、Automatic、Hierarchical、またはStrict Hierarchicalにすることで定義されます。

マルチチャネル設計

Main article: マルチチャネル設計の作成

電子回路設計に同じ回路が繰り返し含まれることは珍しくありません。たとえば、ステレオアンプや 64チャネルのミキシングコンソールなどです。このような設計は、multi-channel designと呼ばれる機能群によって全面的にサポートされています。 マルチチャネル設計では、繰り返す回路を一度だけ作成し、 同じ子回路図を参照する複数のシートシンボルを配置するか、 1つのシートシンボルで参照先の子回路図を必要な回数だけ繰り返すように設定することで、ソフトウェアに回路の繰り返しを指示します。コンパイルされた設計は、 ユーザー定義の命名規則に従い、すべてのコンポーネントと接続を必要な回数だけ繰り返した状態で、 コンピューターのメモリ上に展開されます。

左側では、4つのシートシンボルがすべて同じ子シート(PortIO.SchDoc)を参照しています。 右側では、Repeat キーワードによってInputChannel.SchDocが8回繰り返されています。  An example of a multi-channel design where the child schematic is repeated by including the Repeat keword in its Sheet Symbol
左側では、4つのシートシンボルがすべて同じ子シート(PortIO.SchDoc)を参照しています。 右側では、Repeat キーワードによってInputChannel.SchDocが8回繰り返されています。

作成した論理設計が実際にフラット化されることはなく、 常にマルチチャネル回路図として保持されます。PCBレイアウトに転送すると、物理的なコンポーネントとネットが必要な回数だけ展開され、回路図と基板間での作業で利用できるクロスプローブおよびクロスセレクトツールをすべて使用できます。また、PCBエディターには、1つのチャネルの配置と配線を他のすべてのチャネルに複製するツールがあり、チャネル全体の移動や向きの変更も簡単に行えます。マルチチャネル設計の詳細については、マルチチャネル設計のドキュメントを参照してください。 

ソフトウェアは階層構造モデルを使用してメモリ内にチャネルをインスタンス化するため、マルチチャネル設計は階層設計である必要があります。

マルチチャネル設計では、Net Identifier ScopeをAutomatic、Hierarchical、またはStrict Hierarchicalに設定してください。

コンポーネントとネットの重複は、 Project Options ダイアログのMulti-Channelタブで選択した命名規則に従って、ソフトウェアによって解決されます。

Net Identifier Scopeの設定

Dialog page: プロジェクトのオプション

ソフトウェアは、Net Identifier Scopeの現在の設定に基づいて、 回路図シート間の接続方法を決定します。Net Identifier Scopeは、Project OptionsダイアログのOptionsタブで設定します(Project » Project Options)。 

設計の構造に適したNet Identifier Scopeモードを選択してください。
設計の構造に適したNet Identifier Scopeモードを選択してください。

Global、Flat 、およびHierarchicalの各オプションの動作を以下の図に示します。

3つの主要なモード(Global、Flat、Hierarchical)それぞれで接続がどのように形成されるかを示す簡単な例。 Configuring the Net Identifier Scope, example of what connects with the Flat option Configuring the Net Identifier Scope, example of what connects with the Hierarchical option
3つの主要なモード(Global、Flat、Hierarchical)それぞれで接続がどのように形成されるかを示す簡単な例。

上記の3つのオプションに加えて、Automaticオプションもあります。通常は、Net Identifier Scope をAutomaticに設定しておくことをお勧めします。ソフトウェアは、シートの構造と、ポートおよびシートエントリの有無に基づいて、3つのオプションから最適なものを選択します。

Automaticに設定すると、ソフトウェアは以下の条件に基づいて、 3つの主要なネット識別子モードのうち、どれを使用するかを自動的に選択します。

  • 最上位シートにシートエントリがある場合は、Hierarchicalが使用されます。
  • シートエントリがなく、 ポートがある場合は、Flatが使用されます。
  • シートエントリもポートもない場合は、Globalが使用されます。

Strict Hierarchicalモードでは、すべての電源ポートが各シート内でローカルになります。このモードでは、ポートとシートエントリを使用して、すべての電源ネットとグラウンドネットを各子シートに配線する必要があります。 また、Strict Hierarchicalモードを使用せずに、ローカルにしたい電源ネットのシートエントリとポートを配置することで、特定のシートだけに同様の設定を適用することもできます。詳細については、電源ネットを参照してください。

ネットの命名方法

コンポーネントのピン間にワイヤを配置するたびに、接続が形成されます。設計内のすべてのネットには名前が付けられます。ネットの命名に使用できるネット識別子が配置されていない場合、ソフトウェアはそのネットに含まれるピンの1つに基づいてネット名を付けます。たとえば、 以下の図に示すNetR7_1のようになります。 後でコンポーネントのデジグネータが変更されると、 システムが生成したネット名も変更されます。すべての同期を維持するには、これらの変更を回路図とPCBの間で反映する必要があります。

ネット識別子のないネットには、そのネットに含まれるピンの1つに基づいて、 システムが生成した名前が割り当てられます。
ネット識別子のないネットには、そのネットに含まれるピンの1つに基づいて、 システムが生成した名前が割り当てられます。

ネットラベルは、接続されているネットに常に名前を付けます。デフォルトの接続点はネットラベルの左下隅で、移動中は小さな十字で示されます。

その他のネット識別子は、Project OptionsダイアログのOptionsタブにあるNetlist Optionsセクションで適切なオプションが有効になっている場合に、ネットに名前を付けます。 

種類の異なるネット識別子同士が自動的に接続されることはありません。たとえば、Project Options ダイアログでAllow Ports to Name Netsオプションが有効になっていても、Inta という名前のポートは、Inta という名前のネットラベルには接続されません。これらはワイヤで接続する必要があります。以下の図に例を示します。 

  

1つのネット上の複数のネット識別子

同一の回路図シート内で、同じネットに異なる名前のネットラベルを複数配置することはできません。このような状態は、検証時に検出され、エラーとして報告されます。ただし、同じネットが複数のシートにまたがっている場合、それぞれのシート上でそのネットに異なるネット識別子を付けることは可能です。

この機能により、次のことが可能になります。

  • 階層の各レベルでネット名を変更し、そのシートにおける機能をより適切に表す。
  • 子回路図シート上のネット名を変更することなく、そのシートを再利用する。

デフォルトでは、複数のネット識別子は許可しない設定になっています。検証時に検出されると、警告が表示されます。設計上必要な場合は、次のいずれかを行う必要があります。

  • Project Options ダイアログのError Reportingタブで、Nets with multiple namesエラーチェックの設定を変更する。または、
  • 各警告箇所にNo ERCマーカーを配置し、Properties パネルのNo ERCモードでSpecific Violationsを選択して抑制するエラーを定義することで、特定の警告を抑制します。No ERCマーカーは、Messagesパネルに表示された警告を右クリックするか、回路図シート上の違反箇所を示す色付きの波線を右クリックすることで配置できます。No ERCマーカーを選択すると、Propertiesパネルでその形状と色を変更できます。

ネット名を制御するためのオプション

Dialog page: プロジェクトオプション

最終的に、PCB上の各ネットには1つの名前しか付けられません(Net Tieを使用して2つのネットを意図的に接続する場合を除き、1つのPCBネットに2つの名前を付けることはできません)。ソフトウェアは、複数の名前を持つネットを自動的に解決し、プロジェクト内で名前を1つに統一しますが、その名前が想定どおりになるとは限りません。Project OptionsダイアログのOptionsタブのNetlist Optionsセクションには、名前の選択方法を制御するためのオプションが用意されています。各オプションの詳細については、Project Optionsダイアログのページを参照してください。

これらのオプションを設定する際は、Allow Ports to Name NetsおよびHigher Level Names Take Priorityオプションを有効にすることをお勧めします。これらの設定に加えて、各シートの重要なネットにネットラベルを適切に使用することで、シートをまたぐネットを含むすべての重要なネットに名前が付けられ、上位階層の回路図で割り当てた名前が下位階層の回路図でも使用されるようになります。

ネット名に関するオプションが複数有効になっている場合、ネット名の優先順位は次のようになります。

  • Power Port Names Take Priorityオプションがオフの場合、ネットラベル、電源ポート、ポート、ピンの順になります。
  • Power Port Names Take Priorityオプションがオンの場合、電源ポート、ネットラベル、ポート、ピンの順になります。

同じ名前を持つ2つの別々のネット

ネット名に関して発生し得るもう1つの問題は、異なる回路図シート上で、別々のネットに同じネット名が付けられている場合です。これは検証時にDuplicate Netsエラーチェックによって検出されます。この状態のまま設計をPCBに転送することはできません。設計の転送時に、これら2つの別々のネットが1つのPCBネットに統合されてしまいます。

この状況は、Project Options ダイアログのOptionsタブでAppend Sheet Numbers to Local Netsオプションを有効にすることで解決できます。このオプションを有効にすると、以下の図に示すように、すべてのローカルネットの名前にSheetNumberパラメーターの値が付加されます。

Example of how a duplicated net name, Input, appears on the schematic Editor tab  Example of how a duplicated net name, Input, appears on the schematic compiled tab
ネットラベルInputが複数のシートで使用されているため、Duplicate Netsエラーを防ぐ目的でAppend Sheet Numbers to Local Netオプションを有効にしています。
コンパイル済みシートのタブをクリックすると、その効果を確認できます(右図)。ネット名に「_2」が付加されていることに注目してください。

Append Sheet Numbers to Local Netsオプションが機能するのは、各回路図シートに一意のSheetNumberが割り当てられている場合のみです。SheetNumberパラメーターは、各回路図シートのPropertiesパネルのDocument OptionsモードにあるParametersタブで割り当てます。各回路図シートに一意の番号を手動で割り当てる代わりに、Tools » Annotation » Number Schematic Sheetsコマンドを実行して、Sheet Numbering for Projectダイアログを開くこともできます。このダイアログでは、すべてのシートに一意のSheetNumber(各シートの単純な数値)とDocumentNumber(通常、社内で割り当てる文書番号に使用)を割り当てることができます。

2つのネットを意図的に接続する

異なる2つのネットを意図的に接続する必要がある場合があります。これは単なる名前の問題ではなく、設計要件として2つのネットを短絡する必要がある場合です。たとえば、アナロググランドとデジタルグランドを、接続箇所を管理したうえで接続する場合が挙げられます。

これは、Net Tieコンポーネントを介して2つのネットを接続することで実現できます。Net Tieコンポーネントは、接続箇所を管理できる短絡にすぎず、基板上のどこでネットを接続するかを決めることができます。回路図上では、Net Tieコンポーネントには2本以上のピンがあり、各ピンを短絡対象のネットのいずれかに接続します。コンポーネントのComponent Typeプロパティは、以下に示すようにNet Tieに設定します。

回路図上で、単一のクロックをFPGAの2つのクロックピンに配線するために使用されているNet Tieコンポーネント。
回路図上で、単一のクロックをFPGAの2つのクロックピンに配線するために使用されているNet Tieコンポーネント。

これらのピンは、回路図上では互いに配線されてnotおらず(回路図上では短絡していません)、PCBフットプリント内で互いに接続されてareいることに注意してください。

PCB側では、フットプリントに回路図シンボルのピンと同じ数のパッドがあり、パッド間は銅箔で接続されています。以下の図の例では、2つの正方形のパッドをトラックで接続することで実現しています。この作業は、PCBライブラリエディターでフットプリント内に対して行います。PCBのComponent TypeプロパティもNet Tieに設定します。

ソフトウェアは、Net Tie PCBコンポーネント内に作成された短絡を自動的に無視するため、DRCエラーは発生しません。

PCB上の同じNet Tieコンポーネント。Net Tieフットプリント内のパッド(選択状態)は、トラックで短絡されています。
PCB上の同じNet Tieコンポーネント。Net Tieフットプリント内のパッド(選択状態)は、トラックで短絡されています。

Net Tieコンポーネントを使用して異なる2つのネットを接続した場合、各ネットは回路図全体およびPCB上でそれぞれの名前を保持します。

  • Net Tieのシンボルとフットプリントを作成する際には、Net Tieのコンポーネントタイプに2つのモードがあります。一方はNet TieをBOMに含めるモード(Net Tieが短絡用ジャンパーの場合など)、もう一方はBOMから除外するモード(Net Tieが単なる銅箔の場合)です。必要なコンポーネントタイプを選択してください。
  • 基板上でNet Tieを配線する際、Net Tieパッドawayからの配線には、どの配線モードでも使用できます。Net Tieパッドintoへの配線を行うには、Ignore Obstacleモードに切り替える必要があります。

► Net Tieコンポーネントの配線デモ

電源ネット

デフォルトの設定では、電源ネットはグローバル、つまり すべての回路図シートで使用するものとみなされます。電源ネットに接続するには、 必要なネット名を指定した電源ポートを配置し、その電源ポートにコンポーネントを配線します。設計がコンパイルされると、各電源ネットに接続されたすべてのピンが、 プロジェクト内のすべてのシートにわたって接続されます。

電源ポートの接続先ネットを決めるのは、シンボルのスタイルではなくネット名です。強調表示されている3つの電源ポートは、すべてGND電源ネットに接続されます。
電源ポートの接続先ネットを決めるのは、シンボルのスタイルではなくネット名です。強調表示されている3つの電源ポートは、すべてGND電源ネットに接続されます。

電源ネットのローカル化 - 全体への適用

前述のとおり、階層設計では、ネット識別子のスコープでStrict Hierarchicalオプションを選択することにより、電源ネットを各回路図シート内にローカル化できます。この方法では、すべてのシートのすべての電源ネットがローカル化されるため、信号ネットと同じ方法で手動で配線して相互に接続する必要があります。相互に配線されていない場合は、 各回路図シートに存在する電源ネットごとにDuplicate Net Nameエラーが発生します。また、ポートを電源ポートに接続できるように、接続マトリクスの設定を調整する必要もあります。

Net Identifier ScopeがStrict Hierarchicalに設定されている場合、 
Net Identifier ScopeがStrict Hierarchicalに設定されている場合、 すべての電源ネットを、それぞれが使用されるすべてのシートに配線する必要があります。

ローカル化された電源ネットのシート間接続

階層設計でローカル化された電源ネットは、他のネットと同様に、子シート上のポートから親シート上のシートシンボルのシートエントリへ接続します。ただし、電源ネットの場合、この方法で接続できるのは個別の電源ネットのみであり、バスにまとめられた電源ネット()は接続できません。

マルチチャネル設計を作成していて、Repeatステートメントを使用して各チャネルに固有の電源ネットを個別に供給したい場合(下図参照)は、シートエントリとポートの組み合わせを介して各チャネルに渡すネットが1つだけなので、この方法がサポートされます。各シートエントリとポートの組み合わせを介して、親から子へ個別の電源ネットのみを接続する設計であれば、ネットリストは正しく生成されます。

ローカル化された電源ネットは、バスとしてではなく個別のネットとして階層を上下する場合、マルチチャネル設計の各チャネルに分配できます。ローカル化された電源ネットは、バスとしてではなく個別のネットとして階層を上下する場合、マルチチャネル設計の各チャネルに分配できます。

複数の電源ネットをバスにまとめて設計階層間で受け渡したい場合、それらのネットは標準のネットである必要があり、電源ポートを使用して接続することはできません。

電源ネットのローカル化 - 個別の適用

階層設計内の特定の電源ネット (つまり、Net Identifier ScopeがHierarchicalに設定された設計、または最上位シートにシートエントリがあり、 Net Identifier ScopeがAutomaticに設定された設計。詳しくは、ネット識別子のスコープの設定を参照) は、その回路図シート上で電源ポートをポートに配線することによって、特定のシート内にローカル化することもできます。

ここでは、3V3電源ネットがこのシートだけでローカル化されているため、親シート上でも手動で配線する必要があります。GNDネットと5Vネットは、引き続きグローバル電源ネットとして扱われます。
ここでは、3V3電源ネットがこのシートだけでローカル化されているため、親シート上でも手動で配線する必要があります。GNDネットと5Vネットは、引き続きグローバル電源ネットとして扱われます。

電源ネットと非表示の電源ピン

Altiumの設計ソフトウェアの旧バージョンには、回路図コンポーネントの非表示ピンの使用をサポートする機能とオプションがありました。この機能は、設計に電源ネットとグランドネットがそれぞれ1つしかない場合に便利で、電源ピンを非表示にすることで、すべてのデバイスのすべての電源ピンを、それぞれ対応するネットへ自動的に接続できました。特にマルチパートコンポーネントでよく使用され、これらのコンポーネントの電源ピンを回路図に表示する必要がなくなりました。  

現在の電子設計には、通常、複数の電源ネットとグランドネットがあります。これらのネットは、関連する電源ピンに単に配線すればよいというものではありません。 今や電力供給は、基板設計を成功させるうえで極めて重要な要素となっています。 

電力供給ネットワークの設計のあり方が変化するにつれ、コンポーネントのピンを非表示にしてソフトウェアで自動接続する必要性は低下し、 現在ではほとんどの設計者がこの手法に反対するほどになっています。このため、ソフトウェアでは、ピンを非表示に設定し、ネット名を事前に割り当てる機能はサポートされなくなりました。この設計手法を使用している旧プロジェクトでも、Altiumの設計ソフトウェアの最新バージョンで開いた際には、ネットリストが正しく生成されます。

ダイナミックコンパイル

Related page: 設計プロジェクトの検証

2つのピンをワイヤで接続するときは、設計の意図を図面に表しているのであって、実際のネットを作成しているわけではありません。ネットは、プロジェクトがコンパイルされるまで作成されません。コンパイルでは、コンポーネントとその接続方法の詳細に加えて、コンポーネントおよび設計の詳細なパラメーター情報も抽出されます。コンパイルされたプロジェクトのモデルは、統合データモデルと呼ばれます。

設計データモデルは、ユーザーが操作するたびにダイナミックコンパイルによって差分更新され、ダイナミックデータモデル(DDM)と呼ばれるものが作成されます。プロジェクトを手動でコンパイルする必要はなく、すべて自動的に実行されます。ダイナミックコンパイルにより、設計の接続モデルはユーザーが操作するたびに差分更新されます。設計プロジェクトでは、自動コンパイル処理によって次の3つの機能が実行されます。

  1. 設計階層をインスタンス化します。
  2. すべての設計シート間のネット接続を確立します。
  3. 設計の内部ダイナミックデータモデル(DDM)を構築します。

これにより、設計に加えた変更は、 Navigatorおよび プロジェクト パネルに即座に反映されます。

DDMとコンパイラ設定の間で、論理的、電気的、および作図上のエラーをチェックするには、プロジェクトを検証する必要があります。このコマンドは、メインメニューからProject » Validate Project コマンドを選択するか、プロジェクトパネルでプロジェクトのエントリを右クリックし、コンテキストメニューから Validate Projectコマンドを選択して実行します。  

コンパイラが検出した違反は、警告やエラーとしてMessagesパネルに一覧表示されます。 コンパイラは、ソースドキュメントの違反をチェックする際に、 Project Optionsダイアログの エラーレポート タブと 接続マトリクス タブで定義されたオプションを使用します(プロジェクトの種類に応じて適用されます)。

ダイナミックデータモデル

このソフトウェアの基本となる要素が、統合データモデル(UDM)です。動的コンパイルが自動的に実行されることで、設計プロセスの中心となる、単一の一貫したモデルが作成されます。モデル内のデータには、回路図エディターやPCBエディターをはじめ、ソフトウェア内のさまざまなエディターやサービスからアクセスし、操作できます。UDMは、設計領域ごとに個別のデータストアを使用するのではなく、コンポーネントやその接続情報など、設計のあらゆる側面に関するすべての情報を格納できる構造になっています。設計プロセスの中心となるこの単一の一貫したモデルは、設計の動的コンパイルによって作成されます。つまり、統合データモデルはプロジェクトを開いた時点から利用でき、追加の手動コンパイルを必要としない、真の動的データモデル(DDM)です。そのため、 ユーザーが操作するたびに、モデルが差分更新(コンパイル)されます。回路図設計内の要素を自由に配置、配線、再配置、名前変更、 追加、 削除できます。

PCB設計のコンパイルプロセスは、回路図エディターおよびPCBエディターの外部のコードによって管理されます。この方式には多くの利点がありますが、最大の利点は、設計の統合データモデルが個々の回路図エディターやPCBエディターの外部に存在することです。UDMには、設計内のすべてのコンポーネントの詳細な情報と、 それらの相互接続に関する情報が含まれています。

ソフトウェアは、回路図とPCBにわたる接続データを管理します。
ソフトウェアは、回路図とPCBにわたる接続データを管理します。

コンパイルは動的に行われるため、以下の場所や操作では、設計のコンパイルに関して追加の手動操作は必要ありません。

  • NavigatorおよびProjectsパネル
  • ActiveBOM
  • ECOの実行
  • クロスプローブ
  • ネットの色によるハイライト表示
  • ピンスワップ
  • コンポーネントの相互参照

動的コンパイル後にプロジェクトビューとNavigatorパネルを更新するには、ProjectsパネルおよびNavigatorパネルの右クリックメニューからRefreshコマンドを使用します。動的コンパイル後にプロジェクトビューとNavigatorパネルを自動的に更新するには、詳細設定ダイアログでSchematic.DynamicCompiler.Navigator.Autorefreshオプションを有効にします。

エラーチェックやPCBエディターへの転送の準備ができていない設計部分をhideするには、コンパイルマスクを配置します。準備ができたら、コントロールをクリックしてマスクを折りたたみ、回路をコンパイル処理と設計転送の対象に含めます。

コンパイルマスクは、設計ディレクティブと呼ばれるオブジェクトの一種です。これらを使用して、ネットクラスへの所属、コンパイラーが特定の違反を無視する箇所の指定、差動ペアとなるネットグループの指定など、設計レベルの指示を回路図に追加します。画像にカーソルを合わせると、コンパイルマスクのデモが表示されます。

では、たとえば設計全体にわたってネットをたどる場合、統合データモデルをどのように操作すればよいでしょうか。その操作にはNavigatorパネルを使用します。

接続の確認

Panel page: Navigatorパネル

設計が大規模で多数のシートにまたがる場合、設計内の接続をたどって確認することが難しくなります。この作業には、Navigatorパネル を利用できます。このパネルでは、コンパイル済みの設計全体を確認できます。 

パネルの基本的な使用手順は次のとおりです。

  • パネル上部の  Ellipsis button on the Navigator panel, click to configure the navigation preferencesボタンをクリックしてPreferencesダイアログを開き、必要なHighlight Methodsを有効にして、参照時の動作を設定します。または、下の画像に示すように、パネル内の対象オブジェクトを右クリックし、メニューのオプションを使用してナビゲーションの動作を設定します。
  • パネルのDocuments for領域で参照範囲を設定します。 設計全体を参照するには、Flattened Hierarchyを選択します。
  • リストの Instanceセクションでコンポーネントをクリックすると、そのコンポーネントにジャンプします。コンポーネントを展開すると、ピンを探したり、ピンにジャンプしたりできます。
  • Net /Busセクションでネットまたはバスをクリックすると、そのネットまたはバスにジャンプします。
  • Altキーを押しながらクリックすると、 回路図とPCBの両方でそのオブジェクトにジャンプします。

Navigatorパネルでコンポーネントまたはネットをクリックすると、そのコンポーネントまたはネットの位置を確認し、設計全体にわたって接続をたどることができます。右クリックすると、表示オプションにアクセスできます。画像にカーソルを合わせると、回路図とPCB上のコンポーネントに同時に移動する様子が表示されます(PCBオブジェクトも対象に含めるには、Altを押しながらNavigatorパネル内をクリックします)。
Navigatorパネルでコンポーネントまたはネットをクリックすると、そのコンポーネントまたはネットの位置を確認し、設計全体にわたって接続をたどることができます。右クリックすると、表示オプションにアクセスできます。画像にカーソルを合わせると、回路図とPCB上のコンポーネントに同時に移動する様子が表示されます(PCBオブジェクトも対象に含めるには、Altを押しながらNavigatorパネル内をクリックします)。

基板上のコンポーネントへの移動

Navigatorパネルから回路図およびPCB上のコンポーネントの位置を確認する(Altを押した場合)だけでなく、回路図から直接、PCB上のピン、コンポーネント、ネット、バス、ハーネスに移動することもできます。

たとえば、クリックして回路図上のコンポーネントの位置を確認すると、PCB上の同じコンポーネントの位置も確認できます。

これを行うには、次の手順に従います。

  • Highlight MethodsのSelectingオプションを有効にし、PreferencesダイアログのSystem - NavigationページにあるCross Select Modeセクションで、必要なオプションも有効にします。
  • 回路図エディターとPCBエディターの両方で、クロス選択(Tools » Cross Select Mode)を有効にします。

これらのオプションで、ナビゲーションとクロス選択の動作を設定します。
これらのオプションで、ナビゲーションとクロス選択の動作を設定します。

これで、下の画像に示すように、回路図上でピン、コンポーネント、ネット、バス、ハーネスを選択すると、PCB上でも対応するオブジェクトが選択されます。

回路図上でコンポーネントやネットを選択すると、PCB上でも対応するオブジェクトが選択されます。クロス選択は、PCBから回路図への方向でも機能します。
回路図上でコンポーネントやネットを選択すると、PCB上でも対応するオブジェクトが選択されます。クロス選択は、PCBから回路図への方向でも機能します。

プロジェクト構造内でのコンポーネントとネットの検索

パネル内の構造をたどって目的のコンポーネントまたはネットを探し、そのオブジェクトをダブルクリックすると、プロジェクトの回路図ドキュメント内にある、そのオブジェクトのインスタンスが表示されます。Preferencesダイアログのシステム - ナビゲーションページにあるオプションを使用して、オブジェクトのハイライト動作(ズーム、淡色表示、選択など)を指定します。

設計スペース内で右クリックし、Clear Filterオプションを選択すると、回路図エディターまたはPCBエディターでオブジェクトのハイライト表示や選択を解除できます。

プロジェクト内のオブジェクトへのナビゲーションは、Navigatorパネルでも利用できます。このパネルには、設計オブジェクトとその関連データが詳細な階層構造で表示されます。システム - ナビゲーションの環境設定によって、ProjectパネルとNavigatorパネルの両方でのオブジェクトのハイライト動作が決まります。

接続のハイライト表示

接続のナビゲーションオプションを使用すると、Projectsパネルで選択したオブジェクトの接続関係が表示されます。パネルのオブジェクト階層リストでネットなどの項目をダブルクリックすると、回路図内の相互接続がハイライト表示されます。

プレビュー機能は、PreferencesダイアログのSystem – NavigationページにあるHighlight MethodsセクションのConnectivity Graphオプションで有効にします。選択したオブジェクトに関連付けられた電源オブジェクトの接続も表示するには、追加の Include Power Partsオプションを選択します。

グローバルネットハイライト

Altキーを押しながらワイヤをクリックしてネットを選択すると(Alt+Click)、設計全体にわたるネットの接続を、すべての回路図でハイライト表示できます。そのネットのすべての回路図インスタンスがハイライト表示され、その他のオブジェクトは淡色表示されるため、1回の簡単な操作で、設計内の信号や電源の伝播を視覚的に確認できます。

ネットのハイライトは何もない場所をクリックすると解除され、その動作はPreferencesダイアログのSystem - NavigationページにあるHighlight Methodsの設定によって決まります。Dimmingオプションのチェックを外すと、ネットハイライト機能が無効になることに注意してください。

クロスプローブとクロス選択

Altium Designerは、一方のエディターでの選択をもう一方のエディターに反映するクロス選択に加え、クロスプローブにも対応しています。クロスプローブには、連続モード(元のエディターに留まる)とジャンプモード(対象のエディターに移動する)の2つのモードがあります。また、MessagesパネルやEngineering Change Orderダイアログなど、さまざまなパネルやダイアログからクロスプローブを実行することもできます。詳細は、クロスプローブと選択ページを参照してください。

ネットの色の設定

Main page: ネットへの色の適用

回路図を見やすくし、PCBエディターでネットや配線を扱いやすくするために、回路図のワイヤ、およびPCBのネットや配線に色を適用できます。

下図に示すように、回路図エディターでは、View » Set Net Colorsサブメニューの コマンドを使用して、ネットやバスにハイライト色を適用できます。 これらの色は、Update PCBコマンドでいつでもPCBエディターに転送できます。

PCBエディターでは、Connection Linesのデフォルトの色と表示状態を、PCBのView ConfigurationパネルにあるSystem Colorsセクションで設定します。このデフォルトの色は、ネットの作成時(回路図から設計を初めて転送するとき)に適用されます。このオプションを変更しても、既存の接続線の色は変わらないことに注意してください。

PCBエディターでは、各ネットに適用された色が、PCBパネルのNetsモードに表示されます。下図の右下に示すように、ネット名の横にあるチェックボックスの背景色を確認してください。

未配線のネット(接続線)には常に色が適用されます。配線済みのネットに色を表示するには、PCBパネルでネット名の横にあるチェックボックスをオンにし、PreferencesダイアログのBoard Insight Color Overridesページで表示オプションを設定します。下図では、色のオーバーライドのBase PatternをSolidに、Zoom Out BehaviorをOverride Color Dominatesに設定しています。

回路図に適用したネットの色は、Update PCBコマンドによってPCBに転送されます。基板上での表示方法は、PCBの色のオーバーライド機能を設定して制御します。回路図に適用したネットの色は、Update PCBコマンドによってPCBに転送されます。基板上での表示方法は、PCBの色のオーバーライド機能を設定して制御します。

回路図エディターとPCBエディターのどちらでも、F5を押すとネットの色のオーバーライド機能のオン/オフを切り替えられます。画面の再描画(End)も必要になる場合があります。

PCBネットの色の変更

回路図のワイヤに色を適用してPCBに転送できるとは限りません。そのような場合でも、PCBエディターで接続線や配線に色を適用できます。設計を転送した後でネットの色を変更するには、PCBパネルのNetsモードでネット名をダブルクリックします。個々のネットの色は、Edit Netダイアログで編集できます。

複数のネットの色を変更するには、PCBパネルのNetsモードを使用します。

  • Windowsの標準的な複数選択操作(Shift+clickまたはCtrl+click)を使用して、複数のネットクラスまたは複数の個別ネットを選択します。
  • 選択したオブジェクトを右クリックし、コンテキストメニューからChange Net Colorコマンドを選択して、選択したネットに新しい色を割り当てます。
  • もう一度右クリックしてDisplay Override » Selected Onを選択し、選択したネットの色のオーバーライド機能を有効にします。

接続線の色を変更し、表示のオーバーライド機能を有効にすることで、ネットの視認性を向上できます。
接続線の色を変更し、表示のオーバーライド機能を有効にすることで、ネットの視認性を向上できます。

AI-LocalizedAI で翻訳
問題が見つかった場合、文字/画像を選択し、Ctrl + Enter キーを押してフィードバックをお送りください。
Contents
機能の提供状況

ご利用可能な機能は、お使いのAltiumソリューション(Altium Develop、Altium Agile Teams、Altium Agile Enterprise、または有効な契約期間中のAltium Designer)によって異なります。

実際にお使いのソフトウェアに文書化されている機能が表示されない場合は、詳細についてAltium Sales までお問い合わせください。

従来のドキュメント

Altium Designer のドキュメントは、バージョンごとに掲載されなくなりました。Altium Designer の旧バージョンのドキュメントは、Other Installers ページの Legacy Documentation の項目をご覧ください。

Contents