Tests sind ein wichtiger Teil des Leiterplattenfertigungsprozesses. Nach der Fertigung wird die Leiterplatte in der Regel getestet, um sicherzustellen, dass keine Kurzschlüsse oder Unterbrechungen vorhanden sind. Sobald sie vollständig mit allen Bauteilen bestückt ist, wird eine Leiterplatte häufig erneut getestet, um Signalintegrität und Gerätefunktion sicherzustellen. Zur Unterstützung dieses Prozesses ist es grundsätzlich vorteilhaft, auf der Leiterplatte ein Schema von Punkten vorzusehen - Testpoints - die von der Testausrüstung kontaktiert werden können, um die erforderlichen Prüfungen durchzuführen.
Die Position von Testpunkten auf einer Leiterplatte hängt von Faktoren ab, darunter die Art der Prüfung (einschließlich Fertigungsprüfung der unbestückten Leiterplatte, In-Circuit-Prüfung der bestückten Baugruppe usw.) und die Prüfmethode (einschließlich automatisierter Prüfungen mit Flying-Probe- und Nadelbettvorrichtungen, manueller Prüfung usw.). Wenn beispielsweise eine Fertigungsprüfung der unbestückten Leiterplatte durchgeführt wird, ist die Leiterplatte nicht bestückt, sodass alle Pads und Vias grundsätzlich für die Zuweisung von Testpunkten infrage kommen. Die für Testpunkte verwendeten Positionen bei der In-Circuit-Prüfung der bestückten Baugruppe werden jedoch fast immer anders sein. Da die Leiterplatte bestückt ist, haben Sie möglicherweise keinen Prüfzugang mehr zu Bauteilpads und ganz sicher keinen Zugang zu Pads und Vias unter einem Bauteil!
Altium Designer bietet ein leistungsfähiges System zur Handhabung Ihrer Testpunktanforderungen und zur Verbesserung der Testbarkeit Ihrer Leiterplatten. Damit können Sie bei Bedarf getrennt Testpunkte für die Fertigungsprüfung unbestückter Leiterplatten und/oder für die In-Circuit-Prüfung bestückter Baugruppen zuweisen. Testpunkte können manuell oder auf effizientere und automatisierte Weise über den Dialog Testpoint Manager zugewiesen werden.
Überlegungen zu Ihrer Testpunktstrategie
Bevor Sie direkt mit der Zuweisung von Pads und Vias als Testpunktpositionen beginnen, ist es sinnvoll, einen Schritt zurückzutreten und zu überlegen, was erforderlich ist. Im Folgenden finden Sie einige Hinweise, die Sie bei der Definition einer Strategie zur Integration von Testpunkten in ein Design berücksichtigen sollten:
- Bei der Auswahl der Leiterplattenseite, auf der Testpunkte zulässig sein sollen, sollten die Prüfprozesse und die zugehörigen Vorrichtungen berücksichtigt werden. Zum Beispiel: Wird die Leiterplatte nur von der Unterseite, nur von der Oberseite oder von beiden Seiten kontaktiert?
- Ein Testpunkt unter einem Bauteil (auf derselben Seite der Leiterplatte wie das Bauteil) wird üblicherweise in der Prüfphase der unbestückten Leiterplatte verwendet. Dies sollte bei der Planung von Testpunktpositionen für die Prüfung bestückter Leiterplatten berücksichtigt werden.
- Es ist ratsam, alle Testpunkte nur auf einer Seite der Leiterplatte anzuordnen und bei Bedarf Vias zu verwenden, um dies zu erreichen. Der Grund dafür ist, dass eine Prüfaufnahme mit zwei Köpfen höhere Kosten verursacht als eine Prüfaufnahme mit einem Kopf.
- Je weniger standardisiert und je komplexer Ihr Testpunktmuster ist, desto teurer wird die Konfiguration einer Vorrichtung zum Testen der Leiterplatte. Die beste Philosophie besteht darin, eine Methodik zu entwickeln, die zu einer generischen Testbarkeit führt. Eine ausgereifte und anpassungsfähige Testpunktrichtlinie ermöglicht es, unterschiedliche Designs effizient und kostengünstig zu testen.
- Die Anforderungen des Designs an das Via-Tenting sollten sorgfältig berücksichtigt werden. Das Abdecken eines als Testpunkt vorgesehenen Vias blockiert den Kontakt mit der Prüfspitze effektiv. Selbst eine teilweise Abdeckung mit einer flüssig fotoabbildbaren (LPI-)Lötstoppmaske führt zu Kontaktproblemen, da die Maskenflüssigkeit dazu neigt, durch das Via-Loch abzufließen. Abziehbare Lötstoppmaske kann zwar verwendet werden, um solche vorgesehenen Vias vorübergehend abzudecken, dies erweist sich jedoch oft als recht kostspielig.
- Stimmen Sie sich eng mit Ihren Fertigungs- und Bestückungsdienstleistern ab, um sicherzustellen, dass alle spezifischen Designparameter bei der Festlegung von Testpunkten berücksichtigt werden. Dazu können Testpunkt-zu-Testpunkt-Abstände und Testpunkt-zu-Bauteil-Abstände gehören, die strenger sein können als normale Platzierungs- und Routing-Abstände.
In den folgenden Abschnitten werden Fertigungs- und Baugruppenprüfung näher betrachtet, einschließlich spezifischer Testpunktbeschränkungen und Überlegungen, die jeweils damit verbunden sind.
Fertigungsprüfung
Die Fertigungsprüfung bezieht sich auf die Prüfung einer Leiterplatte in der Vorbestückungsphase der Herstellung, bevor irgendwelche Bauteile auf der Leiterplatte platziert wurden. Daher wird sie häufig als Prüfung der unbestückten Leiterplatte bezeichnet. Diese Prüfmethode umfasst typischerweise den Einsatz eines Flying-Probe-Systems zur Netz-für-Netz-Prüfung. Im Wesentlichen werden zwei Prüfspitzen so programmiert, dass sie zusammenarbeiten: eine, um ein Signal durch ein Netz zu senden, und die andere, um das Vorhandensein (oder Fehlen) dieses Signals zu erkennen.
Zwei gängige Testszenarien für die Fertigungsprüfung unbestückter Leiterplatten sind:
- Prüfung, um sicherzustellen, dass absichtlich durchgängige Kupferverbindungen von Ende zu Ende ein sauberes Signal führen (unterhalb einer maximal zulässigen Impedanzschwelle), ohne Unterbrechungen.
- Prüfung, um sicherzustellen, dass keine Netze gegeneinander kurzgeschlossen sind.
Testpoint Location Constraints
- Spezielle Testpunkt-Pads/Vias sind für die Fertigungsprüfung normalerweise nicht erforderlich. Da die Leiterplatte noch nicht mit Bauteilen bestückt ist, haben die Prüfspitzen freien Zugang zu den Bauteilpads. Da die Pads in diesem Stadium in der Regel frei von Lötstoppmaske sind, befinden sich die Testpunkte typischerweise direkt auf den Pads selbst.
- Flying-Probe-Tests sind nicht durch ein Raster eingeschränkt, da Flying-Probe-Systeme sehr präzise Positionen anfahren können.
- Jedes Positionspaar ist jedoch durch einen Mindestabstand begrenzt – aufgrund der physischen Gehäusegröße der Prüfköpfe.
Exceptions and other Considerations
- Bei Fine-Pitch-Bauteilen ist es möglicherweise nicht möglich (oder sogar nicht praktikabel), ein einzelnes Bauteilpad zu kontaktieren. Solche Kupferstrukturen können winzig und empfindlich sein, sodass gelegentlich empfohlen wird, sie nicht mit Prüfspitzen zu berühren. In diesen Fällen kann es sinnvoll sein, dass der Entwickler der Leiterplatte spezielle Testpads/Vias hinzufügt.
- Auch bei der Fertigungsprüfung unbestückter Leiterplatten kann eine Nadelbettvorrichtung verwendet werden. Dies ist typischerweise bei Fertigungsläufen mit hohem Volumen der Fall, bei denen der Einsatz einer solchen Vorrichtung weniger Prüfzeit erfordert als eine Flying Probe. Nadelbettprüfungen können jedoch strengere Einschränkungen für die Testpunktpositionen mit sich bringen und erfordern, sofern die Prüfvorrichtung keine kundenspezifische ist, häufig, dass die Testpunkte einem bestimmten Raster entsprechen.
- Es gibt Fälle, in denen bestimmte Paare von Testpunktpositionen nicht gemeinsam durch eine Flying Probe geprüft werden. Dies ist typischerweise dann der Fall, wenn keine Gefahr eines Kurzschlusses (oder Übersprechens) zwischen Netzen besteht, da die Netze nicht benachbart zueinander liegen (alle Objekte beider Netze sind aufgrund ihrer physischen Nähe gegenseitig voneinander getrennt).
Baugruppenprüfung
Die Baugruppenprüfung bezieht sich auf die Prüfung einer Leiterplatte in der Nachbestückungsphase der Herstellung, nachdem die Leiterplatte mit allen in der zugehörigen Stückliste (BOM) angegebenen Bauteilen bestückt wurde. Daher wird sie häufig als In-Circuit- oder elektrische Prüfung bezeichnet. Diese Prüfmethode umfasst typischerweise (ist aber keineswegs darauf beschränkt!) den Einsatz einer manuell konfigurierten Nadelbettvorrichtung. Je nach Art der mit der Vorrichtung durchgeführten Prüfung kann die Leiterplatte dabei mit Spannung versorgt werden oder auch nicht.
Zwei gängige Testszenarien für die In-Circuit-Prüfung bestückter Baugruppen sind:
- Gleichzeitiges Kontaktieren eines dedizierten Testpunkts für jedes Netz (oder jedes relevante Netz). Dies geschieht, indem durch jede Prüfspitze einzeln ein Signal gesendet und die Signalempfangsergebnisse von allen anderen Prüfspitzen erfasst werden.
- Prüfung bestimmter Bauteile/Busse, um sicherzustellen, dass das Bauteil selbst ordnungsgemäß funktioniert. Dies sind spezialisierte Prüfungen, die mit einer Vielzahl von Prüfmethoden durchgeführt werden können. Im einfachsten Fall kann eine Nadelbettvorrichtung verwendet werden, um über Bauteilpads hinweg zu prüfen.
Testpoint Location Constraints
- Testpunktpositionen müssen typischerweise eine Mindestabstandsanforderung erfüllen. Testausrüstung, wie etwa Prüfköpfe von Nadelbettvorrichtungen, besitzt eine Gehäusegröße, die ihre Nähe zueinander begrenzt. Sofern keine kundenspezifische Vorrichtung verwendet wird, müssen Testpunktpositionen häufig auf einem bestimmten Raster liegen. Die Herstellung einer kundenspezifischen Vorrichtung ist kostspieliger und zeitaufwendiger als die Konfiguration einer wiederverwendbaren Nadelbettvorrichtung.
- Testpunkte müssen möglicherweise mit einem Mindestabstand zu Bauteilkörpern angeordnet werden. Die Prüfköpfe der meisten Prüfvorrichtungen sind in der Nähe der Vorrichtung größer und verjüngen sich zu einer kleineren Größe hin, je näher sie an den Schaft der Prüfspitze kommen. Höhere Bauteile erfordern mehr Abstand. Daher ist es am besten, die maximale Bauteilhöhe auf der Leiterplatte zu berücksichtigen und einen allgemeinen Körperabstand zu definieren, der dieses Worst-Case-Szenario einbezieht.
- Testpunktpositionen müssen möglicherweise mit einem Mindestabstand zur Leiterplattenkante angeordnet werden. Der Vorgang, die Leiterplatte mit einem Flying-Probe-Paar oder einem Nadelbett aus Prüfspitzen zu kontaktieren, kann die Leiterplatte selbst stark beanspruchen, und sie kann sich unter der Belastung automatisierter Prüfungen bis zu einem gewissen Grad durchbiegen. Aus diesem Grund werden Schäden an dünnen, empfindlichen Leiterplatten minimiert, wenn Testpunkte in einem Abstand zu den Leiterplattenkanten angeordnet werden.
- Aus mehreren Gründen muss während des Designs in der Regel jedem Netz ein dediziertes, für Prüfspitzen zugängliches Testpunkt-Pad/Via hinzugefügt werden:
- Blanke Kupfer-Bauteilpads sind aufgrund der vorhandenen bestückten Bauteile in der Regel nicht zugänglich.
- Sofern die Leiterplatte nicht ausdrücklich mit Blick auf die Prüfung entworfen wurde, befinden sich Bauteilpads und Vias wahrscheinlich nicht auf dem erforderlichen Testpunktraster.
- Selbst wenn ein Bauteilpad selbst geeignet erscheint, als Testpunktposition verwendet zu werden, verhindern Abstandsanforderungen zum Bauteilkörper häufig dessen Verwendung.
Exceptions and other Considerations
- Obwohl Nadelbettvorrichtungen eine gängige Methode der Baugruppenprüfung sind, sind sie keineswegs die einzige Methode. Zu den verschiedenen Alternativen gehören auch Fälle, in denen Flying-Probe-Systeme verwendet werden – mit entsprechender Vorsicht, um nicht mit bestückten Bauteilen zu kollidieren.
- Beim Durchführen eines elektrischen Tests an einem bestimmten Bauteil können die Pads des Bauteils für eine Testsonde bis zu einem gewissen Grad zugänglich sein. Es ist jedoch wichtig zu beachten, dass der Bauteilkörper die Mitte solcher Pads häufig verdeckt. Mit anderen Worten: Nachdem die Leiterplatte bestückt wurde, umfasst der zugängliche Teil des Pads nur selten die Position der Pad-Mitte.
Unterstützung für Pad- und Via-Testpunkte
Altium Designer bietet umfassende Unterstützung für Testpunkte, sodass Sie Pads (Durchsteck- oder SMD-Pads) und/oder Vias als Testpunktpositionen für Fertigungs- und/oder Bestückungstests festlegen können. Ein Pad oder Via wird zur Verwendung als Testpunkt bestimmt, indem die entsprechenden Testpunkteigenschaften gesetzt und zwei Schlüsselfragen beantwortet werden:
- Soll das Pad/Via als Fertigungs- und/oder Bestückungstestpunkt verwendet werden?
- Auf welcher Seite der Leiterplatte soll das Pad/Via als Testpunkt verwendet werden – oben, unten oder auf beiden Seiten?
Diese Eigenschaften finden Sie im Properties-Panel, wenn im Arbeitsbereich jeweils ein Pad- (siehe Pad Properties) oder Via-Objekt (siehe Via Properties) ausgewählt ist.
Ein ausgewähltes Pad oder Via wird über die dafür verfügbaren relevanten Optionen im Properties-Panel zur Verwendung als Testpunkt festgelegt.
Um den Prozess zu vereinfachen und die Notwendigkeit zu vermeiden, die Testpunkteigenschaften von Pads/Vias manuell festzulegen, bietet Altium Designer eine Methode zur automatischen Zuweisung von Testpunkten auf Basis definierter Design Rules und mithilfe des
Testpoint Manager. Diese automatische Zuweisung setzt in jedem Fall die relevanten Testpunkteigenschaften für das Pad/Via. Sie haben außerdem die Möglichkeit, Testpunkte manuell festzulegen – im Wesentlichen individuell auf Pad-/Via-Ebene –, wodurch Sie die volle Kontrolle über das für Ihre Leiterplatte verwendete Testpunktschema erhalten.
Beim Öffnen von PCB-Designs, die mit einer Softwareversion vor dem Release Summer 09 erstellt wurden, werden alle aktivierten Testpunktoptionen zu aktivierten Fabrication Testpunktoptionen.
Testpunkt-Designregeln
Die Randbedingungen eines PCB-Designs sollten als sorgfältig ausgearbeitetes Regelwerk von Design Rules durchdacht und umgesetzt werden. Um ein erfolgreiches Testpunktschema zu implementieren – bei dem auf alle definierten Testpunkte zugegriffen werden kann und diese als Teil des Bare-Board- und/oder In-Circuit-Tests verwendet werden können –, müssen entsprechende Randbedingungen festgelegt werden. Zu diesem Zweck können die folgenden Regeltypen als Teil des Design-Rule-Systems des PCB-Editors definiert werden:
Greifen Sie im Dialog PCB Rules and Constraints Editor dialog (Design » Rules) auf Regeln dieser Typen zu und definieren Sie sie dort.
Definieren Sie separate Designregeln, um festzulegen, welche Pads und/oder Vias im Design als Fertigungs-Testpunkte und Bestückungs-Testpunkte verwendet werden können und welche Netze Testpunkte benötigen.
Die Regeln Testpoint Style und Testpoint Usage sind hinsichtlich der Randbedingungen in beiden Testmodi (Fertigung und Bestückung) identisch. Die Style-Regel legt im Wesentlichen fest, welche Bedingungen ein Pad oder Via erfüllen muss, um als Testpunktposition in Betracht gezogen zu werden. Die Usage-Regel legt fest, welche Netze einen Testpunkt benötigen.
Standard-Randbedingungen für die Regeln Testpoint Usage (oben) und Testpoint Style (unten).
Beim Definieren einer Style-Regel kann der Geltungsbereich der Regel mithilfe der im Bereich Rule Scope Helper verfügbaren Optionen schnell erstellt werden, um gezielt die genauen Pad- und/oder Via-Objekte für die Testpunktberücksichtigung anzusprechen.
Die Testpunkt-Designregeln werden vom Testpoint Manager, dem Autorouter, den Online- und Batch-DRC-Prozessen sowie auch bei der Ausgabegenerierung verwendet.
Es existieren Standardregeln für Fabrication Testpoint Style, Assembly Testpoint Style sowie Testpoint Usage. Sie sollten prüfen, ob diese Regeln die Anforderungen Ihrer Leiterplatte erfüllen, und sie bei Bedarf anpassen. Wenn mehrere Regeln desselben Typs erforderlich sind, verwenden Sie die Priorität von Designregeln, um sicherzustellen, dass Regeln mit spezifischerem Geltungsbereich zuerst angewendet werden (zum Beispiel bei der Ausführung eines DRC).
Damit das Testpoint Manager Testpunkte erfolgreich zuweisen kann, muss always mindestens eine entsprechende Testpoint-Style-Regel mit einem Geltungsbereich von All vorhanden sein.
Beim Öffnen von PCB-Designs oder Importieren von Designregeln, die mit einer Softwareversion vor dem Release Summer 09 erstellt wurden, werden Testpoint-Style-Regeln zu Fabrication Testpoint Style-Regeln und Testpoint-Usage-Regeln zu Fabrication Testpoint Usage-Regeln.
Verwalten von Testpunkten
Das manuelle Zuweisen von Testpunkten kann eine mühsame und zeitaufwendige Aufgabe sein – und bei einer komplexen Leiterplatte mit Hunderten von Bauteilen (auf beiden Seiten der Leiterplatte) umso mehr. Für eine optimierte Verwaltung von Testpunkten in Ihren Leiterplattendesigns stattet Altium Designer den PCB-Editor mit einem Testpoint Manager aus. Mit dem Testpoint Manager können Sie Testpunkte – für Bare-Board-Fertigungstests und/oder In-Circuit-Bestückungstests – auf Basis definierter Designregeln automatisiert zuweisen. Diese automatische Zuweisung setzt in jedem Fall die relevanten Testpunkteigenschaften für das Pad/Via.
Der Zugriff erfolgt über den Befehl Tools » Testpoint Manager in den Hauptmenüs.
Verwalten Sie Ihre Anforderungen an Fertigungs- und Bestückungstestpunkte schnell und effizient mit dem Testpoint Manager.
Verwenden Sie den Dialog, um Testpunkte bequem an einer zentralen Stelle automatisch zuzuweisen und zu löschen. Im Bereich Testpoint Net Status wird eine Liste aller Netze im Design angezeigt, mit einem Status zur Kennzeichnung der Testpunktabdeckung – entweder Complete oder Incomplete – sowohl für Bare-Board-Fertigungstests als auch für In-Circuit-Bestückungstests. Klicken Sie auf die Schaltflächen Fabrication Testpoints oder Assembly Testpoints oder klicken Sie mit der rechten Maustaste in das Raster, um Befehle zum Zuweisen oder Löschen dieses Testpunkttyps aufzurufen. Beachten Sie, dass Sie Netze im oberen Bereich des Dialogs manuell auswählen können, um Testpunkte gezielt zuzuweisen bzw. zu löschen.
Unabhängig davon, ob Testpunkte für einige oder alle Netze in einem Design zugewiesen werden, folgt der Testpoint Manager den für Fertigungs- und Bestückungstestpunkte definierten Style- und Usage-Regeln. Um die Reihenfolge zu sehen, in der nach gültigen Objekten gesucht wird, klicken Sie auf die Schaltfläche Search Order.
Um die Reihenfolge zu ändern, klicken Sie mit der rechten Maustaste auf einen Eintrag in der Suchreihenfolgeliste und verwenden Sie die Befehle im Kontextmenü oder die Tastenkombinationen Shift+Up Arrow und Shift+Down Arrow, um den Eintrag in der Liste nach oben oder unten zu verschieben.
Wenn ein Netz einen zugewiesenen Testpunkt hat, der gegen eine anwendbare Testpunkt-Designregel verstößt, wird dies im Bereich
Illegal des Dialogs
Testpoint Net Status Testpoint Manager angezeigt. Verwenden Sie die Design-Rule-Check-Funktion des PCB-Editors, um die Gültigkeit zugewiesener Testpunkte zu
prüfen.
Der Bereich Status Summaries bietet eine vollständige Zusammenfassung des Testpunktstatus der Leiterplatte für beide Testmodi. Dieser Bereich wird bei jeder durchgeführten Zuweisungs- oder Löschaktion aktualisiert. Für detailliertere Informationen auf niedrigerer Ebene verwenden Sie den Bereich Assignment Results. Dort erhalten Sie beispielsweise Details zur Anzahl der an einer Zuweisung/Löschung beteiligten oberen/unteren Pads/Vias sowie Hinweise auf Fehler.
Prüfen der Gültigkeit von Testpunkten
Definierte Regeln für Fertigungs- und Bestückungstestpunkte werden als Teil der Design Rule Checking-Funktion (DRC) des PCB-Editors berücksichtigt. Online- und/oder Batch-DRC-Prüfungen können für die verschiedenen Regeltypen im Dialog Design Rule Checker dialog (Tools » Design Rule Check) aktiviert werden.
Beziehen Sie Testpunkt-Designregeln in die Online- oder Batch-DRC-Prozesse ein.
Abfragefelder für Testpunkte
Zur Unterstützung der verschiedenen Fertigungs- und Bestückungstestpunkte, die in einem Design zugewiesen werden können, stehen die folgenden Schlüsselwörter zur Verfügung, wenn Testpunkte mithilfe logischer Abfrageausdrücke adressiert werden. Alle folgenden Einträge finden Sie in der Kategorie PCB Functions - Fields, wenn Sie den Query Helper verwenden:
IsAssyTestpoint - ist ein Bestückungstestpunkt.IsFabTestpoint - ist ein Fertigungstestpunkt.IsTestpoint - ist ein Testpunkt auf der Ober- oder Unterseite.Testpoint - ist es ein Testpunkt auf der Ober- oder Unterseite?TestpointAssy - ist es ein Bestückungstestpunkt?TestpointAssyBottom - ist es ein Bestückungstestpunkt auf der Unterseite?TestpointAssyTop - ist es ein Bestückungstestpunkt auf der Oberseite?TestpointBottom - ist es ein Testpunkt auf der Unterseite?TestpointFab - ist es ein Fertigungstestpunkt?TestpointFabBottom - ist es ein Fertigungstestpunkt auf der Unterseite?TestpointFabTop - ist es ein Fertigungstestpunkt auf der Oberseite?TestpointTop - ist es ein Testpunkt auf der Oberseite?
Erstellen Sie bei Bedarf logische Ausdrücke für Abfragen, um Testpunkte in Ihrem Design gezielt anzusprechen und zurückzugeben. Einige Beispiele für logische Abfrageausdrücke, die Fertigungs- und Bestückungstestpunkte adressieren, sind:
(ObjectKind = 'Pad') And (TestpointAssy = 'True')
Zielt auf alle Pads ab, die Bestückungstestpunkte sind.IsPad And (TestpointAssyTop = 'True')
Zielt auf alle Pads ab, die Bestückungstestpunkte auf der Oberseite sind.(ObjectKind = 'Pad') And (TestpointFab = 'True')
Zielt auf alle Pads ab, die Fertigungstestpunkte sind.((IsPad Or IsVia)) And (TestpointAssy = 'True')
Zielt auf alle Pads und Vias ab, die Bestückungstestpunkte sind.((IsPad Or IsVia)) And IsFabTestpoint
Zielt auf alle Pads und Vias ab, die Fertigungstestpunkte sind.
Erzeugen von Testpunktberichten
Altium Designer enthält spezielle Berichtsgeneratoren zur Erzeugung von Fertigungs- bzw. Bestückungstestpunktberichten. Diese beiden Berichtsgeneratoren verwenden die relevanten Testpunkteigenschaften für die Pad- und Via-Primitiven in einem Design.
Ein Fertigungs-Testpunktbericht verwendet nur die Fabrication Testpunkteinstellungen von Pads und Vias. Ein Bestückungs-Testpunktbericht verwendet nur Assembly Testpunkteinstellungen.
Berichte können auf zwei Arten erzeugt werden:
- Direkt aus dem PCB-Dokument heraus mithilfe der Befehle File » Fabrication Outputs » Test Point Report und File » Assembly Outputs » Test Point Report.
- Durch Verwendung entsprechend konfigurierter Ausgaben, die in einer Output Job Configuration-Datei (
*.OutJob) definiert sind.
Integrieren und konfigurieren Sie Ausgaben für Fertigungs- und Bestückungstestpunktberichte in einer eigenständigen und vielseitigen Output Job Configuration-Datei. Nach der Definition erhalten Sie Ihre Berichte auf Knopfdruck!
Unabhängig von der Methode zur Berichtserzeugung werden die Berichtsoptionen selbst im selben Dialog definiert. Für einen Fertigungs-Testpunktbericht ist dies der Dialog Fabrication Testpoint Setup dialog. Für einen Bestückungs-Testpunktbericht wird der Dialog Assembly Testpoint Setup dialog verwendet. Die Berichtsoptionen sind in beiden Dialogen identisch.
Definieren Sie Berichtsoptionen, einschließlich des erzeugten Dateiformats, im entsprechenden Dialog zur Berichtseinrichtung.
Die Einstellungen, die in einem Testpoint Setup-Dialog definiert werden, wenn Ausgaben direkt aus der PCB erzeugt werden, sind eindeutig getrennt von den Einstellungen, die für denselben Ausgabetyp in einer Output Job Configuration-Datei definiert sind. Im ersten Fall werden die Einstellungen in der Projektdatei gespeichert, im zweiten Fall in der Output Job-Datei.
Die Optionen im Bereich Coordinate Positions eines Dialogs ermöglichen es, Testpunktpositionen in allen Berichtsformaten relativ zum absoluten Platinenursprung oder zum aktuellen Platinenursprung zu exportieren.
Alle Testpunkt-Berichtstypen unterstützen eingebettete Platinen-Arrays. Beim Export aus einem PCB-Dokument, das mehrere eingebettete Platinen-Arrays enthält, werden mehrere IPC-D-356A-Netzlistendateien erzeugt.
Rolle der IPC-D-356A-Netzlistendatei
Eines der drei Formate für die Ausgabe von Testpunktberichten ist eine IPC-D-356A-Netzlistendatei. Diese Datei wird typischerweise für den Testmodus der Bare-Board-Fertigung verwendet. Die IPC-Datei wird nachbearbeitet und in Befehle umgewandelt, die ein Flying-Probe-Testgerät ansteuern.
Unabhängig davon, welche Merkmale in einer IPC-D-356A-Datei ausdrücklich als Testpunktpositionen gekennzeichnet sind, können Leiterplattenfertiger die Dateidaten im Allgemeinen nutzen, um jede gewünschte Art von Test durchzuführen, auch wenn dies je nach Umständen und Inhalt der Datei manuelle Eingriffe erfordern kann.
AI-localized