製造ルールの種類

Updated: 10月 19, 2026

概略

この記事では、Altium DesignerのPCBレイアウトで使用できる製造関連のデザインルールの種類を紹介し、これらのルールが基板製造上の制限を定義し、レイアウトの判断を導くうえでどのように役立つかを解説します。特に、最小アニュラリングなどのルールに焦点を当て、製造上の制約が配線密度、基板の信頼性、製造コストにどのような影響を与えるかを説明します。Altium Designerの製造関連ルールが、実際のPCB設計におけるトレードオフにどう関わるかを理解したい方にとって、より適切なレイアウトを選択するための参考になる内容です。ぜひ読み進めて、設計判断にお役立てください。

- Altium Designerのデザインルールの「Manufacturing」カテゴリが対象とする内容を学びます。
- 最小アニュラリングなどのルールが、配線スペースや基板の製造コストに与える影響を理解します。
- 製造性とレイアウト密度のバランスを取ることが、PCB設計において重要な理由を確認します。

AIでさらに深掘り：

Manufacturingカテゴリのデザインルールについて、以下で説明します。

Manufacturingカテゴリのデザインルール。

最小アニュラリング

このルールでは、パッドまたはビアに必要な最小アニュラリングを指定します。アニュラリングは、パッド／ビアの穴の端からパッド／ビアの端まで、半径方向に測定します（land perimeterとも呼ばれます）。

制約

Constraint Manager – 最小アニュラリングルールのデフォルトの制約。

PCB Rules and Constraint Editor – 最小アニュラリングルールのデフォルトの制約。

最小アニュラリングの制約

デフォルトルール	必須ではありません。
Minimum Annular Ring (x-y)	ルールの対象となるパッド／ビアの周囲のアニュラリングの最小値。
IPC規格	IPCクラス2（商用／一般電子機器）：外層では、最小アニュラリングを0.15 mm（6 mil）にすることを推奨しています。 IPCクラス3（高信頼性／航空宇宙／医療）：長期的な機械的・電気的耐久性を確保するため、通常は0.2 mm（8 mil）、または所定のリング許容値への厳密な準拠が求められます。
ドリルブレイクアウトの回避	規格ではアニュラリングの最小値が定められていますが、これらの値をさらに小さくすることも可能です。これらの値がその水準に設定されている理由は、ドリルブレイクアウトを防ぐためです。ドリルブレイクアウトは、複数の製造パラメーター（穴の位置、穴のサイズ、フィルムの膨張など）が互いに不利に作用することで発生し、接続されている銅配線を切断する位置に穴が開いてしまう現象です。必要なパッドやビアにティアドロップを適用することで、ドリルブレイクアウトを抑制できます。ティアドロップ処理（filletingまたはtaperingとも呼ばれます）とは、パッド／ビアと接続配線の接合部にランド領域を追加する処理です。詳細は、ティアドロップの定義を参照してください。
ランドより大きい穴	パッド／ビアの形状が穴よりも小さいレイヤー上に接続がある場合、そのパッドやビアは最小アニュラリングルールの違反として検出されます。たとえば、Propertiesパネルでパッド／ビアの形状を手動設定した場合などが該当します。
ルールの適用	オンラインDRCおよびバッチDRC。

鋭角

このルールでは、同一ネット内のオブジェクト間で許容される最小角度を指定します。鋭角ルールはネットに対してのみ機能し、1つのネット内のオブジェクトによって形成されるすべての鋭角を検出します。このルールは基本的に、ネット内のすべてのプリミティブ（同一レイヤー上）から輪郭を作成し、その輪郭を解析して、鋭角の制限値より小さい角度を形成する可能性のある箇所を調べます。

制約

Constraint Manager – 鋭角ルールのデフォルトの制約。

PCB Rules and Constraint Editor – 鋭角ルールのデフォルトの制約。

鋭角の制約

デフォルトルール	必須ではありません。
Minimum Angle	同一ネット内のオブジェクト間で形成される角度の許容最小値を指定します。
Check Tracks Only	このオプションを有効にすると、DRCによる鋭角チェックの対象がトラックオブジェクトのみに限定されます。
ルールの適用	オンラインDRCおよびバッチDRC。

穴サイズ

このルールでは、設計内のパッドとビアの最大および最小穴サイズを指定します。穴サイズとは、製造時にパッド／ビアにドリルで開ける穴の直径です。

制約

Constraint Manager – 穴サイズルールのデフォルトの制約。

PCB Rules and Constraint Editor – 穴サイズルールのデフォルトの制約。

穴サイズの制約

デフォルトルール	必須 i
Measurement Method	最小／最大穴サイズの定義に使用する方法を指定します。 `Absolute` - 最小／最大穴サイズを絶対値で指定します。 `Percent` - 最小／最大穴サイズをパッド／ビアのサイズに対する割合で指定します。
Minimum	パッドとビアに許容される最小穴サイズの値です。選択した測定方法に応じて、絶対値（デフォルト = `1mil`）またはパッド／ビアのサイズに対する割合（デフォルト = `20%`）で表示されます。
Maximum	パッドとビアに許容される最大穴サイズの値です。選択した測定方法に応じて、絶対値（デフォルト = `100mil`）またはパッド／ビアのサイズに対する割合（デフォルト = `80%`）で表示されます。
ルールの適用	オンラインDRCおよびバッチDRC。

レイヤーペア

このルールでは、使用されているビアタイプが現在定義されているビアタイプと一致していることを確認します。使用されているビアタイプは、基板上のビアとパッドから判定されます。許容されるビアタイプは、Layer Stack ManagerのVia Typesタブで定義します。

制約

Constraint Manager – レイヤーペアルールのデフォルトの制約。

PCB Rules and Constraint Editor – レイヤーペアルールのデフォルトの制約。

レイヤーペアの制約

デフォルトルール	必須 i
Enforce layer pairs settings	チェックを実行するかどうかを指定します。
ルールの適用	オンラインDRC、バッチDRC、およびインタラクティブ配線中。

穴間クリアランス

このルールでは、ドリル穴が製造上の要件に適合しているかをチェックします。有効にすると、同じ位置にある複数のビア／パッドや、互いに重なり合うパッド／ビアの穴を検出します。また、積み重ねたマイクロビアを許可するかどうかを指定するオプションもあります。

制約

Constraint Manager – 穴間クリアランスルールのデフォルトの制約。

PCB Rules and Constraint Editor – 穴間クリアランスルールのデフォルトの制約。

穴間クリアランスの制約

デフォルトルール	必須 i
Allow Stacked Micro Vias	このオプションを有効にすると、マイクロビアを積み重ねて配置できます。マイクロビアの使用には、多くの利点があります。必要なパッドが大幅に小さくなるため、基板の小型化と軽量化に役立ちます。 IC部品をより高密度に配置できます。これにより、より少ない層数で小型のPCBを実現でき、基板の製造コストを削減できます。経路が短くなるため、電気的性能の向上につながります。詳細はこちら：マイクロビア
Hole To Hole Clearance	設計内のパッド／ビアの穴のエッジ間に許容される最小クリアランスの値です。
ルールの適用	オンラインDRCおよびバッチDRC。

ソルダーマスクの最小スリバー幅

このルールは、後の工程で製造上の問題を引き起こす可能性のある、ソルダーマスクの細い部分を検出するのに役立ちます。基板全体でソルダーマスクの最小幅を確保するため、任意の2つのソルダーマスク開口部の間隔が、ユーザー指定の最小値以上であることをチェックします。対象には、パッド、ビア、およびソルダーマスクレイヤー上のすべてのプリミティブが含まれます。また、上面と下面を個別にチェックします。

制約

Constraint Manager – ソルダーマスクの最小スリバー幅ルールのデフォルト制約。

PCB Rules and Constraint Editor – ソルダーマスクの最小スリバー幅ルールのデフォルト制約。

ソルダーマスクの最小スリバー幅の制約

デフォルトルール	必須 i
Minimum Solder Mask Sliver	ソルダーマスクに許容される最小幅を指定します。
ルールの適用	オンラインDRCおよびバッチDRC。

シルクとソルダーマスク間のクリアランス

このルールは、シルクスクリーンのプリミティブと、ソルダーマスクのプリミティブまたは露出した銅箔レイヤーのプリミティブ（ソルダーマスクの開口部から露出したもの）との間のクリアランスをチェックします。このチェックでは、その距離が制約で指定した値以上であることを確認します。

多くの製造業者は、銅箔パッドだけでなく、マスク開口部に合わせてシルクスクリーンを除去（または「クリップ」）する処理を日常的に行っています。しかし、これによってシルクスクリーンの文字が読めなくなることがあります。DRCでこのような箇所を検出できれば、基板を製造に出す前に、問題のあるシルクスクリーンの文字を修正できます。

制約

Constraint Manager – シルクとソルダーマスク間のクリアランスルールのデフォルト制約。

PCB Rules and Constraint Editor – シルクとソルダーマスク間のクリアランスルールのデフォルト制約。

シルクとソルダーマスク間のクリアランスの制約

デフォルトルール	必須 i
Clearance Checking Mode	クリアランスのチェックモードを選択します。 Check Clearance To Exposed Copper – このモードでは、シルクスクリーン（Top/Bottom Overlayレイヤー）のオブジェクトと、ソルダーマスクの開口部から露出している部品パッドの銅箔との間のクリアランスをチェックします。 Check Clearance To Solder Mask Openings – このモードでは、シルクスクリーン（Top/Bottom Overlayレイヤー）のオブジェクトと、パッド、ビア、またはSolder Mask Expansionオプションが有効な銅箔オブジェクトなど、ソルダーマスクを伴うオブジェクトによって作成されるソルダーマスク開口部との間のクリアランスをチェックします。
Silkscreen To Object Minimum Clearance	選択したクリアランスのチェックモードに応じて、シルクスクリーンのオブジェクトと、露出した銅箔またはソルダーマスク開口部との間に許容される最小クリアランスを指定します。
ルールの適用	オンラインDRCおよびバッチDRC。

この設計ルールは、Altium Designer 13.0より前のリリースにあった「部品パッド上のシルクスクリーン」ルールに代わるものです。

これらの旧リリースのPCBドキュメントを読み込むと、定義済みの「部品パッド上のシルクスクリーン」ルールはすべて「シルクとソルダーマスク間のクリアランス」ルールに自動変換され、従来の動作に一致するように適用範囲と制約が設定されます。設計要件に照らして設定が正しいことを確認するため、ルールの適用範囲と関連する制約をチェックすることをお勧めします。
旧来の「部品パッド上のシルクスクリーン」ルールの動作に合わせるには、「シルクとソルダーマスク間のクリアランス」ルールのClearance Checking ModeをCheck Clearance To Exposed Copperに設定し、ルールの適用範囲のいずれか一方の完全なクエリをIsPadに設定する必要があります。古い設計を開く際には、この処理が自動的に行われます。

シルク間のクリアランス

このルールは、シルクスクリーンレイヤー上の文字と他のオブジェクトとの間に許容される最小クリアランスを定義します。

制約

Constraint Manager – シルク間のクリアランスルールのデフォルト制約。

PCB Rules and Constraint Editor – シルク間のクリアランスルールのデフォルト制約。

シルク間のクリアランスの制約

デフォルトルール	必須 i
Silk Text to Any Silk Object Clearance	任意の2つのシルクスクリーンオブジェクト間に許容される最小クリアランスを指定します。
ルールの適用	オンラインDRCおよびバッチDRC。

ネットアンテナ

このルールは設計内のネット単位で動作し、端が開放されたトラック／アークのプリミティブ、または端がビアで終わっているトラック／アークで、アンテナを形成するものを検出します。

制約

Constraint Manager – ネットアンテナルールのデフォルト制約。

PCB Rules and Constraint Editor – ネットアンテナルールのデフォルト制約。

ネットアンテナの制約

デフォルトルール	必須 i
Net Antennae Tolerance	端が開放されたトラック／アークのプリミティブ（またはビアで終端するもの）のスタブに許容される最大長です。
ルールの適用	オンラインDRCおよびバッチDRC。

基板外形とのクリアランス

このルールは、製造対象となる設計オブジェクトから基板のエッジまでに許容される最小クリアランスを定義します。オブジェクトとエッジのすべての組み合わせに単一のクリアランス値を指定することも、専用のMinimum Clearance Matrixを使用して組み合わせごとに異なるクリアランスを定義することもできます。「基板外形」と「基板エッジ」は、基板の外縁を表す同義の一般名称です。edgeという用語は、画像の下の表で定義されています。「基板外形とのクリアランス」設計ルールは、電気レイヤーおよびオーバーレイ（シルクスクリーン）レイヤー上のオブジェクトとエッジ間のクリアランスをチェックします。

制約

Constraint Manager – 基板外形とのクリアランスルールのデフォルト制約。

PCB Rules and Constraint Editor – 基板外形とのクリアランスルールのデフォルト制約。

基板外形クリアランス制約

デフォルトルール	不要です。
Minimum Clearance	必要な最小クリアランス値です。ここに入力した値は、最小クリアランスマトリックスのすべてのセルに反映されます。逆に、マトリックス内の1つ以上のオブジェクトの組み合わせに異なるクリアランス値を入力すると、Minimum Clearance制約は`N/A`に変わり、基板全体に単一のクリアランス値が適用されていないことを示します。
Minimum Clearance Matrix	設計内のさまざまなオブジェクトとエッジの組み合わせについて、クリアランスを細かく調整できます。新しいPCBドキュメントのデフォルトの基板外形クリアランスルールでは、すべてのオブジェクトとエッジのクリアランスの組み合わせに`10mil`が使用されます。その後、新しいルールを作成すると、優先順位が最も低い基板外形クリアランスルールで現在定義されている値がマトリックスに設定されます。特定の種類のオブジェクトがエッジを横切れるようにするには、クリアランス値をゼロに設定します。ゼロは、その種類のオブジェクトがこのエッジタイプを越える（通過する）ことを許可する設定としてソフトウェアに認識されます。たとえば、この方法を使用すると、配線トラックをあるレイヤースタック領域から別の領域へ引き回すことができます。
クリアランスマトリックスの操作	マトリックス内のクリアランス値は、次の方法で定義できます。単一セルの編集 — 特定のオブジェクトの組み合わせに対する最小クリアランスを変更します。複数セルの編集 — 複数のオブジェクトの組み合わせに対する最小クリアランスを変更します。 Ctrl+Click、Shift+Click、およびClick+Dragを使用して、列内の複数のセルを選択します。 Shift+ClickおよびClick+Dragを使用して、行内の連続する複数のセルを選択します。 Click+Dragを使用して、複数の行と列にまたがる連続したセルを選択します。行見出しをクリックすると、その行のすべてのセルをすばやく選択できます。列見出しをクリックすると、その列のすべてのセルをすばやく選択できます。必要なセル（単一または複数）を選択したら、新しい値を入力するだけで現在の値を変更できます。入力した値を確定するには、別のセルをクリックするか、Enterを押します。選択したすべてのセルが新しい値に更新されます。すべてのオブジェクトの組み合わせに単一のクリアランス値を設定するには、Minimum Clearance制約に必要な値を設定します。Enterをクリックすると、この値がマトリックス内の該当するすべてのセルに反映されます。または、マトリックス左上の空白の灰色のセルをクリックするか、Ctrl+Aショートカットを使用します。これにより、マトリックス内のすべてのセルが選択され、新しい値を入力できる状態になります。
Outline Edge	基板の最も外側（外周）のエッジ。
Cavity Edge	ユーザー定義のキャビティのエッジ。
Cutout Edge	ユーザー定義のカットアウトのエッジ。
Split Barrier	分割線がこのレイヤー上の基板のエッジを定義している場合、このエッジは分割線バリアと呼ばれます。
Split Continuation	このレイヤーが分割線を越えて続いている場合、このエッジは分割線継続部（通過可能な境界）と呼ばれます。特定の種類のオブジェクトが分割線継続部を横切れるようにするには、クリアランス値をゼロに設定します。ゼロは、その種類のオブジェクトに対して、このレイヤーが連続しており、オブジェクトが分割線を越える（通過する）ことを許可する設定であることを示します。たとえば、この方法を使用すると、配線トラックをあるレイヤースタック領域から別の領域へ引き回すことができます。
ルールの適用	オンラインDRC、バッチDRC、インタラクティブ配線、および自動配線。

印刷用ページ

AI で翻訳

問題が見つかった場合、文字/画像を選択し、Ctrl + Enter キーを押してフィードバックをお送りください。

機能の提供状況

ご利用可能な機能は、お使いのAltiumソリューション（Altium Develop、Altium Agile Teams、Altium Agile Enterprise、または有効な契約期間中のAltium Designer）によって異なります。

実際にお使いのソフトウェアに文書化されている機能が表示されない場合は、詳細についてAltium Sales までお問い合わせください。

従来のドキュメント

Altium Designer のドキュメントは、バージョンごとに掲載されなくなりました。Altium Designer の旧バージョンのドキュメントは、Other Installers ページの Legacy Documentation の項目をご覧ください。