製造ルールの種類

Manufacturingカテゴリのデザインルールについて以下に説明します。

 
 
 
 
 

Manufacturingカテゴリのデザインルール。
Manufacturingカテゴリのデザインルール。


最小アニュラリング

デフォルトルール: 必須ではありません

このルールは、パッドまたはビアに必要な最小アニュラリングを指定します。アニュラリングは、パッド/ビアの穴の端からパッド/ビアの端までを半径方向に測定したものです(land perimeterとも呼ばれます)。

高密度設計では、アニュラリングは小さいほど望ましくなります。これは、パッドやビアが占有するスペースが少なくなり、基板上の部品実装密度が高い領域でトレース配線により多くのスペースを割り当てられるためです。一方で、アニュラリング制約を小さくすると、基板製造コストにより大きな影響を与える可能性があります。最終的には、配線スペース拡大の利点が価格上昇を上回るかどうかの判断になります。多くの設計者は、基板配線時の自由度を得るために追加コストを受け入れ、縮小したアニュラリング制約を日常的に指定しています。
制約

最小アニュラリングルールのデフォルト制約
最小アニュラリングルールのデフォルト制約

Minimum Annular Ring (x-y) - ルールの対象となるパッド/ビア周囲のアニュラリングの最小値。

ルールの適用

オンライン DRC およびバッチ DRC。

注記
  • 製造業者によって、採用している製造技術や設備はさまざまです。標準的な製造業者では、最小アニュラリング 10mil を許容する設計仕様を提示する場合があります。高性能な製造業者では、その値を 5mil まで下げられることもあります。さらに、パッドやビアの穴が機械加工ではなくレーザードリルで加工される場合、最小アニュラリング値はさらに小さくできる可能性があります。
  • 設計している基板のクラスも、必要な最小アニュラリング値に影響します。たとえば、設計が高信頼性電子製品を指す IPC Class 3 規格に該当する場合、必要な最小アニュラリングは 2mil です。
  • 製造業者の標準として受け入れられている値よりもアニュラリングを小さくしなければならない場合は、そのような影響を受けるパッドやビアの使用をできるだけ限定してください。そのようなアニュラリング仕様を使用するパッドやビアが基板上に多いほど、製造工程中に基板不良が発生する可能性が高くなります。
  • アニュラリングがまったくない場合、たとえば、はんだがパッド/ビアのバレルから出た後に流れ込む銅が存在しないため、はんだ接合不良の原因になります。
  • 規格ではアニュラリングの最小値が定義されていますが、これらの値はさらに小さくすることも可能です。これらの値がそのレベルで定義されている理由は、ドリルブレークアウトを防ぐためです。この現象は、アニュラリング値が小さい場合には比較的よく発生します。ドリルブレークアウトは、複数の製造パラメータ(例: 穴位置、穴径、フィルム膨張)が互いに不利に作用し、その結果、接続されている銅配線を切断する位置に穴が開けられてしまうことで発生します。
  • 基板性能を損なうことなく、制御されたドリルブレークアウトを許容することは可能です。その方法の 1 つは、必要なパッドやビアにティアドロップを適用することです。ティアドロップ処理(filletingまたは taperingとも呼ばれます)とは、接続される配線との接合部において、パッド/ビアに追加のランド領域を設ける処理です。この追加領域により、ブレークアウトが発生した場合でもパッド-配線(またはビア-配線)接続が保護されます。
  • 最小アニュラリングデザインルール違反は、パッド/ビア形状がパッド/ビア穴より小さいレイヤー上で接続を持つパッドおよびビアに対して検出されます(たとえば、パッド/ビア形状が Properties パネルで手動設定されている場合や、Remove Unused Pad Shapes ツールを使用して削除された場合など)。


鋭角

デフォルトルール: 必須ではありません

このルールは、同一ネット内の任意のオブジェクト間で許可される最小角度を指定します。Acute Angle ルールはネットに対してのみ機能します。1 つのネット内の任意のオブジェクトによって形成されるすべての鋭角を検出します。このルールは基本的に、ネット内のすべてのプリミティブ(同一レイヤー上)から輪郭を生成し、その輪郭を解析して、鋭角制限値より小さい角度を形成する可能性のある点を検出します。

制約

Acute Angle ルールのデフォルト制約
Acute Angle ルールのデフォルト制約

  • Minimum Angle - 同一ネット内のオブジェクト間で形成される許容最小角度を指定します。
  • Check Tracks Only - このオプションを有効にすると、DRC はトラックオブジェクトのみについて鋭角をチェックします。
ルールの適用

オンライン DRC およびバッチ DRC。


穴径

デフォルトルール: 必須 i

このルールは、設計内のパッドおよびビアの最大穴径と最小穴径を指定します。穴径とは、製造時にパッド/ビアに開けられる穴の直径です。

制約

Hole Size ルールのデフォルト制約
Hole Size ルールのデフォルト制約

  • Measurement Method - 最小/最大穴径を定義する際に使用する方法を指定します。
    • Absolute - 最小/最大穴径の値は絶対値になります。
    • Percent最小/最大穴径は、パッド/ビアサイズに対する百分率で表されます。
  • Minimum - 設計内のパッドおよびビアに対する最小穴径の値。選択した測定方法に応じて、この値は絶対値(デフォルト = 1mil)またはパッド/ビアサイズに対する百分率(デフォルト = 20%)として表示されます。
  • Maximum - 設計内のパッドおよびビアに対する最大穴径の値。選択した測定方法に応じて、この値は絶対値(デフォルト = 100mil)またはパッド/ビアサイズに対する百分率(デフォルト = 80%)として表示されます。
ルールの適用

オンライン DRC およびバッチ DRC。


レイヤーペア

デフォルトルール: 必須 i

このルールは、使用されているビアタイプが現在定義されているビアタイプと一致していることを確認します。使用されているビアタイプは、基板内で見つかったビアおよびパッドから判定されます。許可されるビアタイプは、Layer Stack Manager の Via Types タブ で定義されます。

制約

Layer Pairs ルールのデフォルト制約
Layer Pairs ルールのデフォルト制約

Enforce layer pairs settings – チェックを実行するかどうかを指定します。

ルールの適用

オンライン DRC、バッチ DRC、およびインタラクティブルーティング中。


穴間クリアランス

デフォルトルール: 必須 i

このルールは、ドリル穴の製造適合性をチェックします。有効にすると、同一位置にある複数のビア/パッド、または重なり合うパッド/ビア穴を検出します。また、スタックドマイクロビアを許可するかどうかを決定するオプションもあります。

制約

Hole To Hole Clearance ルールのデフォルト制約
Hole To Hole Clearance ルールのデフォルト制約

  • Allow Stacked Micro Vias - このオプションを有効にすると、マイクロビアのスタックを許可します。

    マイクロビアを使用することには多くの利点があります:
    • このようなビアでは、必要なパッドを大幅に小さくできるため、基板サイズと重量の削減に役立ちます。
    • IC 部品をより高密度に配置できるようになります。その結果、より小型の PCB を使用でき、基板全体の製造コストを大幅に削減できます。
    • 経路が短くなるため、電気的性能の向上にも寄与します。

    MicroVias について詳しく見る

  • Hole To Hole Clearance - 設計内のパッド/ビア穴間で許容される最小クリアランス値。
ルールの適用

オンライン DRC およびバッチ DRC。


最小ソルダーマスクスリバー

デフォルトルール: 必須 i

このルールは、後工程で製造上の問題を引き起こす可能性があるソルダーマスクの狭い部分を特定するのに役立ちます。基板全体でソルダーマスクの最小幅が確保されるように、このルールでは任意の 2 つのソルダーマスク開口間の距離が、ユーザー指定の最小値以上であることをチェックします。これには、パッド、ビア、およびソルダーマスクレイヤー上に存在するあらゆるプリミティブが含まれます。また、Top 面と Bottom 面を個別にチェックします。

制約

Minimum Solder Mask Sliver ルールのデフォルト制約
Minimum Solder Mask Sliver ルールのデフォルト制約

Minimum Solder Mask Sliver - 許容されるソルダーマスクの最小幅を指定します。

ルールの適用

オンライン DRC およびバッチ DRC。


シルクからソルダーマスクまでのクリアランス

デフォルトルール: 必須 i

このルールは、任意のシルクスクリーンプリミティブと任意のソルダーマスクプリミティブ、または露出した銅レイヤープリミティブ(ソルダーマスクの開口部を通して露出しているもの)との間のクリアランスをチェックします。このチェックにより、その距離が制約で指定された値以上であることを確認します。

多くの製造業者は、シルクスクリーンを銅パッドだけでなくマスク開口部に合わせて日常的に除去(または「クリップ」)します。しかし、これによりシルクスクリーンの文字が読みにくくなることがあります。DRC によってこのような事象を検出できれば、基板を製造に回す前に問題のあるシルクスクリーン文字を調整できます。

この設計ルールは、Altium Designer 13.0 より前の Altium Designer の旧リリースに存在していた Silkscreen Over Component Pads ルールを置き換えるものです。そのような旧リリースの PCB ドキュメントを読み込むと、定義済みの Silkscreen Over Component Pads ルールは自動的に Silk To Solder Mask Clearance ルールへ変換され、スコープおよび制約は従来の動作に一致するよう設定されます。設計要件との整合性を確保するため、ルールのスコープおよび関連する制約を確認することを推奨します。

制約

Silk To Solder Mask Clearance ルールのデフォルト制約
Silk To Solder Mask Clearance ルールのデフォルト制約

  • Clearance Checking Mode - クリアランスのチェックモードを選択します:
    • Check Clearance To Exposed Copper - このモードでは、シルクスクリーン(Top/Bottom Overlay レイヤー)オブジェクトと、ソルダーマスク開口部を通して露出しているコンポーネントパッド内の銅との間でクリアランスチェックが行われます。
    • Check Clearance To Solder Mask Openings - このモードでは、シルクスクリーン(Top/Bottom Overlay レイヤー)オブジェクトと、パッド、ビア、または Solder Mask Expansion オプションが有効な銅オブジェクトなど、ソルダーマスクを含むオブジェクトによって作成されたソルダーマスク開口部との間でクリアランスチェックが行われます。
  • Silkscreen To Object Minimum Clearance - 選択したクリアランスチェックモードに応じて、シルクスクリーンオブジェクトと露出銅、またはソルダーマスク開口部との間の最小許容クリアランスを指定します。
旧来の Silkscreen Over Component Pads ルールの動作(Altium Designer 13.0 より前のソフトウェアリリースに存在)に合わせるには、Silk To Solder Mask Clearance ルールの Clearance Checking ModeCheck Clearance To Exposed Copper に設定し、ルールスコープのいずれか 1 つの完全なクエリを IsPad に設定する必要があります。前述のとおり、古い設計を開く際にはこれは自動的に処理されます。
ルールの適用

オンライン DRC およびバッチ DRC。


Silk To Silk Clearance

デフォルトルール: 必須 i

このルールは、シルクスクリーンレイヤー上のテキストと他のオブジェクトとの間に許容される最小クリアランスを定義します。

制約

Silk To Silk Clearance ルールのデフォルト制約
Silk To Silk Clearance ルールのデフォルト制約

Silk Text to Any Silk Object Clearance - 任意の 2 つのシルクスクリーンオブジェクト間の最小許容クリアランスを指定します。

ルールの適用

オンライン DRC およびバッチ DRC。


Net Antennae

デフォルトルール: 必須 i

このルールは設計内のネットレベルで動作し、終端が開放されたトラック/アークプリミティブ、またはビアで終端している開放トラック/アークを検出して、アンテナを形成しているものとしてフラグを立てます。

制約

Net Antennae ルールのデフォルト制約
Net Antennae ルールのデフォルト制約

Net Antennae Tolerance - 開放端を持つトラック/アークプリミティブ(またはビアで終端するもの)のスタブに対する最大許容長を指定します。

ルールの適用

オンライン DRC およびバッチ DRC。


Board Outline Clearance

デフォルトルール: 必須ではありません

このルールは、製造対象となる設計オブジェクトから基板エッジまでの最小許容クリアランスを定義します。すべてのオブジェクト対エッジの組み合わせに対して単一のクリアランス値を指定することも、専用の Minimum Clearance Matrix を使用して組み合わせごとに異なるクリアランスを定義することもできます。Board Outline と Board Edge は、基板の外周エッジを表す一般名称であり、同義的に使用されます。edge という用語は、画像下の表で定義されています。Board Outline Clearance 設計ルールは、電気レイヤーおよびオーバーレイ(シルクスクリーン)レイヤーにおけるオブジェクト対エッジのクリアランスをチェックします。

制約

Board Outline Clearance ルールのデフォルト制約
Board Outline Clearance ルールのデフォルト制約

エッジタイプ 定義
Outline Edge 基板の最外周(外側)エッジ
Cavity Edge ユーザー定義キャビティのエッジ
Cutout Edge ユーザー定義カットアウトのエッジ
Split Barrier このレイヤーで Split Line が基板のエッジを定義する場合、このエッジは Split Line Barrier と呼ばれます
Split Continuation このレイヤーが Split Line を越えて続く場合、このエッジは Split Line Continuation(透過可能な境界)と呼ばれます。 オブジェクト種別が Split Continuation を横切れるようにするには、クリアランス値をゼロに設定します。ゼロは、これらのオブジェクト種別に対してこのレイヤーが継続レイヤーであり、オブジェクトがスプリットラインに違反して(乗り越えて)よいことを示します。たとえば、この方法を使用すると、配線済みトラックを 1 つの Layer Stack Region から別の Layer Stack Region へまたがって通すことができます。
  • Minimum Clearance - 必要な最小クリアランスの値です。ここに入力した値は、Minimum Clearance Matrix のすべてのセルに複製されます。逆に、マトリクス内の 1 つ以上のオブジェクト組み合わせに対して異なるクリアランス値を入力すると、基板全体に単一のクリアランス値が適用されていないことを反映して、Minimum Clearance 制約は N/A に変わります。
  • Minimum Clearance Matrix - 設計内のさまざまなオブジェクト対エッジのクリアランス組み合わせについて、クリアランスを細かく調整できます。
新しい PCB ドキュメントに対するデフォルトの Board Outline Clearance ルールでは、すべてのオブジェクト対エッジのクリアランス組み合わせに 10mil が使用されます。後続の新しいルールを作成する場合、マトリクスには現在定義されている最も優先度の低い Board Outline Clearance ルールの値が設定されます。
オブジェクト種別がエッジを横切れるようにするには、クリアランス値をゼロに設定します。ゼロは、そのオブジェクト種別がこのエッジタイプに違反して(乗り越えて)よいことをソフトウェアに示します。たとえば、この方法を使用すると、配線済みトラックを 1 つの Layer Stack Region から別の Layer Stack Region へまたがって通すことができます。
クリアランスマトリクスの操作

マトリクス内のクリアランス値は、次の方法で定義できます:

  • 単一セル編集 - 特定のオブジェクト組み合わせに対する最小クリアランスを変更します。
  • 複数セル編集 - 複数のオブジェクト組み合わせに対する最小クリアランスを変更します:
    • 列内の複数セルを選択するには、Ctrl+ClickShift+Click、および Click+Drag を使用します。
    • 行内の連続する複数セルを選択するには、Shift+Click および Click+Drag を使用します。
    • 複数の行と列にまたがる連続セルを選択するには、Click+Drag を使用します
    • 行ヘッダーをクリックすると、その行のすべてのセルをすばやく選択できます。
    • 列ヘッダーをクリックすると、その列のすべてのセルをすばやく選択できます。

必要な選択(単一セルまたは複数セル)を行ったら、現在の値を変更するには新しい値を入力するだけです。新しく入力した値を確定するには、別のセルをクリックするか、Enter を押します。選択内のすべてのセルが新しい値で更新されます。

可能なすべてのオブジェクト組み合わせに単一のクリアランス値を設定するには、Minimum Clearance 制約に必要な値を設定するだけです。Enter をクリックすると、この値がマトリクスの該当するすべてのセルに複製されます。あるいは、マトリクス左上の空白の灰色セルをクリックするか、Ctrl+A ショートカットを使用します。これによりマトリクス内のすべてのセルが選択され、新しい値を入力できる状態になります。
ルールの適用

オンライン DRC、バッチ DRC、インタラクティブルーティング、および自動配線。

AI-LocalizedAI で翻訳
問題が見つかった場合、文字/画像を選択し、Ctrl + Enter キーを押してフィードバックをお送りください。
機能の可用性

利用できる機能は、所有する Altium ソリューション (Altium DevelopAltium Agile のエディション (Agile Teams、または Agile Enterprise)、または Altium Designer (有効な期間)) によって異なります。

説明されている機能がお使いのソフトウェアに表示されない場合、Altium の営業担当者にお問い合わせください

従来のドキュメント

Altium Designer のドキュメントは、バージョンごとに掲載されなくなりました。Altium Designer の旧バージョンのドキュメントは、Other Installers ページの Legacy Documentation の項目をご覧ください。

Content