Os testes são uma parte importante do processo de fabrico da placa. Após a fabricação, a placa é tipicamente testada para garantir que não existem curto-circuitos nem circuitos abertos. Depois de estar totalmente montada com todos os seus componentes, uma placa é frequentemente testada novamente para garantir a integridade do sinal e o funcionamento do dispositivo. Para ajudar neste processo, é fundamentalmente benéfico ter um esquema de pontos na placa - Testpoints - que o equipamento de teste possa sondar e onde possa realizar os testes necessários.
A localização dos testpoints numa placa dependerá de fatores que incluem o modo de teste (incluindo testes de fabrico da placa nua, testes de montagem in-circuit, etc.) e o método de teste (incluindo testes automatizados com flying probe e dispositivos bed-of-nails, testes manuais, etc.). Por exemplo, ao realizar testes de fabrico da placa nua, a placa não está montada e, por isso, todos os pads e vias são "válidos" quando se trata de atribuir testpoints. No entanto, as localizações usadas para testpoints ao realizar testes de montagem in-circuit serão quase sempre diferentes. Como a placa está montada, poderá já não ter acesso com a sonda aos pads dos componentes e certamente não terá acesso a pads e vias sob um componente!
O Altium Designer disponibiliza um sistema poderoso para responder às suas necessidades de testpoints e melhorar a testabilidade das suas placas, permitindo-lhe atribuir separadamente testpoints para testes de fabrico da placa nua e/ou testes de montagem in-circuit, conforme necessário. Os testpoints podem ser atribuídos manualmente ou, de forma mais simples e automatizada, através da caixa de diálogo Testpoint Manager.
Considerar a sua Estratégia de Testpoints
Antes de avançar diretamente para a atribuição de pads e vias para utilização como localizações de testpoints, é boa ideia dar um passo atrás e pensar no que é necessário. Seguem-se apenas algumas orientações a considerar ao definir uma estratégia para incorporar testpoints num design:
- Ao escolher o lado da placa em que os testpoints serão permitidos, deve ter-se em conta os processos de teste e os dispositivos associados que serão utilizados. Por exemplo, a placa será sondada apenas pelo lado inferior, apenas pelo lado superior, ou por ambos os lados.
- Um testpoint debaixo de um componente (no mesmo lado da placa que o componente) é normalmente usado na fase de teste da placa nua. Isto deve ser tido em consideração ao planear as localizações de testpoints para o teste da placa montada.
- É aconselhável localizar todos os testpoints apenas num dos lados da placa, usando vias para o conseguir se necessário. A razão prende-se com o facto de um dispositivo de teste com cabeça dupla ter um custo superior ao de um dispositivo de teste com cabeça simples.
- Quanto mais não padronizado e complexo for o seu padrão de testpoints, mais dispendioso será configurar um dispositivo com o qual testar a placa. A melhor filosofia é desenvolver uma metodologia que resulte numa testabilidade genérica. Uma política de testpoints bem afinada e adaptável permitirá testar diferentes designs de forma eficiente e económica.
- Deve ser dada atenção cuidadosa a quaisquer requisitos de tenting de vias do design. Aplicar tenting a uma via designada como testpoint bloqueará efetivamente o contacto da sonda de teste. Mesmo um tenting parcial usando uma máscara de solda Liquid Photo Imageable (LPI) causará problemas de contacto, uma vez que o líquido da máscara tenderá a escoar pelo orifício da via. Uma máscara de solda removível poderá de facto ser usada para fornecer tenting temporário a essas vias designadas, mas isto pode muitas vezes revelar-se bastante dispendioso.
- Consulte de perto as suas casas de fabrico e montagem para garantir que quaisquer parâmetros específicos do design são tidos em conta ao especificar testpoints. Estes podem incluir afastamentos entre testpoints e afastamentos entre testpoints e componentes que podem ser mais restritivos do que os afastamentos normais de colocação e encaminhamento.
As secções seguintes analisam mais de perto os testes de fabrico e de montagem, incluindo restrições e considerações específicas de testpoints associadas a cada um.
Teste de Fabrico
O teste de fabrico diz respeito ao teste de uma placa de circuito impresso na fase pré-montagem do fabrico, antes de quaisquer componentes serem colocados na placa. Como tal, é frequentemente referido como teste de placa nua. Este método de teste pode envolver tipicamente a utilização de um equipamento flying probe para realizar testes rede a rede. Essencialmente, duas sondas são programadas para funcionar em conjunto, uma para enviar um sinal através de uma rede e a outra para detetar a presença (ou ausência) desse sinal.
Dois cenários de teste comuns para o teste de fabrico da placa nua são:
- Teste para garantir que o cobre contínuo intencional de extremidade a extremidade transporta um sinal limpo (abaixo de um limiar máximo de impedância admissível) sem quaisquer circuitos abertos.
- Teste para garantir que as redes não estão em curto-circuito entre si.
Testpoint Location Constraints
- Normalmente não são necessários pads/vias de testpoint dedicados para o teste de fabrico. Como a placa ainda não está carregada com componentes, as sondas têm acesso livre aos pads dos componentes. Uma vez que os pads tendem a estar livres de máscara de solda nesta fase, os testpoints estão tipicamente localizados diretamente nos próprios pads.
- Os testes flying probe não são condicionados por uma grelha, uma vez que os equipamentos flying probe são capazes de posicionamentos bastante precisos.
- Cada par de localizações é condicionado por uma separação mínima, devido ao tamanho físico do corpo das cabeças de sonda.
Exceptions and other Considerations
- Em dispositivos de passo fino, poderá não ser possível (ou sequer prático) sondar um único pad de componente. Essas características de cobre podem ser minúsculas e delicadas, pelo que é ocasionalmente recomendado evitar o contacto com sondas de teste. Nestas situações, pode ser uma boa ideia o projetista adicionar pads/vias de teste dedicados à placa.
- Também pode ser usado um dispositivo bed-of-nails durante o teste de fabrico da placa nua. Este é tipicamente o caso em séries de fabrico de elevado volume, em que a utilização desse dispositivo envolve menos tempo de teste do que um flying probe. No entanto, o teste bed-of-nails pode implicar restrições mais rígidas na localização dos testpoints e, se o dispositivo de teste não for personalizado, exigirá frequentemente que os testpoints respeitem uma grelha específica.
- Há ocasiões em que pares específicos de localizações de testpoints não são testados em conjunto por um flying probe. Isto é tipicamente o caso quando não existe perigo de curto-circuito (ou crosstalk) entre redes, uma vez que as redes não são adjacentes entre si (todos os objetos de ambas as redes estão mutuamente separados pela sua proximidade física).
Teste de Montagem
O teste de montagem diz respeito ao teste de uma placa de circuito impresso na fase pós-montagem do fabrico, depois de a placa ter sido montada com todos os componentes especificados na respetiva Bill of Materials (BOM). Como tal, é frequentemente referido como teste in-circuit ou teste elétrico. Este método de teste envolve tipicamente (mas não está de forma alguma limitado a isso!) a utilização de um dispositivo bed-of-nails configurado manualmente. Dependendo do tipo de teste realizado com o dispositivo, a placa pode ou não ser alimentada.
Dois cenários de teste comuns para o teste de montagem in-circuit são:
- Sondar simultaneamente um testpoint dedicado para cada rede (ou rede de interesse). Isto é feito enviando um sinal através de cada sonda individualmente e detetando os resultados de receção do sinal por todas as outras sondas.
- Testar componentes/barramentos específicos para garantir que o próprio dispositivo está a funcionar corretamente. Estes são testes especializados que podem ser realizados usando uma variedade de métodos de teste. No caso mais simples, pode ser usado um dispositivo bed-of-nails para testar entre pads de componentes.
Testpoint Location Constraints
- As localizações de testpoints têm tipicamente de cumprir um requisito de espaçamento mínimo. O equipamento de teste, como as cabeças de sonda de dispositivos bed-of-nails, tem um tamanho de corpo que limita a proximidade entre elas. A menos que seja usado um dispositivo personalizado, é frequentemente exigido que as localizações de testpoints estejam numa grelha específica. Fabricar um dispositivo personalizado é mais dispendioso e moroso do que configurar um dispositivo bed-of-nails reutilizável.
- Pode ser exigido que os testpoints sejam localizados de acordo com um afastamento mínimo em relação aos corpos dos componentes. As cabeças de sonda da maioria dos dispositivos de teste tendem a ser maiores na zona mais próxima do dispositivo, afunilando para um tamanho mais pequeno à medida que se aproximam da haste da sonda. Componentes mais altos exigem maior afastamento. Por isso, o melhor é considerar a altura máxima dos componentes na placa e definir um afastamento geral ao corpo que tenha em conta este pior cenário.
- Pode ser exigido que as localizações de testpoints sejam posicionadas de acordo com um afastamento mínimo em relação ao bordo da placa. O processo de contactar a placa com um par de flying probe ou com um conjunto bed-of-nails de sondas pode ser exigente para a própria placa, e a placa pode fletir até certo ponto sob o esforço do teste automatizado. Por esta razão, os danos em placas finas e frágeis são minimizados quando os testpoints são localizados a uma certa distância dos bordos da placa.
- Normalmente é necessário adicionar um pad/via de testpoint dedicado, acessível por sonda, a cada rede durante o design por várias razões:
- Os pads de componentes em cobre nu tornam-se normalmente inacessíveis devido à presença dos componentes colocados.
- A menos que a placa seja especificamente concebida a pensar nos testes, é pouco provável que os pads e vias dos componentes estejam localizados na grelha de testpoints necessária.
- Mesmo que um pad de componente em si pareça adequado para ser usado como localização de testpoint, as restrições de afastamento em relação ao corpo do componente impedem frequentemente a sua utilização.
Exceptions and other Considerations
- Embora os dispositivos bed-of-nails sejam um método comum de teste de montagem, não são de forma alguma o método exclusivo. Entre a variedade de alternativas há casos em que são usados equipamentos flying probe, com cuidado para não colidirem com os componentes colocados.
- Ao realizar um teste elétrico num componente específico, as pads do componente podem estar acessíveis, até certo ponto, por uma sonda de teste. No entanto, é importante notar que o corpo do componente frequentemente obscurece o centro dessas pads. Por outras palavras, depois de a placa ter sido montada, a parte acessível da pad raramente inclui a localização do centro da pad.
Suporte a Testpoints em Pads e Vias
O Altium Designer oferece suporte completo para testpoints, permitindo especificar pads (thru-hole ou SMD) e/ou vias para serem usadas como localizações de testpoint em testes de fabrico e/ou de montagem. Uma Pad or Via é designada para utilização como testpoint através da definição das respetivas propriedades de testpoint, respondendo a duas questões-chave:
- A pad/via deve ser usada como testpoint de fabrico e/ou de montagem?
- Em que lado da placa deve a pad/via ser usada como testpoint - Top, Bottom ou ambos?
Estas propriedades podem ser encontradas no painel Properties, quando um objeto pad (ver Pad Properties) ou via (ver Via Properties) é selecionado no espaço de desenho, respetivamente.
Uma pad ou via selecionada é especificada para utilização como testpoint através das opções relevantes disponíveis para a mesma, no painel Properties.
Para simplificar o processo e eliminar a necessidade de definir manualmente as propriedades de testpoint das pads/vias, o Altium Designer disponibiliza um método para atribuir automaticamente testpoints com base em regras de desenho definidas, usando o
Testpoint Manager. Esta atribuição automática define as propriedades de testpoint relevantes para a pad/via em cada caso. Tem também a opção de especificar manualmente os testpoints - essencialmente, configurando-os individualmente ao nível de cada pad/via - o que lhe dá controlo total sobre o esquema de testpoints utilizado na sua placa.
Ao abrir desenhos PCB criados numa versão do software anterior à versão Summer 09, quaisquer opções de testpoint ativadas passarão a ser opções de Fabrication testpoint ativadas.
Regras de Desenho de Testpoints
As restrições de um desenho PCB devem ser ponderadas e implementadas como um conjunto bem afinado de design rules. Para implementar um esquema de testpoints bem-sucedido - em que todos os testpoints definidos possam ser acedidos e usados como parte dos testes da placa nua e/ou em-circuito - têm de ser estabelecidas restrições de controlo. Para esse fim, os seguintes tipos de regra podem ser definidos como parte do sistema de Design Rules do PCB Editor:
Aceda e defina regras destes tipos a partir da caixa de diálogo PCB Rules and Constraints Editor dialog (Design » Rules).
Defina regras de desenho separadas para restringir quais as pads e/ou vias no desenho que podem ser usadas como testpoints de Fabrico e testpoints de Montagem, e quais as nets que requerem testpoints.
As regras Testpoint Style e Usage são idênticas, em termos de restrições, entre os dois modos de teste (fabrico e montagem). A regra de estilo especifica essencialmente as restrições que uma pad ou via tem de cumprir para poder ser considerada para seleção como localização de testpoint. A regra de utilização especifica quais as nets que requerem um testpoint.
Restrições predefinidas para as regras Testpoint Usage (topo) e Testpoint Style (fundo).
Ao definir uma regra de estilo, o âmbito da regra pode ser criado rapidamente para direcionar com precisão os objetos pad e/ou via a considerar como testpoints, usando as opções disponíveis na região Rule Scope Helper.
As regras de desenho de testpoints são usadas pelo Testpoint Manager, pelo Autorouter, pelos processos DRC Online e Batch, e também durante a geração de outputs.
Existem regras predefinidas de Fabrication and Assembly Testpoint Style e Testpoint Usage. Deve verificar se estas regras satisfazem os requisitos da sua placa e efetuar as alterações necessárias. Se forem necessárias várias regras do mesmo tipo, use o aspeto de prioridade das design rules para garantir que as regras com âmbito mais específico são aplicadas primeiro (por exemplo, ao executar um DRC).
Para que o Testpoint Manager possa atribuir testpoints com sucesso, tem de always existir pelo menos uma regra Testpoint Style correspondente com um âmbito de All.
Ao abrir desenhos PCB ou importar design rules criadas numa versão do software anterior à versão Summer 09, as regras Testpoint Style passarão a ser regras Fabrication Testpoint Style e as regras Testpoint Usage passarão a ser regras Fabrication Testpoint Usage.
Gestão de Testpoints
A atribuição manual de testpoints pode ser uma tarefa morosa e trabalhosa, e ainda mais numa placa complexa, povoada com centenas de componentes (e em ambos os lados da placa). Para permitir uma gestão simplificada dos testpoints nos seus desenhos de placa, o Altium Designer equipa o PCB Editor com um Testpoint Manager. O Testpoint Manager permite-lhe atribuir testpoints - para testes de fabrico de placa nua e/ou testes de montagem em-circuito - de forma automatizada, com base em regras de desenho definidas. Esta atribuição automática define as propriedades de testpoint relevantes para a pad/via em cada caso.
O acesso é feito escolhendo o comando Tools » Testpoint Manager, a partir dos menus principais.
Faça a gestão dos requisitos de testpoints de fabrico e montagem de forma rápida e eficiente usando o Testpoint Manager.
Use a caixa de diálogo para atribuir e limpar automaticamente testpoints a partir de um único local conveniente. É fornecida uma listagem de todas as nets do desenho na região Testpoint Net Status , com estado para indicar a cobertura de testpoint - Complete ou Incomplete - tanto para testes de fabrico de placa nua como para testes de montagem em-circuito. Clique nos botões Fabrication Testpoints ou Assembly Testpoints ou clique com o botão direito na grelha para aceder aos comandos de atribuição ou limpeza desse tipo de testpoint. Note que pode selecionar manualmente nets na região superior da caixa de diálogo para atribuir/limpar testpoints de forma seletiva.
Quer esteja a atribuir testpoints a algumas ou a todas as nets de um desenho, o Testpoint Manager segue as regras de estilo e utilização definidas para testpoints de fabrico e montagem. Para ver a ordem pela qual os objetos válidos são pesquisados, clique no botão Search Order.
Para alterar a ordem, clique com o botão direito numa entrada da lista de ordem de pesquisa e use os comandos do menu flutuante, ou os atalhos Shift+Up Arrow e Shift+Down Arrow para a mover para cima ou para baixo na lista.
Se uma net tiver um testpoint atribuído que viole uma regra de desenho de testpoint aplicável, isso será indicado
Illegal na região
Testpoint Net Status da caixa de diálogo
Testpoint Manager. Use a funcionalidade Design Rule Check do editor PCB para
verificar a validade dos testpoints atribuídos.
A região Status Summaries fornece um resumo completo do estado dos testpoints da placa, para ambos os modos de teste. Esta região é atualizada com cada ação de atribuição ou limpeza efetuada. Para um detalhe mais ao nível inferior, use a região Assignment Results. Esta fornecerá detalhe, por exemplo, sobre o número de pads/vias top/bottom envolvidos numa atribuição/limpeza, juntamente com uma indicação de falhas.
Verificar a Validade dos Testpoints
As regras definidas de testpoints de fabrico e montagem são seguidas como parte da funcionalidade de Design Rule Checking (DRC) do PCB Editor. A verificação DRC Online e/ou Batch pode ser ativada para os vários tipos de regra a partir da caixa de diálogo Design Rule Checker dialog (Tools » Design Rule Check).
Inclua regras de desenho de testpoints como parte dos processos DRC Online ou Batch.
Campos de Query Relacionados com Testpoints
Em suporte dos vários testpoints de fabrico e montagem que podem ser atribuídos num desenho, estão disponíveis as seguintes palavras-chave para utilização ao direcionar testpoints usando expressões lógicas de query. Cada uma das seguintes pode ser encontrada na categoria PCB Functions - Fields, ao usar o Query Helper:
IsAssyTestpoint - é um testpoint de montagem.IsFabTestpoint - é um testpoint de fabrico.IsTestpoint - é um testpoint do lado Top ou Bottom.Testpoint - é um testpoint do lado Top ou Bottom?TestpointAssy - é um testpoint de montagem?TestpointAssyBottom - é um testpoint de montagem do lado Bottom?TestpointAssyTop - é um testpoint de montagem do lado Top?TestpointBottom - é um testpoint do lado Bottom?TestpointFab - é um testpoint de fabrico?TestpointFabBottom - é um testpoint de fabrico do lado Bottom?TestpointFabTop - é um testpoint de fabrico do lado Top?TestpointTop - é um testpoint do lado Top?
Crie expressões lógicas para queries para direcionar e devolver testpoints no seu desenho, conforme necessário. Alguns exemplos de expressões lógicas de query direcionadas a testpoints de fabrico e montagem são:
(ObjectKind = 'Pad') And (TestpointAssy = 'True')
Direciona todas as pads que são testpoints de montagem.IsPad And (TestpointAssyTop = 'True')
Direciona todas as pads que são testpoints de montagem do lado Top.(ObjectKind = 'Pad') And (TestpointFab = 'True')
Direciona todas as pads que são testpoints de fabrico.((IsPad Or IsVia)) And (TestpointAssy = 'True')
Direciona todas as pads e vias que são testpoints de montagem.((IsPad Or IsVia)) And IsFabTestpoint
Direciona todas as pads e vias que são testpoints de fabrico.
Gerar Relatórios de Testpoints
O Altium Designer inclui geradores de relatórios dedicados para a geração de relatórios de testpoints de fabrico e de montagem, respetivamente. Estes dois geradores de relatórios utilizam as propriedades de testpoint relevantes para os primitivos pad e via num desenho.
Um relatório de testpoints de fabrico usará apenas as definições de Fabrication testpoint para pads e vias. Um relatório de testpoints de montagem usará apenas as definições de Assembly testpoint.
Os relatórios podem ser gerados de duas formas:
- Diretamente a partir do documento PCB, usando os comandos File » Fabrication Outputs » Test Point Report e File » Assembly Outputs » Test Point Report.
- Usando outputs adequadamente configurados definidos num ficheiro de Output Job Configuration (
*.OutJob).
Inclua e configure outputs de relatório de testpoints de fabrico e montagem num ficheiro Output Job Configuration autónomo e versátil. Depois de definido, obtenha os seus relatórios ao toque de um botão!
Independentemente do método usado para gerar um relatório, as próprias opções do relatório são definidas na mesma caixa de diálogo. Para um relatório de testpoints de fabrico, isto envolve a caixa de diálogo Fabrication Testpoint Setup dialog. Para um relatório de testpoints de montagem, é usada a caixa de diálogo Assembly Testpoint Setup dialog. As opções de relatório são idênticas entre estas caixas de diálogo.
Defina opções de relatório, incluindo o formato do ficheiro gerado, usando a caixa de diálogo de configuração do relatório relevante.
As definições estabelecidas numa caixa de diálogo Testpoint Setup ao gerar resultados diretamente a partir do PCB são distintas e separadas das definidas para o mesmo tipo de saída num ficheiro Output Job Configuration. No primeiro caso, as definições são armazenadas no ficheiro de projeto, enquanto no segundo são armazenadas no ficheiro Output Job.
As opções na região Coordinate Positions de uma caixa de diálogo permitem exportar as localizações dos pontos de teste em todos os formatos de relatório relativamente à origem absoluta da placa ou à origem atual da placa.
Todos os tipos de relatório de pontos de teste suportam matrizes de placas incorporadas. São produzidos vários ficheiros de netlist IPC-D-356A quando a exportação é feita a partir de um documento PCB que contém várias matrizes de placas incorporadas.
Função do ficheiro de netlist IPC-D-356A
Um dos três formatos de saída de relatórios de pontos de teste é um ficheiro de netlist IPC-D-356A. Este ficheiro é normalmente utilizado para o modo de teste de fabrico de placa nua. O ficheiro IPC é pós-processado em comandos que controlam um dispositivo de teste por sonda voadora.
Independentemente das características especificamente identificadas como localizações de pontos de teste num ficheiro IPC-D-356A, as casas de fabrico de placas podem, em geral, utilizar os dados do ficheiro para realizar qualquer tipo de teste que pretendam, embora, consoante as circunstâncias e o conteúdo do ficheiro, possa ser necessária alguma intervenção manual para o fazer.
Localizado por IA