Creating Circuit Connectivity in Your Schematics

Altium Training

Altium Essentials: Creating Hierarchy

This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.

Именно компоненты и то, как они соединены друг с другом, формируют вашу уникальную электронную схему. В схеме (schematic) вы создаёте логическое представление проекта, соединяя выводы компонентов; чтобы спроектировать печатную плату, вы размещаете физические компоненты и создаёте ту же связность с помощью трассировки.

Если вы изучаете, как структурировать проект и создавать связность, вам могут быть полезны следующие страницы.

Узнайте о Проверке (валидации) проекта

Узнайте о Многостраничных и иерархических проектах

Узнайте о Создании многоканального проекта

Узнайте о Объединении нескольких цепей (nets) в шины (buses) и жгуты сигналов (signal harnesses)

Узнайте о Синхронизации проекта

Физическая и логическая связность

На схеме вы можете создать связность, проведя провод (wire) от одного компонента к другому — это называется физической связностью.

Также можно соединить один вывод с другим, разместив короткий Wire и метку цепи (Net Label) на каждом выводе компонента. Программа распознаёт эти два участка цепи и соединяет их, формируя одну общую цепь. Такой тип связности называется логической связностью.

Физическая связность позволяет пользователю прослеживать каждый провод при изучении схемы, но большое количество проводов может сделать схему плотной и перегруженной. С другой стороны, Net Labels уменьшают количество проводов, но пользователю приходится просматривать лист, чтобы найти все возможные соединения. Как разработчик, вы можете выбрать модель связности, которая лучше подходит вашему проекту, включая сочетание обоих подходов.

Animated image showing the difference between physical connectivity and logical connectivity

Размещайте провода для создания физической связности или используйте метки цепей для создания логической связности.

Помимо создания логической связности within на листе схемы, существуют также объекты для создания логической связности between между листами схемы. Способ создания этой связности зависит от того, как вы структурируете схему: как плоский проект или как иерархический проект. Подробнее об этом ниже.

Существует ряд различных идентификаторов цепей, которые можно использовать для соединения между листами.
Существует ряд различных идентификаторов цепей, которые можно использовать для соединения между листами.

Connectivity Insight

Функциональность Altium Designer Connectivity Insight (часть функции Design Insight) отображает мгновенный обзор связей соединений внутри проекта. Представленная в виде дерева документов с необязательными предпросмотрами схем, выбираемые элементы обеспечивают быстрый и наглядный способ навигации по структуре связности проекта.

В состоянии настройки по умолчанию функция Connectivity Insight отображает:

  • Связанную информацию о соединениях цепи, когда курсор находится над объектом связности на схеме (wire, port и т. п.).
  • Древовидную карту предпросмотра связности, когда на объекте используется Alt+Double-click .

Дополняет эти возможности функция, доступная при наведении курсора на объект, принадлежащий сигнальной цепи, и нажатии Ctrl+Alt. Это открывает выбираемое древовидное представление. Щёлкните нужный лист в дереве, чтобы быстро перейти к этому документу. 

Эту функцию можно включить/выключить на странице System - Design Insight page в Preferences dialog, установив/сняв флажок Mouse Hover option для Document Tree entry.

Связность цепи по всему проекту также можно подсветить во всех схемах, удерживая клавишу Alt при выборе цепи щелчком по проводу (Alt+Click).
Чтобы выбрать все электрически связанные объекты для выбранной точки в схеме, можно использовать команду Edit » Select » Connection  из главного меню или команду Select Connection  на Active Bar. После щелчка по объекту, электрически связанные с которым объекты вы хотите выделить, будут выделены все объекты, электрически соединённые с выбранным объектом; при этом будет применена фильтрация, приглушающая все остальные объекты на листе.

Объекты, используемые для создания связности

Редактор схем включает следующие объекты, используемые для создания связности. В совокупности эти объекты называются net identifiers.

Идентификатор цепи Функция
Bus Используется для объединения набора цепей, например Data[0..7]. Цепи должны быть названы последовательно по определённой схеме именования (например, Data0, Data1,... Data7). Это именование затем определяет имя шины, например Data[0..7].
Bus Entry Графический элемент, предназначенный для поддержки «вывода» двух разных цепей с противоположных сторон линии шины без создания короткого замыкания между этими цепями. В других ситуациях не требуется.
OffSheet Connector Используется для соединения цепи с одного листа схемы на другой лист (не в пределах одного листа). Поддерживает только горизонтальную связность (плоские проекты). OffSheet Connectors имеют ограниченную функциональность по сравнению с Ports.
Net Label Идентификатор цепи, используемый для создания связности с другими Net Labels с тем же именем на том же листе схемы. Цепь автоматически получает имя по Net Label. Net Labels можно размещать на выводах компонентов, проводах и шинах. Обратите внимание: Net Labels не соединяют листы между собой, если параметры проекта не настроены на использование Net Identifier Scope of Global.
Pin Пины размещаются в редакторе символов схемы, чтобы представлять физические выводы компонента. Электрически активен только один конец пина, который иногда называют «горячим» концом пина.
Port Используется для соединения цепи с одного листа схемы на другой. Связность может быть вертикальной в иерархическом проекте или горизонтальной в плоском проекте (вертикальные и горизонтальные проекты объясняются ниже). Имена Port используются для именования цепей, если опция Allow Ports to Name Nets включена на вкладке Options в Project Options dialog. В этом случае Ports также будут соединяться внутри листа схемы, но не будут соединяться с Net Labels с тем же именем (learn more).
Power Port Создаёт связность со всеми другими power port с тем же именем по всему проекту схем, независимо от структуры проекта. Цепь автоматически получает имя по Power Port. При необходимости эту цепь можно локализовать на конкретном листе схемы (learn more).
Sheet Entry Размещается внутри Sheet Symbol, чтобы создать связность с Port с тем же именем на дочернем листе этого Sheet Symbol. Sheet Entries используются как имена цепей, если опция Allow Sheet Entries to Name Nets включена на вкладке Options в Project Options dialog.
Signal Harness Используется для объединения любой комбинации цепей, шин и signal harness более низкого уровня.
Wire Электрический примитив в виде полилинии, используемый для формирования электрических соединений между точками на схеме. Wire аналогичен физическому проводу.
  • Разные типы идентификаторов цепей с одинаковым именем не соединяются автоматически друг с другом. Это зависит от того, как настроены параметры именования цепей. Эти параметры обсуждаются ниже.

  • Обратите внимание, что имена цепей, заданные идентификаторами цепей, не чувствительны к регистру. Например, если к двум проводам добавлены метки цепей abc и ABC, они будут отнесены к одной и той же цепи abc (если параметр проекта Net Identifier Scope это допускает).

  • Избегайте использования апострофа (') в конце имени цепи, поскольку этот символ является функциональным оператором в query language, и может возникнуть ошибка из‑за ожидания другого параметра после этого символа.

Как структура проекта влияет на связность

Related page: Многостраничные и иерархические проекты

Если проект не помещается на одном листе схемы, его можно распределить по нескольким листам. Существует две различные модели организации и создания связности в многостраничной схеме: плоская (flat), которую можно представить как один большой лист схемы, разрезанный на несколько меньших листов; и иерархическая (hierarchical), где листы связаны в структуру «прародитель‑родитель‑потомок».

Многостраничные проекты реализуются размещением Sheet Symbol на родительском листе, который представляет и связывает дочерний лист, как показано на изображении ниже.

Sheet Symbol представляет (и связывает) листы нижнего уровня. В плоском проекте такая структура может быть только одноуровневой; в иерархическом проекте глубина не ограничена.
Sheet Symbol представляет (и связывает) листы нижнего уровня. В плоском проекте такая структура может быть только одноуровневой; в иерархическом проекте глубина не ограничена.

Так что же определяет, является ли проект плоским или иерархическим? Это задаётся установкой Net Identifier Scope, которая определяет, как должна создаваться межлистовая связность. Настройте это на вкладке Options диалога Project Options .

Важно помнить, что для иерархических проектов в проекте может быть только один верхний (top) лист. Все остальные исходные документы должны быть указаны через sheet symbol. При выполнении проверки проекта можно использовать проверку нарушения Multiple Top Level Documents violation check, чтобы отметить ситуацию, когда это не так. Кроме того, ни один sheet symbol не должен ссылаться на лист, на котором он расположен, или на любой лист выше по иерархии, поскольку это создаст неразрешимую петлю в структуре.

Плоский проект

Related page: Многостраничные и иерархические проекты

Проект считается плоским, когда связность создаётся напрямую от одного листа к другому. Она не проходит через sheet symbol на родительском листе. В плоском проекте sheet symbol просто представляет (и ссылается на) дочерние листы. Все листы проекта отображаются на одном уровне в панели Projects, поскольку иерархии нет. Оба изображения ниже показывают плоский проект.

Плоские проекты проще создавать. Плоский проект может включать верхний лист с sheet symbol для каждого дочернего листа, но это необязательно, поскольку этот верхний лист не используется для создания межлистовой связности. Для небольшого проекта, содержащего всего два или три листа схемы, вы можете решить, что верхний лист не добавляет ценности. Когда количество листов становится больше, верхний лист может помочь читателю понять функциональность схемы по тому, как логические блоки (sheet symbol) расположены на листе.

Один и тот же проект, показанный без верхнего листа (слева) и с верхним листом (справа) — оба примера плоского проекта.  Projects panel showing a simple project that is a flat design, with a top sheet
Один и тот же проект, показанный без верхнего листа (слева) и с верхним листом (справа) — оба примера плоского проекта.

В плоском проекте соединения между листами могут создаваться с помощью Ports, Offsheet Connectors, Power Ports и Net Labels, как показано на изображении выше с лупой. Рекомендуемый подход — использовать Net Labels within на каждом листе и Ports для соединения between листов. Ports предоставляют больше возможностей, чем Off-Sheet Connectors, включая возможность добавлять Port Cross References, что добавляет SheetName[GridReference] к каждому порту, ссылаясь на соответствующий порт на другом листе, как показано на изображении ниже.

Количество листов в плоском проекте не ограничено.

Рядом с каждым Port добавлены Port Cross References, указывающие целевой лист и координатную ссылку (grid reference) для соответствующего Port.
Рядом с каждым Port добавлены Port Cross References, указывающие целевой лист и координатную ссылку (grid reference) для соответствующего Port.

Проект является плоским, когда связность создаётся напрямую от одного листа к другому. Такое поведение связности определяется установкой Net Identifier Scope в Automatic, Flat или Global. Обратите внимание: если вы выбираете смешанное использование Ports и Net Labels для создания межлистовой связности, нельзя использовать параметр Automatic. В этом случае необходимо вручную установить Net Identifier Scope в Global.

Иерархический проект

Main page: Многостраничные и иерархические проекты

Проект считается иерархическим, когда межлистовая связность идёт от Sheet Symbol вниз к дочернему листу, на который ссылается этот Sheet Symbol. На уровне цепей (net) связность создаётся между Sheet Entry в этом Sheet Symbol и Port с тем же именем, что и sheet entry, на дочернем листе. Такой тип связности также называют вертикальной связностью (vertical connectivity), поскольку создаваемая межлистовая связность существует только вверх и вниз между родительским листом и его дочерним листом.

В иерархическом проекте связность на уровне net идёт от Sheet Entry на родительском листе вниз к соответствующему Port на дочернем листе.
В иерархическом проекте связность на уровне net идёт от Sheet Entry на родительском листе вниз к соответствующему Port на дочернем листе.

Иерархические проекты имеют два основных преимущества.

  1. Первое — возможность показать читателю функциональность проекта через то, как листы схемы структурированы и представлены в виде логических блоков (Sheet Symbols). Схема верхнего уровня представляет проект как набор высокоуровневых функциональных блоков, при этом расположение блоков отражает их место в традиционном потоке слева направо, от входа к выходу, для всей схемы. Эти блоки при необходимости можно дополнительно разбить на более мелкие, что позволяет схемам нижнего уровня, содержащим компоненты, иметь относительно простую структуру с небольшим количеством компонентов. Поскольку каждый лист относительно прост, его размер можно держать небольшим, что является большим преимуществом при печати схемы.
  2. Другое важное преимущество — обычно значительно проще прослеживать сигнал в иерархическом проекте, поскольку читателю достаточно сопоставить Sheet Entry на родительском листе с Port на дочернем листе и затем проследить сигнал по проводникам внутри каждого листа.

Построение иерархического проекта требует дополнительной работы. Sheet Symbol требуют Sheet Entries, а верхний лист должен быть соединён проводниками, чтобы переносить сигналы от одного Sheet Symbol к другому. В ПО есть инструмент, помогающий поддерживать синхронизацию Sheet Entries с портами дочерних листов (Design » Synchronize Sheet Entries and Ports для всех Sheet Symbols или щёлкните правой кнопкой по Sheet Symbol и выберите  Sheet Symbol Actions » Synchronize Sheet Entries and Ports для одного Sheet Symbol). Также есть инструменты, помогающие разбить большой проект на небольшие части (Edit » Refactor » Move Selected Subcircuit to Different Sheet). Подробнее об этих инструментах реструктурирования и рефакторинга см. на странице  Design Refactoring.

Иерархический проект может иметь любую глубину и включать любое количество листов схемы.

Проект является иерархическим, когда межлистовая связность существует только между Sheet Entries на родительском листе и соответствующими Ports на дочернем листе. Такое поведение связности определяется установкой Net Identifier Scope в Automatic, Hierarchical или Strict Hierarchical.

Многоканальный проект

Main article: Создание многоканального проекта

Нередко электронный проект включает повторяющиеся участки схемы. Это может быть стереоусилитель или 64-канальный микшерный пульт. Такой тип проектирования полностью поддерживается набором возможностей, известным как multi-channel design. В многоканальном проекте вы один раз создаёте повторяющийся фрагмент схемы, а затем указываете программе повторить его — либо размещая несколько Sheet Symbol, которые все ссылаются на один и тот же дочерний лист схемы, либо настраивая один Sheet Symbol так, чтобы он повторял ссылочный дочерний лист нужное количество раз. Скомпилированный проект разворачивается в памяти компьютера, при этом все компоненты и связи повторяются требуемое число раз в соответствии с пользовательской схемой именования.

Слева показаны четыре Sheet Symbol, все ссылающиеся на один и тот же дочерний лист (PortIO.SchDoc). Справа лист InputChannel.SchDoc повторяется восемь раз с помощью ключевого слова Repeat .  An example of a multi-channel design where the child schematic is repeated by including the Repeat keword in its Sheet Symbol
Слева показаны четыре Sheet Symbol, все ссылающиеся на один и тот же дочерний лист (PortIO.SchDoc). Справа лист InputChannel.SchDoc повторяется восемь раз с помощью ключевого слова Repeat .

Логическая схема, которую вы создаёте, фактически никогда не «сплющивается»; она всегда остаётся многоканальной схемой. При передаче в PCB layout физические компоненты и цепи разворачиваются (тиражируются) нужное количество раз, и у вас сохраняется полный доступ к инструментам cross-probing и cross-selecting, доступным для Working Between the Schematic and the Board. В PCB-редакторе также есть инструмент для тиражирования размещения и трассировки одного канала на все остальные каналы, с возможностью легко перемещать и переориентировать целый канал. Подробнее см. документ multi-channel design, чтобы узнать больше о многоканальном проектировании. 

Многоканальный проект должен быть иерархическим, поскольку программа использует эту структурную модель для создания экземпляров каналов в памяти.

Для многоканального проекта установите Net Identifier Scope в Automatic, Hierarchical или Strict Hierarchical.

Дублирование компонентов и цепей программа разрешает, используя схему именования, выбранную на вкладке Multi-Channel диалога Project Options .

Настройка области видимости идентификатора цепи

Dialog page: Параметры проекта

Программа использует текущее значение Net Identifier Scope для определения того, как формируется связность между листами схемы. Net Identifier Scope настраивается на вкладке Options диалога Project Options (Project » Project Options).

Выберите режим Net Identifier Scope, соответствующий структуре вашего проекта.
Выберите режим Net Identifier Scope, соответствующий структуре вашего проекта.

Поведение параметров Global, Flat и Hierarchical показано на изображениях ниже.

Простые примеры того, как создаётся связность для каждого из трёх основных режимов: Global, Flat, Hierarchical. Configuring the Net Identifier Scope, example of what connects with the Flat option Configuring the Net Identifier Scope, example of what connects with the Hierarchical option
Простые примеры того, как создаётся связность для каждого из трёх основных режимов: Global, Flat, Hierarchical.

Помимо трёх вариантов, упомянутых выше, есть также опция Automatic. Как правило, лучше оставить Net Identifier Scope установленным в Automatic. Программа выберет наиболее подходящий из трёх вариантов на основе структуры листов и наличия/отсутствия Ports и Sheet Entries.

Если установлено Automatic, программа автоматически выбирает, какой из трёх основных режимов идентификатора цепи использовать, по следующим критериям:

  • Если на верхнем листе есть sheet entries, используется Hierarchical.
  • Если sheet entries отсутствуют, но присутствуют ports, используется Flat.
  • Если нет ни sheet entries, ни ports, используется Global.

Режим Strict Hierarchical локализует все power ports на каждом листе. В этом режиме необходимо разводить все цепи питания и земли на каждом дочернем листе с помощью Ports и Sheet Entries. Это также можно сделать выборочно для отдельных листов: не используя режим Strict Hierarchical, но при этом размещая Sheet Entry(ies) + Port(s) для тех цепей питания, которые вы хотите локализовать. Подробнее см. Power Nets.

Как именуются цепи

Каждый раз, когда вы размещаете провод между выводами компонентов, вы создаёте связность. Каждой цепи (net) в проекте присваивается имя. Если вы не разместили идентификатор цепи, который можно использовать для её именования, программа присваивает цепи имя на основе одного из выводов в этой цепи, например, NetR7_1 как показано на изображении ниже. Если на каком-то этапе изменится позиционное обозначение компонента, то изменится и это автоматически сгенерированное имя цепи, и эти изменения нужно передавать между схемой и платой, чтобы всё оставалось синхронизированным.

Цепям без идентификатора цепи назначается системное имя, сгенерированное на основе одного из выводов в цепи.
Цепям без идентификатора цепи назначается системное имя, сгенерированное на основе одного из выводов в цепи.

Net Labels всегда задают имя той цепи, к которой они присоединены. Точка присоединения по умолчанию — нижний левый угол Net Label; при перемещении она обозначается маленьким крестиком.

Для других идентификаторов цепи они задают имя цепи, если включена соответствующая опция в разделе Netlist Options вкладки Options диалога Project Options .

Разные типы идентификаторов цепи не соединяются друг с другом автоматически. Например, Port с именем  не соединится с Net Label с именем  даже если включена опция IntaIntaAllow Ports to Name Nets в диалоге Project Options . Их необходимо соединить проводом. Пример показан на изображениях ниже.

  

Несколько идентификаторов на одной цепи

Нельзя иметь несколько Net Labels с разными именами на одной и той же цепи в пределах одного листа схемы. Такая ситуация будет обнаружена и отмечена как ошибка при проверке. Однако допустимо иметь несколько идентификаторов цепи на одной цепи на разных листах, на которых эта цепь присутствует.

Эта возможность позволяет:

  • Менять имя цепи на разных уровнях иерархии, чтобы лучше отражать её функцию на конкретном листе.
  • Повторно использовать дочерний лист схемы без необходимости переименовывать на нём цепи.

По умолчанию предполагается, что несколько идентификаторов цепи не допускаются. Если они обнаруживаются при проверке, будет выдано предупреждение. Если они нужны для вашего проекта, необходимо либо:

  • Изменить настройку проверки ошибок Nets with multiple names на вкладке Error Reporting диалога Project Options  или,
  • Подавить конкретные предупреждения, разместив No ERC Marker на каждом предупреждении, затем выбрав Specific Violations в режиме No ERC mode панели Properties , чтобы определить ошибки, которые нужно подавить. Обратите внимание: маркеры No ERC можно размещать, щёлкнув правой кнопкой по предупреждению в панели Messages, или щёлкнув правой кнопкой по волнистой цветной линии, отмечающей нарушение на листе схемы. Их форму и цвет можно изменить в панели Properties, когда выбран маркер No ERC.

Параметры управления именованием цепей

Dialog page: Project Options

В конечном итоге каждая цепь на плате может иметь только одно имя (одна PCB-цепь не может иметь два имени, если только вы не намеренно соединяете две цепи с помощью Net Tie). Программа автоматически приводит цепи с несколькими именами к одному имени в проекте, но это может быть не то имя, которое вы ожидаете. Существует ряд опций для управления тем, как выбирается имя, в разделе Netlist Options вкладки Options диалога Project Options . Подробнее о каждой опции см. на странице диалога Project Options.

Хороший подход к настройке этих параметров — включить опции Allow Ports to Name Nets и Higher Level Names Take Priority. Совместите это с разумным использованием Net Labels на значимых цепях на каждом листе, чтобы все важные цепи, включая проходящие между листами, были именованы, и чтобы имена, заданные на схемах верхнего уровня, использовались на схемах нижнего уровня.

Когда включено несколько вариантов именования цепей, приоритет именования следующий:

  • Если опция Power Port Names Take Priority выключена, порядок: Net Labels, Power Ports, Ports, Pins.
  • Если опция Power Port Names Take Priority включена, порядок: Power Ports, Net Labels, Ports, Pins.

Две отдельные цепи с одинаковым именем

Ещё одна проблема именования цепей может возникнуть, когда одно и то же имя цепи использовано на разных листах схемы для обозначения разных цепей. Это будет обнаружено при проверке с помощью проверки ошибок Duplicate Nets. Нельзя передать проект на плату при наличии такого состояния. Эти две отдельные цепи будут объединены в одну PCB-цепь при передаче проекта.

Эту ситуацию можно устранить, включив опцию Append Sheet Numbers to Local Nets на вкладке Options диалога Project Options . При включении этой опции ко всем локальным цепям добавляется значение параметра SheetNumber, как показано на изображениях ниже.

Example of how a duplicated net name, Input, appears on the schematic Editor tab  Example of how a duplicated net name, Input, appears on the schematic compiled tab
Поскольку метка цепи Input использована на нескольких листах, опция Append Sheet Numbers to Local Net была включена, чтобы предотвратить ошибку Duplicate Nets.
Эффект этого можно увидеть, щёлкнув по вкладке скомпилированного листа (правое изображение): обратите внимание, что к имени цепи добавлено _2.

Параметр Append Sheet Numbers to Local Nets будет работать только в том случае, если каждому листу схемы назначен уникальный SheetNumber. Параметр SheetNumber задается на вкладке Parameters в режиме Document Options панели Properties для каждого листа схемы. В качестве альтернативы ручному назначению уникального номера каждому листу схемы выполните команду Tools » Annotation » Number Schematic Sheets, которая открывает диалог Sheet Numbering for Project. Этот диалог можно использовать для назначения уникальных SheetNumbers (простое числовое значение для каждого листа) и DocumentNumbers (обычно применяются для корпоративной нумерации документов) всем листам.

Преднамеренное соединение двух цепей

Бывают ситуации, когда нужно намеренно соединить две разные цепи (nets). Это не вопрос именования. Речь о случае, когда по требованиям проекта две цепи должны быть закорочены. Пример — когда нужно соединить аналоговую землю и цифровую землю контролируемым образом.

Это выполняется путем соединения двух цепей через компонент Net Tie. Компонент Net Tie — это не что иное, как контролируемое короткое замыкание, позволяющее выбрать место на плате, где цепи будут соединены. На схеме компонент Net Tie имеет два или более вывода, при этом каждый вывод подключен к одной из цепей, которые нужно закоротить. Свойство Component Type компонента устанавливается в Net Tie, как показано ниже.

Компонент Net Tie используется для разводки одного тактового сигнала на два тактовых вывода FPGA на схеме.
Компонент Net Tie используется для разводки одного тактового сигнала на два тактовых вывода FPGA на схеме.

Обратите внимание: выводы not не соединены проводником друг с другом на схеме (то есть на схеме они не закорочены), но are соединены между собой внутри посадочного места PCB.

На стороне PCB посадочное место имеет такое же количество площадок, как и количество выводов у символа на схеме, и медь между ними. В примере ниже это реализовано соединением двух квадратных площадок отрезком дорожки. Это делается внутри посадочного места в редакторе библиотек PCB. Свойство PCB Component Type также устанавливается в Net Tie.

Программа автоматически игнорирует короткие замыкания, созданные внутри PCB-компонента Net Tie, поэтому ошибка DRC не формируется.

Тот же компонент Net Tie на PCB; площадки (выделены) в посадочном месте Net Tie закорочены дорожкой.
Тот же компонент Net Tie на PCB; площадки (выделены) в посадочном месте Net Tie закорочены дорожкой.

Когда компонент Net Tie используется для соединения двух разных цепей, каждая цепь сохраняет свое имя на всей схеме и на PCB.

  • При создании символа и посадочного места Net Tie доступны два режима Component Type: один — включать Net Tie в BOM (например, если Net Tie — это перемычка-джампер), другой — исключать его из BOM (если Net Tie — это просто участок меди). Выберите требуемый Component Type.
  • При трассировке Net Tie на плате можно использовать любой режим трассировки для вывода away от площадки Net Tie. Чтобы выполнить трассировку into к площадке Net Tie, необходимо переключиться в режим Ignore Obstacle.

Демонстрация трассировки компонента Net Tie

Цепи питания

Поведение настроек по умолчанию предполагает, что цепи питания являются глобальными, т.е. должны быть доступны на каждом листе схемы. Чтобы использовать цепь питания, разместите Power Port с нужным именем цепи, затем подключите компоненты к этому power port. При компиляции проекта все выводы, подключенные к каждой цепи питания, будут соединены на всех листах проекта.

Именно имя цепи определяет, к какой цепи подключен power port, а не стиль символа — три выделенных power port подключены к цепи питания GND.
Именно имя цепи определяет, к какой цепи подключен power port, а не стиль символа — три выделенных power port подключены к цепи питания GND.

Локализация цепи питания — глобально

Как упоминалось ранее, в иерархическом проекте цепи питания можно локализовать на каждом листе схемы, выбрав параметр Strict Hierarchical для Net Identifier Scope. Этот подход локализует все цепи питания на каждом листе, поэтому их нужно вручную соединять между собой, используя тот же подход, что и для сигнальных цепей. Если их не соединить, будет выдана ошибка Duplicate Net Name для каждой цепи питания, присутствующей на каждом листе схемы. Также потребуется настроить параметры Connection Matrix, чтобы разрешить соединение Ports с Power Ports.

Если Net Identifier Scope установлено в Strict Hierarchical, 
Если Net Identifier Scope установлено в Strict Hierarchicalкаждая цепь питания должна быть проложена на каждый лист, где она используется.

Соединение локализованной цепи питания между листами

Цепь питания, локализованную в иерархическом проекте, подключают так же, как и любую другую цепь: от порта на дочернем листе к sheet entry в символе листа на родительском листе. Обратите внимание: для цепей питания этот метод поддерживает только отдельные цепи питания, а не цепи питания, объединенные в шину ().

Если вы создаете многоканальный проект и хотите подать уникальную, отдельную цепь питания на каждый канал с помощью оператора Repeat (как показано ниже), это поддерживается, потому что вы передаете в каждый канал только одну цепь через комбинацию sheet entry–port. Пока проект пытается соединять отдельную цепь питания от родителя к дочернему листу через каждую комбинацию sheet entry–port, нетлист будет сформирован корректно.

Локализованные цепи питания можно распределять по каждому каналу в многоканальном проекте, если они проходят вверх-вниз по иерархии как отдельные цепи, а не как шина.Локализованные цепи питания можно распределять по каждому каналу в многоканальном проекте, если они проходят вверх-вниз по иерархии как отдельные цепи, а не как шина.

Если вы предпочитаете объединять несколько цепей питания в шину и передавать эту шину через иерархию проекта, эти цепи должны быть обычными цепями; их нельзя подключать с помощью power ports.

Локализация цепи питания — индивидуально

Конкретную цепь питания в иерархическом проекте (т.е. в проекте, где Net Identifier Scope установлено в Hierarchical или в проекте, который содержит sheet entries на верхнем листе и где для Net Identifier Scope установлено Automatic — подробнее см. Setting the Net Identifier Scope) можно также локализовать на конкретном листе, соединив Power Port с Port на этом листе схемы.

Здесь цепь питания 3V3 локализована только для этого листа, поэтому ее также нужно вручную соединить на родительском листе. Цепи GND и 5V остаются глобальными цепями питания.
Здесь цепь питания 3V3 локализована только для этого листа, поэтому ее также нужно вручную соединить на родительском листе. Цепи GND и 5V остаются глобальными цепями питания.

Цепи питания и скрытые выводы питания

В более старых версиях ПО Altium для проектирования были функции и параметры, поддерживающие использование скрытых выводов компонентов на схеме. Эта возможность была полезна, когда в проекте была одна цепь питания и одна цепь земли, позволяя автоматически подключать все выводы питания всех устройств к соответствующим цепям за счет скрытия этих выводов питания. Чаще всего это применялось для многосекционных компонентов, избавляя от необходимости отображать выводы питания таких компонентов на схеме.  

Сегодня электронные проекты обычно содержат несколько цепей питания и земли. Эти цепи не просто подводятся к соответствующим выводам питания; подача питания стала критически важным аспектом успешного проектирования платы. 

Поскольку характер проектирования power delivery networks изменился, потребность скрывать выводы компонентов и автоматически подключать их программой снизилась до такой степени, что большинство разработчиков выступают против этой практики. Поэтому программа больше не поддерживает назначение вывода как скрытого и предварительное присвоение ему имени цепи. Старые проекты, использующие этот подход, по-прежнему будут корректно формировать нетлист при открытии в последней версии ПО Altium для проектирования.

Динамическая компиляция

Related page: Проверка (валидация) проекта

Когда вы соединяете два вывода проводником, вы фиксируете намерения проекта, а не создаете реальную цепь. Цепь не создается до компиляции проекта. Помимо извлечения сведений о компонентах и их соединениях, компиляция также извлекает подробную параметрическую информацию о компонентах и проекте. Скомпилированная модель проекта называется Unified Data Model.

Модель данных проекта инкрементально обновляется после каждой операции пользователя благодаря динамической компиляции — формируя так называемую Dynamic Data Model (DDM). Ручная компиляция проекта не требуется — все выполняется автоматически. Модель связности проекта инкрементально обновляется после каждой операции пользователя благодаря динамической компиляции. Для проекта автоматический процесс компиляции выполняет три функции:

  1. Создает экземпляры иерархии проекта.
  2. Устанавливает связность цепей между всеми листами проекта.
  3. Строит внутреннюю Dynamic Data Model (DDM) проекта.

Это гарантирует, что любые изменения проекта немедленно отражаются в Navigator и Projects panel.

Чтобы проверить логические, электрические и чертежные ошибки между DDM и настройками компилятора, необходимо выполнить валидацию проекта. Эта команда доступна через выбор команды Project » Validate Project  в главном меню или через щелчок правой кнопкой мыши по записи проекта в панели Projects и выбор команды Validate Project в контекстном меню.  

Любые нарушения, обнаруженные компилятором, будут перечислены как предупреждения и/или ошибки в панели Messages. Компилятор использует параметры, заданные на вкладках Error Reporting и  Connection Matrix диалога Project Options (в зависимости от типа проекта), при проверке исходных документов на нарушения.

Динамическая модель данных

Фундаментальным элементом программного обеспечения является Unified Data Model (UDM). Благодаря автоматическому запуску динамической компиляции создаётся единая, целостная модель, находящаяся в центре процесса проектирования. Данные внутри модели могут быть доступны и изменяемы различными редакторами и сервисами в составе ПО, включая редактор схемы и редактор PCB. Вместо использования отдельного хранилища данных для каждой из различных проектных областей UDM структурирована так, чтобы вмещать всю информацию по всем аспектам проекта, включая компоненты и их связность. Эта единая, целостная модель, находящаяся в центре процесса проектирования, создаётся в результате динамической компиляции проекта. Это означает, что Unified Data Model доступна с момента открытия проекта и не должна требовать дополнительной ручной компиляции — настоящая Dynamic Data Model (DDM). Следовательно, модель инкрементально обновляется (компилируется) после каждой операции пользователя. Вы можете свободно размещать, соединять проводниками, переставлять, переименовывать, добавлять и удалять содержимое в вашей схеме.

Процесс компиляции PCB управляется кодом вне редакторов схемы и PCB. У такого подхода есть ряд преимуществ, и главное из них — Unified Data Model проекта находится вне отдельных редакторов схемы и PCB. UDM включает подробные описания каждого компонента в проекте и того, как они соединены друг с другом.

Программное обеспечение управляет данными связности между схемой и PCB.
Программное обеспечение управляет данными связности между схемой и PCB.

Следующие места и операции не требуют каких-либо дополнительных ручных действий в части компиляции проекта, поскольку компиляция динамическая:

  • Navigator и Projects панель
  • ActiveBOM
  • Выполнение ECO
  • Кросс-пробинг
  • Подсветка цветом цепей
  • Перестановка выводов
  • Перекрёстные ссылки компонентов

Чтобы обновить представление проекта и панель Navigator после динамической компиляции, используйте команду Refresh из контекстного меню (правый клик) панелей Projects и Navigator. Чтобы обновлять представление проекта и панель Navigator после динамической компиляции автоматически, включите опцию Schematic.DynamicCompiler.Navigator.Autorefresh в диалоге Advanced Settings dialog.

Разместите compile mask, чтобы hide участки проекта, которые ещё не готовы для проверки ошибок или передачи в редактор PCB. Когда будете готовы, нажмите элемент управления, чтобы свернуть маску, открыв схему для включения в процесс компиляции и передачи проекта.

Compile masks относятся к классу объектов, называемых design directives. Используйте их, чтобы добавлять на схему инструкции (директивы) уровня проекта, например: принадлежность цепи к классу цепей, указание места, где компилятор должен игнорировать конкретное нарушение, обозначение группы цепей как дифференциальных пар и т. п. Наведите курсор на изображение, чтобы увидеть демонстрацию compile mask.

Итак, как взаимодействовать с Unified Data Model, например, чтобы проследить цепь по проекту? Это делается через панель Navigator.

Анализ связности

Panel page: Панель

Navigator panelЕсли проект большой и распределён по множеству листов, отслеживать и проверять связность в проекте может быть сложно. Чтобы помочь в этом, можно использовать панель Navigator panel . Панель предоставляет представление всего скомпилированного проекта. 

Базовый подход к работе с панелью:

  • Задайте поведение навигации, нажав кнопку  Ellipsis button on the Navigator panel, click to configure the navigation preferences в верхней части панели, чтобы открыть диалог Preferences и включить предпочитаемый Highlight Methods. Либо щёлкните правой кнопкой по интересующему объекту в панели и используйте пункты меню для настройки поведения навигации, как показано на изображении ниже.
  • Задайте область просмотра в регионе Documents for панели — чтобы просматривать весь проект, выберите Flattened Hierarchy.
  • Щёлкните по компоненту в разделе списка Instance, чтобы перейти к этому компоненту; разверните компонент, чтобы найти или перейти к выводу.
  • Щёлкните по цепи (net) или шине (bus) в разделе Net /Bus, чтобы перейти к этой цепи или шине.
  • Удерживайте клавишу Alt при щелчке, чтобы перейти к этому объекту и на схеме, и на PCB.

Щёлкните по компоненту или цепи в панели Navigator, чтобы найти этот компонент или цепь и проследить связность по проекту. Щёлкните правой кнопкой, чтобы открыть параметры отображения. Наведите курсор на изображение, чтобы показать навигацию к компоненту на схеме и на PCB одновременно (удерживайте Alt при щелчке в панели Navigator, чтобы включить объект PCB).
Щёлкните по компоненту или цепи в панели Navigator, чтобы найти этот компонент или цепь и проследить связность по проекту. Щёлкните правой кнопкой, чтобы открыть параметры отображения. Наведите курсор на изображение, чтобы показать навигацию к компоненту на схеме и на PCB одновременно (удерживайте Alt при щелчке в панели Navigator, чтобы включить объект PCB).

Навигация по компонентам на плате

Помимо поиска компонентов на схеме и на PCB (если удерживается Alt) из панели Navigator, вы также можете переходить к выводам/компонентам/цепям/шинам/жгутам на PCB напрямую из схемы.

Например, когда вы щёлкаете, чтобы найти компонент на схеме, вы также можете найти этот же компонент на PCB.

Для этого:

  • Включите опцию Selecting в Highlight Methods, а также предпочитаемые параметры в разделе Cross Select Mode на странице System - Navigation диалога Preferences.
  • Включите Cross Selection (Tools » Cross Select Mode) и в редакторе схемы, и в редакторе PCB.

Эти параметры настраивают поведение навигации и перекрёстного выбора.
Эти параметры настраивают поведение навигации и перекрёстного выбора.

Теперь при выборе выводов/компонентов/цепей/шин/жгутов на схеме эти объекты также будут выбраны на PCB, как показано на изображении ниже.

При выборе компонентов и цепей на схеме эти объекты также выбираются на PCB. Перекрёстный выбор также работает от PCB к схеме.
При выборе компонентов и цепей на схеме эти объекты также выбираются на PCB. Перекрёстный выбор также работает от PCB к схеме.

Поиск компонентов и цепей в структуре проекта

Перемещайтесь по структуре в панели, чтобы найти интересующий компонент или цепь, затем дважды щёлкните по объекту, чтобы показать экземпляр(ы) этого объекта в схематических документах проекта. Используйте параметры на странице System - Navigation диалога Preferences, чтобы задать поведение подсветки объектов (Zoom, Dim, Select и т. п.).

Щёлкните правой кнопкой в рабочей области и выберите опцию Clear Filter, чтобы убрать подсветку/выделение объектов в редакторе схемы или PCB.

Навигация по объектам проекта также доступна в панели Navigator panel, которая предоставляет подробную иерархическую структуру объектов проекта и связанных с ними данных. Настройки предпочтений System - Navigation определяют поведение подсветки объектов как для панели Project, так и для панели Navigator.

Подсветка соединений

Опция навигации по связности показывает отношения соединений объекта, выбранного в панели Projects. Дважды щёлкните по элементу, например Net, в иерархическом списке объектов панели, чтобы подсветить его взаимосвязи на схеме.

Функция предварительного просмотра включается опцией Connectivity Graph в разделе Highlight Methods страницы System – Navigation диалога Preferences. Выберите дополнительную опцию Include Power Parts, чтобы также видеть связность объектов питания, связанных с выбранным объектом.

Глобальная подсветка цепей

Связность цепи по всему проекту можно подсветить на всех схемах, удерживая клавишу Alt при выборе цепи щелчком по проводнику (Alt+Click). Подсвечиваются все экземпляры этой цепи на схемах, а остальные объекты приглушаются, чтобы наглядно показать распространение сигнала/питания в проекте одним простым действием.

Подсветка цепей очищается щелчком по свободному месту, а её поведение определяется настройками Highlight Methods на странице System - Navigation page диалога Preferences. Обратите внимание: снятие флажка Dimming отключит функцию подсветки цепей.

Кросс-пробинг и перекрёстный выбор

Помимо возможности выбирать объекты из одного редактора в другом (cross selection), Altium Designer также поддерживает Cross Probing. Cross Probing имеет два режима: непрерывный (оставаться в исходном редакторе) и jump-to (переходить в целевой редактор). Также можно выполнять cross probe из различных панелей и диалогов, например из панели Messages и диалога Engineering Change Order. Подробнее см. на странице Cross Probing and Selecting.

Настройка цвета цепей

Main page: Применение цвета к цепям

Чтобы сделать схему более читаемой и упростить работу с цепями и трассами в редакторе PCB, можно применять цвет к проводникам на схеме, а также к цепям и трассам на PCB.

Цвет подсветки можно назначить цепи или шине в редакторе схем с помощью команд подменю View » Set Net Colors, как показано на изображении ниже. Эти цвета можно в любой момент передать в редактор PCB с помощью команды Update PCB.

В редакторе PCB цвет по умолчанию и видимость Connection Lines настраиваются в разделе System Colors панели PCB View Configuration panel. Обратите внимание: этот цвет по умолчанию применяется при создании цепей (во время первоначальной передачи проекта со схемы); цвет уже существующих линий соединений не изменится при изменении этой опции.

В редакторе PCB цвет, назначенный каждой цепи, отображается в режиме Nets mode панели PCB. Ищите цвет за флажком рядом с именем цепи, как показано в правом нижнем углу изображения ниже.

Цвет всегда применяется к неразведённым цепям (линиям соединений). Чтобы отображать цвет на разведённых цепях, установите флажок рядом с именем цепи в панели PCB, а затем настройте параметры отображения на странице Board Insight Color Overrides диалога Preferences. На изображении ниже цвет переопределения Base Pattern установлен в Solid, а параметр Zoom Out Behavior — в Override Color Dominates.

Цвета цепей, заданные в схеме, передаются на PCB командой Update PCB. Настройте функции PCB Color Override, чтобы управлять тем, как они отображаются на плате.Цвета цепей, заданные в схеме, передаются на PCB командой Update PCB. Настройте функции PCB Color Override, чтобы управлять тем, как они отображаются на плате.

Нажмите F5, чтобы включить/выключить функцию Net Color Override как в редакторе схемы, так и в редакторе PCB. Также может потребоваться обновить экран (End).

Изменение цвета цепей на PCB

Не всегда возможно применить цвет к проводникам схемы и перенести его на PCB. В этом случае цвет всё равно можно назначить линиям соединений и трассировке в редакторе PCB. Чтобы изменить цвет цепи после переноса проекта, дважды щёлкните по имени цепи в режиме Nets панели PCB. Цвет отдельной цепи можно отредактировать в диалоге Edit Net dialog.

Чтобы изменить цвет нескольких цепей, используйте режим Nets панели PCB:

  • Используйте стандартные приёмы множественного выбора Windows (Shift+click или Ctrl+click), чтобы выбрать несколько классов цепей или несколько отдельных цепей.
  • Щёлкните правой кнопкой мыши по выбранному объекту и в контекстном меню выберите команду Change Net Color, чтобы назначить новый цвет выбранным цепям.
  • Щёлкните правой кнопкой мыши ещё раз и выберите Display Override » Selected On, чтобы включить функцию переопределения цвета для выбранных цепей.

Улучшайте видимость цепей, изменяя цвет их линий соединений и включая функцию переопределения отображения.
Улучшайте видимость цепей, изменяя цвет их линий соединений и включая функцию переопределения отображения.

AI-LocalizedЛокализовано с помощью ИИ
Если вы обнаружили проблему, выделите текст/изображение и нажмитеCtrl + Enter, чтобы отправить нам свой отзыв.
Доступность функциональных возможностей

Набор доступных функциональных возможностей зависит от вашего решения Altium – Altium Develop, редакция Altium Agile (Agile Teams или Agile Enterprise) или Altium Designer (на активной подписке).

Если вы не видите в своем ПО функцию, описанную здесь, свяжитесь с отделом продаж Altium, чтобы узнать больше.

Устаревшая документация

Документация Altium Designer больше не разделена по версиям ПО. Если вам необходим доступ к документации по старым версиям Altium Designer, посетите раздел Устаревшая документация на странице Прочие установщики.

Content