Definiowanie szybkich ścieżek sygnałowych za pomocą xSignals

Wyzwanie

Wraz ze stale rosnącymi prędkościami przełączania układów pojawia się wyzwanie utrzymania integralności sygnału oraz spełnienia wymagań czasowych sygnału. Integralnością sygnału można zarządzać poprzez prowadzenie ścieżek o kontrolowanej impedancji, co osiąga się dzięki starannemu zaprojektowaniu zarówno stackupu PCB, jak i szerokości ścieżek stosowanych na poszczególnych warstwach.

Wymagania czasowe spełnia się przez dopasowanie długości poprowadzonych ścieżek sygnałowych. Dla zestawu ścieżek sygnałowych 2‑pinowych, z których każda biegnie od pinu wyjściowego do pojedynczego pinu wejściowego, obliczanie i porównywanie długości jest procesem prostym. Nie dotyczy to jednak wielu typowych rozwiązań projektowych, gdzie w torze sygnału może znajdować się element terminacji szeregowej albo sygnał obejmuje więcej niż dwa piny, co można następnie poprowadzić topologią Balanced T lub Fly‑By, jak pokazano na poniższym obrazie.

Cztery układy DDR2 RAM poprowadzone topologią Balanced T. ##

Rozwiązanie

Zadaniem projektanta jest przełożenie wymagań projektowych, takich jak maksymalna dopuszczalna długość prowadzenia wynikająca z budżetu czasowego, na zestaw reguł projektowych, takich jak reguła Length zapewniająca dotrzymanie wymagań czasowych oraz reguła Matched Length wykrywająca potencjalne niedopasowania czasowe.

Teraz projektant postrzega sygnały przez pryzmat ich funkcji (np. „Ten sygnał adresowy musi być poprowadzony od tego złącza do każdego układu pamięci. Żeby to osiągnąć, poprowadzę go topologią fly‑by z rezystorem terminującym na końcu. Mogę też wymagać terminatora szeregowego przy źródle”). Mimo że adres A0 przechodzi przez rezystor terminujący, dla projektanta ten sygnał po drugiej stronie rezystora nadal jest A0.

Edytor PCB widzi jednak każdy sygnał po prostu jako zestaw połączonych pinów (powszechnie nazywany netem) — net A0 biegnie od tego pinu złącza do tego pinu układu pamięci, potem do tego pinu układu pamięci itd. Gdy tylko zostanie dodany rezystor terminacji szeregowej, ta linia adresowa staje się dwoma odrębnymi netami. Utrudnia to projektantowi określenie kluczowych wymagań projektowych, takich jak reguły Length i Matched Length.

Można tym zarządzać dzięki funkcji o nazwie xSignals  (lub exxtended Signal). Funkcja ta umożliwia poprawne traktowanie szybkiego toru sygnałowego właśnie jako toru — ścieżki, którą sygnał przemieszcza się między źródłem a celem, przez elementy terminujące oraz rozgałęzienia.

Tworzenie nowego xSignal

xSignal to zdefiniowana przez projektanta ścieżka sygnałowa pomiędzy dwoma węzłami; mogą to być dwa węzły w obrębie tego samego netu albo dwa węzły w różnych netach.

xSignals definiuje się następującymi metodami:

1. Użyj xSignals Multi-Chip Wizard. Będzie to najczęstsze podejście do tworzenia xSignals i jest opisane poniżej.

Alternatywnie, poniższe metody stosuje się, najpierw zaznaczając interesujące obiekty, a następnie wybierając odpowiednie polecenie:

2. Utwórz pojedynczy xSignal na podstawie zaznaczonych padów. Zaznacz wymagany pad początkowy i pad końcowy (pady te mogą należeć do różnych netów, jeśli występuje element terminacji szeregowej). Pady można zaznaczać bezpośrednio w obszarze projektu albo użyć panelu PCB w trybie Nets, aby zlokalizować i zaznaczyć pady (jak pokazano na obrazie poniżej). Po zaznaczeniu padów kliknij prawym przyciskiem na jednym z zaznaczonych padów w obszarze projektu, a następnie uruchom polecenie xSignals » Create xSignal from Selected Pins, albo kliknij prawym przyciskiem na jednym z zaznaczonych padów w panelu PCB i uruchom polecenie Create xSignal. Nowy xSignal zostanie wyświetlony w trybie xSignals panelu PCB.

   Gdy definiujesz xSignal na podstawie zaznaczonych pinów (padów footprintu), przed uruchomieniem polecenia Create zaznacz tylko pad początkowy i pad końcowy.

   Nazwa nowego xSignal będzie kombinacją dwóch nazw netów, rozdzielonych łącznikiem. Nazwę xSignal można edytować w trybie xSignals panelu PCB.

   Nowy xSignal można dodać do klasy xSignal; kliknij prawym przyciskiem w obszarze xSignal Classes panelu, aby utworzyć nową klasę i dodać do niej elementy.

3. Zaznacz komponent źródłowy, następnie kliknij prawym przyciskiem na zaznaczonym komponencie i wybierz z menu kontekstowego polecenie xSignal » Create xSignals between Components . Otworzy się okno dialogowe Create xSignals Between Components, z zaznaczonym wybranym komponentem źródłowym. Okno dialogowe jest opisane poniżej.
4. Zaznacz jeden lub więcej komponentów szeregowych w obszarze projektu, następnie kliknij prawym przyciskiem na jednym z zaznaczonych komponentów i wybierz z menu kontekstowego polecenie xSignal » Create xSignals from Connected Nets . Otworzy się okno dialogowe Create xSignals From Connected Nets. Zostanie zaznaczony wybrany komponent źródłowy oraz nety podłączone do tego komponentu. Okno dialogowe jest opisane poniżej.
5. Mogą też wystąpić sytuacje, w których chcesz utworzyć xSignal wewnątrz istniejącego xSignal; w takim przypadku można użyć trybu xSignal panelu PCB. Upewnij się, że na górze panelu jest włączona opcja Select, znajdź bieżący xSignal, zaznacz wymagane pady w sekcji xSignal Primitives panelu, a następnie kliknij prawym przyciskiem na jednym z zaznaczonych padów w obszarze projektu i użyj metody opisanej w kroku 2 tej listy, aby zakończyć proces.

Zaznacz dwa pady w trybie Nets panelu, kliknij prawym przyciskiem na jednym z zaznaczonych padów, a następnie wybierz Create xSignal. Zwróć uwagę, że pady należą do różnych netów.

Kreator xSignals Multi-Chip

xSignals Multi-Chip Wizard służy do tworzenia xSignals pomiędzy pojedynczym komponentem źródłowym a wieloma komponentami docelowymi. Wizard wykorzystuje podejście zorientowane na komponenty do identyfikacji potencjalnych xSignals — wybierasz pojedynczy komponent źródłowy, interesujące nety oraz komponenty docelowe, a następnie Wizard analizuje wszystkie potencjalne ścieżki od komponentu źródłowego do komponentów docelowych, przechodząc przez szeregowe elementy pasywne i wzdłuż wszelkich rozgałęzień. Jako projektant możesz następnie wybrać xSignals, które chcesz wygenerować, a także utworzyć reguły projektowe Matched Length, jeśli są wymagane. Wizard może również służyć do automatycznego tworzenia xSignals i klas xSignal dla wielu różnych, typowych interfejsów oraz układów pamięci.

Kreator jest także narzędziem wielokrotnego uruchamiania — z ogólnej, nadrzędnej grupy xSignals, którą początkowo tworzysz na stronie xSignal Routes, możesz wybrać jej podzbiór, zdefiniować klasy i reguły, następnie wrócić do grupy nadrzędnej, wybrać kolejny podzbiór, zdefiniować dla niego klasy i reguły itd.

Jedną z największych zalet Wizard jest łatwość pracy pomiędzy Wizard a edytorem PCB. Kliknij xSignal na dowolnej stronie Kreatora, a pady oraz wszelkie prowadzenia zostaną wizualnie podświetlone na PCB.

Na tym etapie Kreator nie obsługuje automatycznego dodawania identyfikatorów złączy typu T, często nazywanych tie‑points lub branch‑points. Jeśli Twój projekt zawiera prowadzenie z rozgałęzieniami, zaleca się, aby:

1. Stroić długość od komponentu źródłowego do komponentu pasywnego (np. rezystora terminacji szeregowej), jeśli takie występują.
2. Stroić długość w każdej gałęzi, od złącza T do komponentu docelowego.
3. Jeśli to konieczne, dostroić pozostałą długość pomiędzy komponentem pasywnym (lub od źródła, jeśli nie ma elementów pasywnych) a złączem T.

Aby uzyskać dostęp do xSignals Multi-Chip Wizard, wybierz polecenie Design » xSignals » Run xSignals Wizard z menu głównego lub kliknij prawym przyciskiem w układzie PCB, a następnie wybierz xSignals » Run xSignals Wizard. Zostanie wyświetlona strona startowa Kreatora.

Strona startowa xSignals Multi-Chip Wizard

Kreatora xSignals Multi-Chip — tryby

Na drugiej stronie Wizard zostaniesz poproszony o wybór Custom Multi-Component Interconnect, On-Board DDR3 / DDR4 lub USB 3.0. Tryb Custom Multi-Component Interconnect służy do definiowania wielu xSignals pomiędzy wybranym komponentem źródłowym a wieloma komponentami docelowymi, natomiast tryb On-Board DDR3 / DDR4 służy do tworzenia xSignals dla pamięci DDR3 lub DDR4. Tryb USB 3.0 tworzy xSignals, klasy xSignal oraz reguły Matched Length dla każdego kanału USB 3.0. Wybierz tryb odpowiedni do swoich potrzeb.

Okno dialogowe Create xSignals Between Components

Jeśli masz dużą liczbę xSignals do zdefiniowania, bardziej efektywne jest użycie okna dialogowego Create xSignals Between Components. Dostępne poprzez polecenie Design » xSignals » Create xSignals, okno dialogowe prezentuje komponenty źródłowe i docelowe oraz umożliwia utworzenie jednego lub wielu xSignals w ramach jednej operacji.

Użyj tego okna dialogowego, aby szybko zidentyfikować i utworzyć wiele xSignals oraz dodać je do wymaganej klasy xSignal.

Podejście jest następujące:

1. Wybierz pojedynczy Source Component.
2. Wybierz jeden lub więcej wymaganych Destination Components.Wybierz interesujący Source Net(s). Zostaną wyświetlone wszystkie nety aktualnie podłączone do wybranego komponentu źródłowego. Dla netów powiązanych z określoną klasą wybierz tę klasę z listy rozwijanej Net Class.
3. Kliknij przycisk Analyze. Oprogramowanie próbuje zidentyfikować potencjalne xSignals istniejące pomiędzy wybranymi komponentami źródłowymi i docelowymi dla wybranych netów. Wszystkie możliwe xSignals, które obejmują wybrane nety i biegną pomiędzy wybranymi komponentami źródłowymi i docelowymi, zostaną wyświetlone w polu xSignals. Zwróć uwagę, że algorytm analizy podąża za bieżącą topologią wybranych netów, co będzie wpływać na proponowane xSignals.

5. Po wykonaniu analizy potencjalne xSignals zostaną wyświetlone w dolnej części okna dialogowego i wszystkie będą włączone do utworzenia. Dokładnie sprawdź listę proponowanych xSignals i włącz tylko te, które są wymagane. Użyj poleceń dostępnych w menu kontekstowym po kliknięciu prawym przyciskiem myszy, aby przełączać wiele pozycji.
6. Wybierz wymaganą class na dole okna dialogowego lub wpisz nazwę, aby utworzyć nową klasę. Jeśli nie zostanie wybrana żadna klasa, xSignals i tak zostaną utworzone i będzie można dodać je do dowolnej klasy xSignal w oknie dialogowym Object Class Explorer (Design » Classes). Korzystanie z klas może znacznie uprościć tworzenie i konfigurację reguł projektowych.
7. Kliknij OK, aby utworzyć xSignals.

Okno dialogowe zostanie zamknięte i wrócisz do obszaru projektu. Nowe xSignals będą widoczne w trybie xSignals panelu PCB.

Okno dialogowe Create xSignals From Connected Nets

Jeśli tworzysz xSignals obejmujące szeregowe elementy terminujące, dobrym podejściem jest użycie polecenia Create xSignals from connected nets. Polecenie jest dostępne zawsze, gdy zaznaczony jest komponent — zarówno przez podmenu Design » xSignals w menu głównym, jak i podmenu xSignals po kliknięciu prawym przyciskiem myszy.

To polecenie służy do budowania xSignals „na zewnątrz” od wybranego szeregowego elementu terminującego, takiego jak rezystor lub kondensator. Obsługuje zarówno jeden lub więcej elementów dyskretnych, jak i jeden lub więcej komponentów typu „pack” z wieloma instancjami, np. sieci rezystorowe. Po uruchomieniu tego polecenia zostanie otwarte okno dialogowe Create xSignals From Connected Nets.

Użyj okna dialogowego, aby utworzyć xSignals przechodzące przez wybrany element szeregowy. W tym przykładzie zaproponowano dwa możliwe xSignals, ale zostanie utworzony tylko jeden.

Podejście jest następujące:

1. Wybierz pojedynczy Source Component.
2. Wybierz interesujące Source Net(s). Zostaną wyświetlone wszystkie sieci aktualnie podłączone do wybranego komponentu źródłowego. Dla sieci powiązanych z określoną klasą wybierz tę klasę z listy rozwijanej Net Class.
3. Kliknij przycisk Analyze. Oprogramowanie próbuje zidentyfikować potencjalne xSignals istniejące dla wybranych komponentów źródłowych i ich wybranych sieci. Wszystkie możliwe xSignals zostaną wyświetlone w polu xSignals.
4. Po wykonaniu analizy potencjalne xSignals zostaną wyświetlone w dolnej części okna dialogowego i wszystkie będą włączone do utworzenia. Dokładnie sprawdź listę proponowanych xSignals i włącz tylko te, które są wymagane. Użyj poleceń dostępnych w menu kontekstowym po kliknięciu prawym przyciskiem myszy, aby przełączać wiele pozycji.
5. Wybierz wymaganą class na dole okna dialogowego lub wpisz nazwę, aby utworzyć nową klasę. Jeśli nie zostanie wybrana żadna klasa, xSignals i tak zostaną utworzone i będzie można dodać je do dowolnej klasy xSignal w oknie dialogowym Object Class Explorer (Design » Classes). Korzystanie z klas może znacznie uprościć tworzenie i konfigurację reguł projektowych.
6. Kliknij OK, aby utworzyć xSignals.

Okno dialogowe zostanie zamknięte i wrócisz do obszaru projektu. Nowe xSignals będą widoczne w trybie xSignals panelu PCB.

Rola topologii sieci

Gdy definiujesz xSignal, jest on pomiędzy dwoma węzłami lub padami. Jednak gdy wybierzesz ten xSignal w trybie xSignals panelu PCB, będzie on w rzeczywistości podążał ścieżką linii połączeń biegnących między tymi dwoma padami, wskazując, że jest to ścieżka, którą oprogramowanie zakłada jako trasę prowadzenia xSignal. Dzieje się tak, ponieważ respektowana jest topologia zdefiniowana dla tej sieci. Topologia sieci jest definiowana przez odpowiednią regułę projektową Routing Topology; domyślna topologia to Shortest.

Prosta animacja pokazuje CPU połączony z czterema kośćmi pamięci DDR3, które będą prowadzone strategią fly-by. Klasa xSignal DRAM_A2 zawiera cztery xSignals. Najpierw wybierana jest klasa, a następnie kolejno każdy xSignal. Widać, jak ścieżka xSignal podąża za topologią sieci, która jest obecnie ustawiona na domyślną — Shortest.

Ponieważ topologia sieci jest obecnie ustawiona na Shortest, xSignals nie podążają wymaganą ścieżką od procesora do kości pamięci.

Polecenia tworzenia xSignal

Poza poleceniem Design » xSignals » Create xSignals istnieją inne polecenia tworzenia xSignal w podmenu xSignals, gdy spełnione są określone warunki.

Poniżej znajduje się podsumowanie poleceń i sytuacji, w których są dostępne:

Definiowanie punktu rozgałęzienia w zbalansowanym układzie T

Jednym z wyzwań strategii prowadzenia ścieżek Balanced T jest wyrównanie długości pni oraz gałęzi za punktami T. Dostępne węzły w sieci znajdują się wyłącznie na padach, więc nie da się zdefiniować osobnych xSignals dla pnia oraz od punktu rozgałęzienia do końca każdej gałęzi. Punkty rozgałęzienia są oznaczone czerwonymi kropkami na poniższym obrazie.

Jednym ze sposobów rozwiązania tego problemu jest dodanie do sieci komponentu z pojedynczym pinem. Utwórz komponent z pojedynczym padem o rozmiarze przelotek używanych w projekcie. Jeśli pad komponentu punktu rozgałęzienia jest jednokwarstwowy, można go także używać w połączeniu z przelotką ślepą lub zagrzebaną, umieszczając go na warstwie startowej lub końcowej przelotki, co daje pełną elastyczność w sposobie tworzenia prowadzenia. Jeśli chcesz uwzględnić komponent punktu rozgałęzienia tylko na PCB, ustaw Type komponentu punktu rozgałęzienia na Mechanical, aby wykluczyć go z BOM i zapobiec problemom z synchronizacją ze schematem. Jeśli planujesz uwzględnić komponent punktu rozgałęzienia na schemacie, właściwość Type komponentu można ustawić na Standard (no BOM).

Prowadzenie Balanced T może wymagać dopasowanych długości pomiędzy pośrednimi punktami rozgałęzienia.

Ponieważ punkt rozgałęzienia jest węzłem w sieci, możesz teraz definiować xSignals tylko dla pnia, dla każdej głównej gałęzi oraz — w razie potrzeby — dla każdej gałęzi podrzędnej. Następnie można ich użyć do zawężenia zakresu reguł projektowych dopasowanej długości, dając projektantowi pełną kontrolę nad tym, jak precyzyjnie ma być wykonywane dopasowanie długości. 

Zarządzanie xSignals

W trybie panelu PCB xSignals jego trzy główne obszary zmieniają się tak, aby odzwierciedlać hierarchię xSignal bieżącego projektu PCB (kolejno od góry):

• xSignal Classes
• Pojedyncze xSignals w obrębie klasy
• Pojedyncze xSignal Primitives, które składają się na xSignal (pady, ścieżki i przelotki)

Obszar klas xSignal

Obszar xSignal Classes wyświetla zdefiniowane kolekcje klas xSignal lub wszystkie dostępne klasy (<All xSignals>).

Wybierz klasę, aby zobaczyć listę jej xSignals w środkowym obszarze (xSignals) oraz wyświetlić je w przestrzeni projektowej PCB.

Aby utworzyć nową klasę xSignal z istniejącej kolekcji xSignal, kliknij prawym przyciskiem w obszarze, a następnie wybierz Add Class z menu kontekstowego, aby otworzyć okno Edit xSignal Class dialog. Okno dialogowe wyświetla dostępne xSignals, które można dodawać lub usuwać jako członków nowej klasy za pomocą przycisków zarządzania. Użyj pola Name, aby zdefiniować odpowiednią nazwę nowej klasy xSignal.

Utwórz klasę xSignal lub dodaj do niej elementy, dodając/usuwając członków xSignal w oknie Edit xSignal Class.

Menu kontekstowe (prawy przycisk) obszaru panelu oferuje także możliwość usunięcia (Delete) lub zmiany reprezentacji wizualnej w przestrzeni projektowej PCB (na przykład Change xSignal Color).

Obszar xSignals

Środkowy obszar panelu wyświetla xSignals z klas xSignal wybranych w obszarze powyżej.

Domyślnie przy każdym xSignal wyświetlane są następujące informacje:

• – ta funkcja ma dwa zastosowania:
  • kolor tła – kolor przypisany do xSignal (cienka linia reprezentująca xSignal w przestrzeni projektowej). Kliknij prawym przyciskiem, aby Change xSignal Color dla wszystkich aktualnie zaznaczonych xSignals.
  • pole wyboru widoczności – użyj go, aby zawsze wyświetlać xSignal niezależnie od tego, czy jest aktualnie zaznaczony, czy nie.
• Name – nazwa xSignal.
• Node Count – łączna liczba padów w tym xSignal.
• Routed Length – suma długości umieszczonych segmentów ścieżek i łuków tworzących prowadzenie plus pionowa odległość pokonywana przez przelotki (patrz uwaga poniżej). Kalkulator długości prowadzenia nie próbuje rozwiązywać nakładających się segmentów ścieżek ani „falowania” prowadzenia wewnątrz padów.
• Signal Length – dokładne obliczenie całkowitej odległości węzeł–węzeł. Do obliczeń długości sygnału mają zastosowanie następujące uwagi:
  • Rozwiązuje nakładanie się i „falowanie” wewnątrz padów.
  • Obsługuje ścieżki prowadzenia utworzone obiektami innymi niż ścieżki i łuki (np. region lub wypełnienie).
  • Uwzględnia pionowe odległości przez przelotki (patrz uwaga poniżej).
  • Uwzględnia Total Pin/Package Length dla tego xSignal.Uwzględnia Un-Routed (Manhattan) Length dla tego xSignal.

  • Niezgodność z obowiązującymi regułami projektowymi Length/Matched Length jest sygnalizowana przez wyświetlenie długości sygnału na kolorowym tle: długości zbyt krótkie na żółto, a zbyt długie na czerwono.

    Zobacz Length Tuning, aby dowiedzieć się więcej o tym, jak stosowane są reguły projektowe Length i Matched Length.
• Total Pin/Package Length – suma wszystkich wartości Pin Package Length we wszystkich padach w tym xSignal. Wartość ta jest zdefiniowana jako właściwość pada PCB i może być również określona w pinie schematu.
• Unrouted (Manhattan) Length – pionowa plus pozioma (X+Y) odległość wszystkich niepoprowadzonych odcinków.
• Margin – różnica między rzeczywistą długością sygnału a docelową długością sygnału zdefiniowaną przez obowiązujące reguły projektowe Length/Matched Length.

Kliknij prawym przyciskiem w obszarze, a następnie użyj podmenu Columns, aby dodać następującą kolumnę:

• Delay – czas potrzebny na propagację sygnału wzdłuż tej trasy.

Obszar prymitywów xSignal

Trzeci obszar panelu PCB, xSignal Primitives, wyświetla wszystkie elementy składowe (prymitywy) aktualnie wybranego xSignal.

Zaznacz pole wyboru Show nodes only w tym obszarze, aby ograniczyć listę prymitywów do padów będących węzłami punktu startowego/końcowego xSignal. W tym trybie wybrany xSignal będzie pokazany w przestrzeni projektowej PCB jako pady-węzły połączone cienkim śladem (zamiast ścieżek), który reprezentuje przebieg xSignal.

Dolny obszar xSignal Primitives wyświetla wszystkie elementy wybranego xSignal, takie jak pady, przelotki i ścieżki, oraz odpowiadające im opóźnienie.

Wyświetlanie xSignals w przestrzeni projektowej

xSignals są wyświetlane w przestrzeni projektowej jako cienka linia. Linia wskazuje ścieżkę, którą podąża xSignal. Całkowita długość linii stanowi składową X/Y długości sygnału tego xSignal. Składowa Z, czyli pionowy wkład do całkowitej długości sygnału, została opisana powyżej.

Na poniższym obrazie pokazano xSignals dla pary różnicowej. xSignal dla niezaznaczonego członka pary pozostaje widoczny, ponieważ pole wyboru dla tego xSignal jest włączone w panelu.

xSignals są reprezentowane w przestrzeni projektowej przez cienką linię. Oba xSignals w tej parze różnicowej pozostają widoczne, mimo że w panelu zaznaczony jest tylko jeden, ponieważ pole wyboru widoczności jest włączone.

Usuwanie xSignal

Wybierz xSignal w panelu, a następnie kliknij przycisk Delete poniżej listy xSignals. Alternatywnie kliknij prawym przyciskiem i wybierz Delete z menu kontekstowego albo naciśnij Delete na klawiaturze.

Słowa kluczowe zapytań xSignal

Edytor PCB zawiera potężny i zaawansowany filtering engine. Ten silnik jest używany do identyfikowania obiektów podczas wyszukiwania obiektów w przestrzeni projektowej, stosowania reguł w trakcie interaktywnych i automatycznych zadań projektowych oraz do sprawdzania zgodności z regułami. Projektant informuje silnik filtrowania, które obiekty go interesują, pisząc zapytanie z użyciem słów kluczowych rozpoznawanych przez silnik filtrowania.

Dodano następujące słowa kluczowe zapytań typu xSignal do użycia w regułach projektowych i filtrach przestrzeni projektowej:

Słowa kluczowe typu sprawdzania członkostwa

• InxSignal - Czy obiekt należy do określonego xSignal, np. InxSignal('DRAM_A0_PP1')
• InxSignalClass - Czy obiekt należy do określonej klasy xSignal, np. InxSignalClass('PCIE')
• IsxSignal - Czy obiekt jest xSignal o określonej nazwie, np. IsxSignal('DRAM_A0_PP1')

Słowa kluczowe typu sprawdzania atrybutów

• InAnyxSignal - Czy obiekt należy do dowolnego xSignal, np. InAnyxSignal

Obsługa xSignals w regułach projektowych

Reguły projektowe to sposób, w jaki przekładasz swoje wymagania na zestaw instrukcji, które edytor PCB potrafi zrozumieć i egzekwować. Reguły mogą być sprawdzane podczas rozmieszczania obiektów (Online DRC) lub jako proces końcowy (Batch DRC). xSignals mogą być używane do zdefiniowania obiektów, do których ma zostać zastosowana reguła projektowa.

► Dowiedz się więcej o Design Rules

► Dowiedz się więcej o Length Tuning

Reguła Matched Length

Reguła projektowa Matched Length służy do zapewnienia, że długość wskazanych sieci mieści się w określonym zakresie. Reguła ta jest kluczowa w projektach wysokich prędkości, gdzie wyzwaniem nie jest wyłącznie to, jak długo sygnały docierają do celu (co wynika z ich całkowitej długości), lecz to, jak istotne jest, aby wskazane sygnały dotarły w tym samym czasie. W zależności od szybkości przełączania sygnału, funkcji sygnału oraz materiałów użytych w płytce, dopuszczalna różnica może wynosić nawet 500 mils albo zaledwie 1 mil.

Na poniższym obrazie pokazano przykład reguły Matched Length skonfigurowanej tak, aby obejmowała xSignals w klasie xSignal PCIE, oraz sprawdzała różnicę długości w obrębie każdej pary różnicowej w tej klasie xSignals. Każda para w klasie musi mieć długości poprowadzonych ścieżek, które skutkują Delay Tolerance nie większym niż 2ps opóźnieniem pomiędzy dwiema sieciami w tej parze.

Zwróć uwagę, że ograniczenia (Constraints) reguły Matched Length wymagają wyboru pomiędzy dopasowaniem długości wszystkich sieci objętych regułą (Group Matched Lengths) a dopasowaniem dwóch sieci w obrębie każdej pary różnicowej w sieciach objętych regułą.

Poniższy obraz pokazuje klasę xSignal PCIE_TX wybraną w panelu oraz te xSignals zaznaczone w obszarze projektu.

Oprócz klasy PCIE zdefiniowane są także klasy dla par TX i RX. Zwróć uwagę, że jeden z xSignals TX nie spełnia odpowiedniej reguły dopasowania długości. ##

Jeśli planujesz strojenie długości (length tuning) xSignals, które obejmują pojedyncze sieci oraz pary różnicowe, utwórz następujące reguły:

• Regułę matched length, która definiuje wymagania dopasowania długości between nets and differential pairs in xSignals. Aby skonfigurować regułę tak, by testowała długość jednej sieci/pary względem długości innej sieci/pary, włącz opcję Group Matched Lengths .
• Drugą regułę matched length o wyższym priorytecie, która definiuje wymagania dopasowania długości within-pair . Aby skonfigurować regułę tak, by testowała długość jednego członu pary względem drugiego członu pary, włącz opcję Within Differential Pair Length .

Dobrą metodą strojenia długości takich xSignals jest:

1. Poprowadź sieci i pary różnicowe xSignal.
2. Wystrojenie długości pojedynczych sieci za pomocą polecenia Interactive Length Tuning .
3. Wystrojenie długości between par za pomocą polecenia Interactive Differential Pair Length Tuning . Strojenie długości wykorzystuje najdłuższą długość sygnału w najdłuższej parze jako Target Length i dostraja najdłuższą sieć w parze do tej długości.
4. Wystrojenie krótszej sieci within w każdej parze względem drugiej sieci w parze za pomocą polecenia Interactive Length Tuning .
5. Teraz możesz użyć panelu PCB Rules and Violations , aby sprawdzić regułę/reguły within-pair Matched Net Length. Aby to zrobić, wybierz Matched Net Lengths w sekcji Rule Classes panelu, następnie kliknij prawym przyciskiem myszy wymaganą regułę Matched Length  i wybierz polecenie Run DRC Rule <RuleName> z menu kontekstowego. W razie potrzeby dostosuj „akordeony” strojenia dla pojedynczych sieci.
6. Następnie użyj panelu PCB Rules and Violations , aby sprawdzić regułę/reguły between-pair Matched Net Length, korzystając z właśnie opisanego procesu. W razie potrzeby dostosuj „akordeony” strojenia par różnicowych.

Reguła Length

Reguła projektowa Length służy do zapewnienia, że całkowita długość poprowadzenia mieści się w określonym zakresie. Reguła ta jest zwykle używana, aby upewnić się, że docelowe sieci nie są dłuższe niż określona długość — na przykład po to, by spełnić wymagania czasowe układu. Reguła Length respektuje zapytania (queries) typu xSignal wymienione powyżej.

Reguła Return Path

Reguła projektowa Return Path sprawdza, czy istnieje ciągła ścieżka powrotu prądu sygnału na wskazanej warstwie odniesienia (reference layer) powyżej lub poniżej sygnałów objętych regułą. Ścieżka powrotu może być utworzona z wypełnień (fills), regionów (regions) i polygon pours umieszczonych na warstwie sygnałowej albo może to być warstwa plane.

Warstwy ścieżki powrotu to warstwy odniesienia zdefiniowane w wybranym profilu impedancji (Impedance Profile). Dodaj nową regułę Return Path w kategorii reguł High Speed.

Poniższy obraz pokazuje naruszenie reguły Return Path, gdzie polygon ścieżki powrotu xSignal ma otwór, przez który przechodzi przelotka (via).

Użycie panelu PCB Rules and Violations do zlokalizowania naruszenia reguły Return Path. ##

Dokładne obliczenia długości

Kluczowym wymaganiem przy definiowaniu reguł dla projektów wysokich prędkości jest dokładne obliczanie długości tras. Tradycyjne podejście do obliczania długości sygnału polega na zsumowaniu długości linii środkowej (centerline) wszystkich segmentów użytych w trasie, a także odległości pionowej wynikającej z wysokości przelotek, która pierwotnie była wyznaczana na podstawie grubości płytki.

To podejście nie jest wystarczające dla projektu wysokich prędkości z wielu powodów, m.in.:

• Obiekty ułożone warstwowo i nakładające się — algorytm, który po prostu sumuje długości linii środkowej wszystkich obiektów w sieci, nie uwzględnia obiektów ułożonych warstwowo ani nakładających się.
• „Wędrująca” ścieżka wewnątrz obiektu — często występują obiekty trasowania całkowicie wewnątrz pada lub przelotki, co może fałszywie zwiększać długość, jak pokazano na pierwszym obrazie poniżej. Drugi obraz pokazuje poprawny sposób obliczania długości, gdy obiekt fill jest częścią trasowania.
• Długość via — przelotki blind i buried nie przechodzą przez wszystkie warstwy płytki, więc sama grubość płytki nie jest wystarczająco dokładna do wyznaczenia długości pionowej. Należy użyć rzeczywistej wysokości via, uwzględniając grubości miedzi i izolacji, przez które via przechodzi.

Kalkulator długości w edytorze PCB zwraca możliwie najdokładniejszą długość trasy.

Obliczenie długości jest wykonywane dokładnie wzdłuż linii środkowej najkrótszej ścieżki, jak pokazano na tych dwóch obrazach.

Dla przelotek obliczane są dokładne długości, na podstawie warstw, przez które przechodzą, oraz wymiarów stackupu. Obraz z panelu PCB w trybie Nets.

Opóźnienie pin-package

W każdym projekcie wysokich prędkości powyżej 500 MHz medium połączeniowe, czyli bond wire do struktury (die), wprowadza opóźnienie sygnału. To opóźnienie wewnątrz elementu nazywa się opóźnieniem pin-package (pin-package delay). Nawet jeśli dwa układy są w pełni zgodne pinowo z punktu widzenia projektu i PCB, czasy przelotu w obudowie (package flight times) będą się różnić między różnymi układami, więc trzeba je uwzględnić. Informacje o czasie przelotu można znaleźć w dokumencie IBIS 6 dla danego elementu. Informacje o Package Pins należy brać pod uwagę na etapie planowania I/O lub po syntezie w przypadku FPGA. Wszyscy producenci układów powinni być w stanie dostarczyć opóźnienia obudowy, które będą podane albo jako opóźnienie w pikosekundach, albo jako długość.

Opóźnienie można uwzględnić w projekcie jako Pin Package Length lub jako Propagation Delay, korzystając z odpowiednich pól dla pinu w edytorze schematu lub pada/via w edytorze PCB. Wprowadzone wartości są obsługiwane następująco:

Pin Package Length - wszystkie długości pin-package w obrębie każdej sieci są sumowane w edytorze PCB, dając Total Pin/Package Length, które jest uwzględniane w całkowitej Signal Length dla tej sieci. Zobacz tryb Nets panelu PCB, aby dowiedzieć się więcej o Signal Length.

Propagation Delay - wszystkie wartości opóźnienia zdefiniowane przez użytkownika dla pinów/padów i przelotek w każdej sieci są dodawane w edytorze PCB do opóźnienia trasowania (routing delay) dla tej sieci. Opóźnienie trasowania jest automatycznie obliczane przez solver pola Simbeor® wbudowany w Layer Stack Manager. Opóźnienia padów i przelotek nie są obliczane automatycznie, ale mogą być zdefiniowane przez użytkownika.

Uwzględnianie opóźnienia w schemacie

Długości pin-package mogą być zdefiniowane jako atrybut pinu komponentu na schemacie w panelu Properties w trybie Pin. Oprogramowanie domyślnie użyje jednostek dokumentu bazowego; w razie potrzeby wpisz jednostki wraz z wartością.

Wprowadź długość pin-package w wymaganych jednostkach.

Definiowanie opóźnienia w edytorze PCB

Wartości Pin Package Length oraz Propagation Delay są przenoszone do układu PCB — jak widać w trybie Pad panelu Properties.

Wartości Pin Package Length oraz Propagation Delay są przenoszone ze schematu do PCB, ale można je również zdefiniować bezpośrednio w PCB.

Sprawdzanie Pin/Package Length oraz Propagation Delay w panelu PCB

Wartość Pin/Pkg Length jest automatycznie uwzględniana w obliczeniach Signal Length, które są wyświetlane w różnych trybach panelu PCB. Ustaw panel w tryb Nets, aby sprawdzić (lub edytować) wartość Pin/Pkg Length dla pinów w wybranej sieci. Zwróć uwagę, że kolumna Routed Length odzwierciedla długość prowadzenia ścieżek, a kolumna Signal Length odzwierciedla długość prowadzenia ścieżek powiększoną o wszelkie Pin/Pkg Lengths w tej sieci.

Wartość Pin/Pkg Length i jej wpływ na Signal Length jest pokazany w trybie Nets panelu PCB.

Na poniższym obrazie kolumna propagacji Delay pokazuje, że są dwie pary xSignals, które nie spełniają reguły projektowej Matched Length. Ponieważ podświetlenie jest w kolumnie Delay, oznacza to, że reguła jest skonfigurowana do używania jednostek opóźnienia (Delay Units), a nie jednostek długości (Length Units).

Kolumna Delay pokazuje, że są dwie pary xSignals, które nie spełniają reguły projektowej Matched Length. 

Jak długość jest uwzględniana w xSignals

Wartość Pin/Pkg Length jest automatycznie uwzględniana w całkowitej długości xSignal gdy:

• Ten sygnał jest częścią definicji xSignal