Routing z kontrolowaną impedancją

Wraz ze wzrostem szybkości przełączania układów, prowadzenie ścieżek o kontrolowanej impedancji stało się gorącym tematem dla projektanta układów cyfrowych. Ta strona przedstawia, jak możesz użyć silnika analizy Signal Integrity do dopasowania impedancji komponentów oraz możliwości prowadzenia ścieżek o kontrolowanej impedancji w edytorze PCB.

W środowisku inżynierskim krąży powiedzenie: są tylko dwa rodzaje inżynierów elektroniki pracujących w projektowaniu cyfrowym — ci, którzy mieli problemy z integralnością sygnału, i ci, którzy dopiero je będą mieli. Jeszcze nie tak dawno termin „integralność sygnału” był zarezerwowany dla specjalistów i trzeba było się nim zajmować tylko w projektach wysokich prędkości. Jednak szybkości przełączania w tych projektach nie są już niczym wyjątkowym; szybko stają się normą. Wraz z postępem technologii układów scalonych rozmiar tranzystora maleje, a prędkość, z jaką może się przełączać, rośnie. To właśnie ta szybkość przełączania wpływa na integralność sygnałów cyfrowych.

Na szczęście wielu potencjalnych problemów z integralnością sygnału można uniknąć, stosując dobre zasady projektowe i realizując projekt jako płytkę o kontrolowanej impedancji. Wymaga to określonych możliwości narzędzi projektowych — potrzebujesz narzędzi analitycznych, które wykrywają sieci z potencjalnymi problemami dzwonienia i odbić, oraz narzędzi do projektowania płytki, które pozwalają uzyskać właściwe impedancje prowadzenia. Edytor PCB w Altium Designer posiada te możliwości.

Ta strona pomoże Ci zrozumieć, co powoduje problemy z integralnością sygnału i czy Twoja płytka prawdopodobnie będzie na nie narażona. Omówi także dwa podejścia projektowe, które musisz zastosować, aby zminimalizować potencjalne problemy SI — dopasowanie impedancji komponentów oraz prowadzenie ścieżek o kontrolowanej impedancji.

Gdy prowadzenie staje się częścią obwodu

Wraz ze wzrostem szybkości przełączania układów rosną także wymagania stawiane projektantowi PCB i wykonawcy. Gdy długość zbocza przełączającego sygnału staje się krótsza niż długość ścieżki PCB, która go przenosi, ścieżkę trzeba traktować jako część obwodu. Taka ścieżka ma impedancję, nazywaną characteristic impedance (Zo).

Najlepszym sposobem zarządzania wpływem tych dodatkowych elementów obwodu jest zaprojektowanie prowadzenia ścieżek tak, aby impedancja charakterystyczna była stała na całej długości — technika ta nazywa się controlled impedance routing.

Impedancja prowadzenia ścieżek jest określana przez:

• Cross-sectional area of the trace - wyznaczaną na podstawie szerokości, wysokości (grubości miedzi) oraz nachylenia krawędzi ścieżki powstałych w procesie trawienia.
• Distance from the trace to the reference plane(s) - ścieżka powrotu energii sygnału jest równie ważna jak ścieżka samego sygnału. Ta ścieżka powrotu podąża za ścieżką sygnału w sąsiedniej płaszczyźnie (płaszczyznach) odniesienia.
• Properties of the surrounding materials - energia sygnału nie jest zawarta wyłącznie w miedzi ścieżki; z powodu efektu naskórkowego przemieszcza się także wzdłuż materiału dielektrycznego otaczającego ścieżkę. Przenikalność elektryczna dielektryka określa, jak bardzo dielektryk wpływa na przepływ tej energii.

   
Kalkulator impedancji Simbeor oblicza szerokość (szerokości) wymaganą do uzyskania zadanej impedancji.

Czy potrzebuję prowadzenia o kontrolowanej impedancji?

Pytasz: czy naprawdę muszę zawracać sobie głowę prowadzeniem o kontrolowanej impedancji?

W idealnej sytuacji cała energia wychodząca z pinu wyjściowego komponentu zostałaby sprzężona z podłączoną ścieżką na PCB, popłynęła przez prowadzenie na płytce do pinu wejściowego obciążenia na drugim końcu i została przez to obciążenie pochłonięta. Jeśli nie cała energia zostanie pochłonięta przez obciążenie, pozostała energia może zostać odbita z powrotem w prowadzeniu PCB i popłynąć do pinu wyjściowego źródła. Ta odbita energia może oddziaływać z sygnałem pierwotnym, dodając się do niego lub odejmując od niego (w zależności od polaryzacji energii), co skutkuje dzwonieniem. Jeśli dzwonienie jest wystarczająco duże, wpłynie na integralność sygnału, powodując nieprzewidywalne, błędne zachowanie układu.

Skąd więc wiadomo, czy może do tego dojść? Jeśli pin źródła jest w stanie zakończyć przejście zbocza zanim sygnał dotrze do pinu obciążenia, istnieją warunki, w których Twój projekt może zostać dotknięty przez energię odbitą. Powszechną regułą kciuka używaną do określenia, czy problemy SI są prawdopodobne, jest zasada „1/3 czasu narastania”. Zasada ta mówi, że jeśli ścieżka jest dłuższa niż 1/3 czasu narastania, mogą wystąpić odbicia (dzwonienie). Jeśli pin źródła ma czas narastania 1 nSec, prowadzenie dłuższe niż 0,33 nSec (około 2 cale w FR4) należy traktować jako linię transmisyjną, czyli kandydata do problemów z integralnością sygnału. Jeśli Twoje układy mają taki czas narastania i wiesz, że będziesz mieć prowadzenia o takiej długości, możesz skończyć z problemami integralności sygnału na PCB.

Jak kontrolować impedancje?

Jak uniknąć sytuacji, w której energia odbija się tam i z powrotem między źródłem a obciążeniem? Unikasz jej, dopasowując impedancje. Dopasowanie impedancji zapewnia, że cała energia jest sprzężona ze źródła do prowadzenia, a następnie z prowadzenia do obciążenia. Prowadzenie płytki z uwzględnieniem impedancji nazywa się prowadzeniem o kontrolowanej impedancji; innymi słowy, płytka, w której impedancje zostały opanowane, nazywa się PCB o kontrolowanej impedancji.

Istnieją dwa odrębne elementy osiągnięcia dopasowania impedancji: pierwszy to dopasowanie komponentów; drugi to prowadzenie płytki tak, aby uzyskać wymaganą impedancję.

Dopasowanie impedancji komponentów

Nie da się uzyskać PCB o kontrolowanej impedancji samym prowadzeniem. Najpierw musisz sprawdzić, a w razie potrzeby dopasować impedancje komponentów.

Najlepiej jest wykryć sieci, które mogą mieć potencjalne problemy z integralnością sygnału, już na etapie tworzenia schematu — tak aby wszelkie dodatkowe elementy terminujące można było uwzględnić, zanim rozpocznie się proces projektowania płytki. Ponieważ piny wyjściowe mają niską impedancję, a piny wejściowe wysoką, prawdopodobnie będziesz musiał dodać do projektu elementy terminujące, aby uzyskać dopasowanie impedancji.

Możesz przeprowadzić analizę integralności sygnału dla projektu na etapie tworzenia schematu. Gdy uruchomisz polecenie Tools » Signal Integrity, często pojawi się okno dialogowe Errors or Warnings, wskazujące, że nie wszystkie komponenty mają przypisane modele integralności sygnału. Silnik analizy Signal Integrity automatycznie wybierze modele domyślne na podstawie oznaczeń komponentów; kliknij Continue, aby użyć wartości domyślnych, lub Model Assignments, aby przejrzeć i zmienić modele. Do okna dialogowego Signal Integrity Model Assignments możesz uzyskać dostęp w dowolnym momencie, poprzez przycisk Model Assignments w panelu Signal Integrity.

Analiza projektu

Po uruchomieniu polecenia Tools » Signal Integrity projekt jest analizowany, a wszelkie potencjalnie problematyczne sieci są identyfikowane w panelu Signal Integrity, jak pokazano poniżej.

Testowanie projektu pod kątem potencjalnych problemów z integralnością sygnału podczas tworzenia schematu.

Z poziomu panelu możesz wykonać analizę odbić dla wybranej sieci (lub sieci). Po lewej stronie znajdują się wyniki analizy dla wszystkich sieci w projekcie. Wybierz sieć i kliknij przycisk  (lub kliknij dwukrotnie nazwę sieci), aby przenieść tę sieć do pola Net po prawej stronie panelu, gdzie możesz wykonać szczegółową analizę tej sieci, w tym:

• Sprawdzenie pinów w tej sieci — możesz kliknąć pojedynczo, aby wykonać cross-probing do tego pinu na schemacie, lub kliknąć dwukrotnie, aby sprawdzić i skonfigurować model przypisany do tego pinu.
• Włączenie jednej lub więcej teoretycznych opcji terminacji dla tej sieci.
• Wykonanie analizy odbić (Reflection Analysis) dla sieci, generującej zestaw przebiegów pokazujących zachowanie na każdym pinie w tej sieci.

Panel pozwala eksperymentować z możliwymi konfiguracjami i wartościami terminacji. Zwróć uwagę, że Termination obszar panelu Signal Integrity pokazany na powyższym obrazie ma włączoną opcję Serial Res. Sekcja panelu poniżej pokazuje rezystor terminacji szeregowej. To tutaj definiujesz minimalne i maksymalne teoretyczne wartości rezystancji terminacji szeregowej, które zostaną użyte do analizy odbić (wyłącz pole wyboru Suggest, aby wprowadzić własne wartości).

Analiza wyników

Po kliknięciu przycisku Reflection Waveforms wykonywana jest dokładna analiza odbić dla tej sieci, a wyniki są prezentowane w nowym oknie przebiegów (*.SDF).

Okno przebiegów będzie zawierać:

• Wykres (Chart) dla każdej analizowanej sieci; klikaj zakładki na dole okna, aby przełączać się między wykresami.
• Każdy wykres będzie zawierał przebieg dla każdego pinu w danej sieci, pokazujący zachowanie sygnału na tym pinie.

Poniższe obrazy pokazują dwa wykresy wyników na pinie wejściowym sieci wybranej na poprzednim obrazie panelu. Pierwszy wykres przedstawia pin wejściowy w sieci bez terminacji; drugi wykres pokazuje sześć przebiegów (sweepów): jeden dla oryginalnej sieci bez terminacji, a następnie pięć przebiegów z uwzględnieniem teoretycznej rezystancji terminacji szeregowej na pinie źródłowym.

Wykonano pięć przebiegów analizy odbić (Sweep Steps wartość opcji = 5), przy czym teoretyczny rezystor terminujący był krokowo zmieniany od Min = 20 omów do Max = 60 omów. Pięć przebiegów (pierwszy przy 20 omach, ostatni przy 60 omach) jest wymienionych po prawej stronie wykresu. Kliknięcie każdej etykiety podświetla dany wynik i wyświetla wartość teoretycznej rezystancji terminacji w prawym dolnym rogu. Dla tej sieci rezystancja terminacji szeregowej 40 omów dałaby wykres wybrany na obrazie po prawej.

Wykres po lewej pokazuje analizę odbić sieci z potencjalnymi problemami integralności sygnału; wykres po prawej przedstawia tę samą sieć z dodanym teoretycznym rezystorem terminacji szeregowej o wartości około 40 omów.

Co determinuje impedancję prowadzenia ścieżek?

Drugą częścią uzyskania PCB o kontrolowanej impedancji jest poprowadzenie płytki tak, aby ścieżki miały zdefiniowaną impedancję. Na impedancję prowadzenia sygnałów wpływa wiele czynników, w tym wymiary ścieżek oraz właściwości materiałów użytych do wykonania PCB.

Edytor PCB zawiera silnik integralności sygnału Simbeor® (elektromagnetyczny) od Simberian. Dokładność modelu Simbeor jest weryfikowana z użyciem zaawansowanych algorytmów do analizy 3D full-wave, benchmarków oraz walidacji eksperymentalnej. Silnik Simbeor obsługuje wszystkie nowoczesne struktury płytek i materiały.

Wersja Simbeor

Simbeor SFS

Impedancje są obliczane przez Simbeor SFS, quasi-statyczny solver pola (quasi-Static Field Solver). Simbeor SFS to zaawansowany quasi-statyczny, 2D solver pola oparty o metodę momentów (Method of Moments), zweryfikowany poprzez zbieżność, porównania i pomiary. Solver siatkuje granice dielektryków i przewodników oraz rozwiązuje odpowiednie równania, aby zbudować zależne od częstotliwości macierze RLGC dla równań telegraficznych.

Simbeor SFS nie jest solverem full-wave, ponieważ nie jest to potrzebne do oceny impedancji, opóźnienia ani tłumienia w połączeniach międzysystemowych PCB ze względu na quasi-TEM charakter fal propagujących się w takich strukturach. Takie fale można dokładnie symulować parametrami RLGC wyekstrahowanymi quasi-statycznym solverem pola 2D.

Unikalną cechą solvera Simbeor SFS jest obsługa modeli chropowatości przewodnika. Należy zauważyć, że nie obsługuje on modelu przewodnika wielowarstwowego (platerowania), a chropowatość jest wspólna dla wszystkich przewodników. Solver jest quasi-statyczny, ponieważ rozwiązanie nie uwzględnia dyspersji wysokoczęstotliwościowej występującej w liniach mikropaskowych (większa koncentracja pól w dielektryku o wyższej przenikalności elektrycznej przy wysokich częstotliwościach).

► Dowiedz się więcej o technologii elektromagnetycznej integralności sygnału Simberian

Obsługiwane struktury PCB

Impedancje można obliczać dla następujących struktur PCB:

• Microstrip
• Symmetrical Stripline
• Asymmetrical Stripline
• Pojedyncze i różnicowe struktury koplanarne
• Wiele sąsiadujących warstw dielektrycznych o różnych właściwościach dielektrycznych.

Konfigurowanie PCB pod prowadzenie ścieżek o kontrolowanej impedancji

Prowadzenie o kontrolowanej impedancji polega na skonfigurowaniu wymiarów ścieżek oraz właściwości materiałów płytki tak, aby uzyskać określoną impedancję. Wykonuje się to w Layer Stack Manager edytora PCB. Aby otworzyć Layer Stack Manager,, wybierz Design » Layer Stack Manager z menu głównego. Layer Stack Manager otwiera się w edytorze dokumentów w taki sam sposób jak arkusz schematu, PCB i inne typy dokumentów.

Szerokość ścieżki wymagana do uzyskania określonej impedancji jest obliczana w ramach profilu impedancji, konfigurowanego na karcie Impedance w Layer Stack Manager.

Na podstawie:

• wartości Target Impedance, Target Tolerance i Roughness, które konfigurujesz na karcie Impedance, oraz
• ustawień materiałów zdefiniowanych na karcie Stackup, w tym:
  • grubości warstwy sygnałowej,
  • grubości otaczających warstw dielektrycznych (odległości od płaszczyzny/płaszczyzn odniesienia), oraz 
  • właściwości materiału dielektrycznego (przenikalność Dk i współczynnik strat Df).

Gdy są one poprawnie skonfigurowane, kalkulator impedancji ma wystarczająco dużo informacji, aby obliczyć:

• Szerokość ścieżki
• Obliczoną impedancję (Z)
• Impedancję składowej wspólnej (Zcomm)
• Odchyłkę impedancji (Z Deviation)
• Opóźnienie propagacji (Tp)
• Indukcyjność na jednostkę długości (p.u.l.)
• Pojemność na jednostkę długości (p.u.l.)

Obliczone wartości są wyświetlane w sekcji Transmission Line panelu Properties po wybraniu karty Impedance w Layer Stack Manager, jak pokazano poniżej.

Profil impedancji 50Ω zdefiniowany dla pojedynczych sieci prowadzonych na warstwie górnej. Najedź kursorem na obraz, aby wyświetlić ustawienia tego samego profilu dla warstwy L3 (grafika dzięki uprzejmości FEDEVEL Open Source, www.fedevel.com).

Konfigurowanie stackupu warstw

Main page: Definiowanie stosu warstw

Warstwy produkcyjne miedzi i dielektryka konfiguruje się na karcie Stackup w Layer Stack Manager.

• Warstwy są dodawane, usuwane i konfigurowane na tej karcie. W przypadku projektu rigid-flex warstwy są również włączane i wyłączane na tej karcie.
• Właściwości aktualnie wybranej warstwy można edytować bezpośrednio w siatce lub w panelu Properties. Kliknij przycisk na dole obszaru projektu, aby włączyć panel.
• Kliknij prawym przyciskiem w siatce warstw lub użyj poleceń Edit » Add Layer, aby dodać warstwę. Dodanie warstwy miedzi spowoduje również dodanie warstwy dielektrycznej, jeśli istniejąca sąsiednia warstwa także jest warstwą miedzi.
• Jeśli opcja Stack Symmetry jest włączona w sekcji Board panelu Properties, warstwy są dodawane w dopasowanych parach, symetrycznie względem środkowej warstwy dielektrycznej.
• Materiał warstwy można wpisać w wybraną komórkę Material albo wybrać w oknie dialogowym Select Material; kliknij przycisk wielokropka (), aby je otworzyć.
• Do warstwy miedzi można dodać wykończenie powierzchni. Użyj podmenu Add Layer, aby dodać warstwę Surface Finish do aktualnie wybranej warstwy miedzi, a następnie kliknij przycisk wielokropka dla nowej warstwy wykończenia, aby wybrać typ wykończenia.
• Wybraną warstwę można przesunąć w górę lub w dół w obrębie warstw tego samego typu za pomocą menu kontekstowego lub menu Edit.
• Obszar Board panelu Properties zawiera opcje wymuszania Stack Symmetry i Library Compliance. Więcej na ten temat poniżej.
• Obszar Board panelu Properties wyświetla podsumowanie aktualnie wybranego stosu (lub podstosu w projekcie rigid/flex z wieloma stosami).

Zagadnienia dotyczące stackupu warstw

Podstawowym wymaganiem kontroli impedancji jest zapewnienie ścieżki powrotu sygnału pod każdą ścieżką sygnałową. Silnik Simbeor SI obsługuje zarówno warstwy typu plane, jak i warstwy sygnałowe pokryte poligonem. Te warstwy ścieżki powrotu powinny być rozłożone w stackupie płytki. Idealnie są one ułożone tak, aby co najmniej jedna warstwa ścieżki powrotu przylegała do każdej warstwy sygnałowej przenoszącej prowadzenie o kontrolowanej impedancji. Sąsiednia warstwa ścieżki powrotu zapewnia drogę powrotną sygnału i — z powodów, które nie będą tu omawiane — robi to niezależnie od napięcia DC rozprowadzanego przez tę płaszczyznę.

Prąd powrotny płynący w płaszczyźnie będzie próbował podążać tą samą fizyczną trasą co ścieżka na warstwie sygnałowej, dlatego ważne jest unikanie nieciągłości, takich jak rozcięcie lub wycięcie w warstwie ścieżki powrotu pod jakimkolwiek krytycznym prowadzeniem sygnału.

Oprócz doboru odpowiedniej kolejności warstw sygnałowych i płaszczyzn, musisz także zdefiniować właściwości materiałowe każdej warstwy, w tym:

• Grubość miedzi
• Grubość dielektryka
• Stałą dielektryczną

Te wartości oraz szerokość prowadzenia składają się na końcową impedancję. Osiągnięcie wymaganej impedancji staje się więc procesem strojenia wszystkich tych wartości. Pamiętaj, że możliwe wartości grubości miedzi i dielektryka mogą być również ograniczone — zależnie od materiałów dostępnych u producenta PCB.

► Dowiedz się więcej o możliwych stackupach warstw

Definiowanie profili impedancji

Silnik Simbeor jest wbudowany w Layer Stack Manager edytora PCB (Design » Layer Stack Manager). Aby skonfigurować stackup warstw pod prowadzenie ścieżek o kontrolowanej impedancji, przejdź do zakładki Layer Stack Manager's Impedance, gdzie możesz dodać i skonfigurować profil impedancji.

Profil impedancji 50Ω zdefiniowany dla pojedynczych sieci prowadzonych na warstwie górnej. Najedź kursorem na obraz, aby wyświetlić ustawienia tego samego profilu dla warstwy L3.

Uwagi dotyczące tworzenia i konfigurowania profilu impedancji:

1. W Layer Stack Manager przełącz na zakładkę Impedance, jak pokazano powyżej.
2. Kliknij przycisk (lub , jeśli profil jest już zdefiniowany), aby dodać nowy profil.
3. Zdefiniuj wymaganą Type, Target Impedance i Target Tolerance impedancji w panelu Properties. Description jest opcjonalny(-a) — będzie wyświetlany(-a) wszędzie tam, gdzie wyświetlana jest nazwa profilu impedancji.
4. Siatka warstw jest podzielona na 2 obszary; warstwy w stackupie są wyświetlane po lewej, a następnie dla każdej warstwy sygnałowej w stackupie po prawej stronie, w obszarze profilu impedancji, wyświetlana jest odpowiadająca jej warstwa. Użyj pola wyboru warstwy w obszarze profilu, aby włączyć obliczanie impedancji dla tej warstwy. Posługując się powyższym obrazem jako przykładem i odnosząc się do numeru warstwy pokazanego w skrajnie lewej kolumnie, warstwy L1, L3, L10 i L12 mają zaznaczone pole wyboru, co włącza je do obliczeń impedancji.
5. Gdy klikniesz włączoną warstwę w obszarze profilu, wszystkie warstwy w stackupie przygasną, z wyjątkiem tych używanych do obliczenia impedancji dla wybranej warstwy sygnałowej (jak pokazano na powyższym obrazie). Edytuj warstwę(-y) odniesienia dla tej warstwy w kolumnach Top Ref i Bottom Ref w obszarze Impedance Profile . Zwróć uwagę, że warstwa(-y) odniesienia mogą mieć Type warstwy typu Plane lub Signal. Na przykład na powyższym obrazie warstwa L10 w stackupie jest włączona do obliczeń impedancji, z ustawionym Top Ref na 9-L9, co jest warstwą Plane, oraz z ustawionym Bottom Ref na 11-L11, co jest warstwą Signal. Oprogramowanie zakłada, że jeśli warstwa sygnałowa jest używana jako płaszczyzna odniesienia, zawiera ciągłą płaszczyznę miedzi połączoną z siecią zasilania lub masy.
6. Włącz pole wyboru Impedance Profile dla każdej innej warstwy, która będzie prowadzić trasowanie z tą impedancją, i skonfiguruj płaszczyznę(-y) odniesienia. Najedź kursorem na powyższy obraz, aby wyświetlić profil impedancji S50 dla warstwy L3.
7. Jeśli obliczona szerokość ścieżki routingu ma wartość, której nie da się zamówić, możesz dostroić ustawienia szerokości i odstępu.

Dostrajanie ustawień szerokości i odstępu

Oprogramowanie oblicza szerokość ścieżki (Trace Width) na podstawie docelowej impedancji i tolerancji. Nierzadko zdarza się, że obliczona szerokość ścieżki ma wartość, której nie da się zamówić, np. 0,0683 mm. Producent PCB poinformuje, jakie grubości materiałów są dostępne i jaką precyzję może osiągnąć dla szerokości ścieżek. Następnie jest to proces rozpoczęcia od wartości docelowych i testowania wpływu na obliczone wartości impedancji, gdy wymiary są dostosowywane do tego, co jest dostępne.

Aby wesprzeć ten proces testowania i strojenia ustawień, kalkulatory impedancji obsługują obliczenia „w przód” i „wstecz”. Tryb domyślny to obliczenia w przód (wprowadzasz impedancję, oprogramowanie oblicza szerokość). Ikona wskazuje zmienną obliczaną.

  Docelowa impedancja 50Ω daje obliczoną w przód szerokość (W1) równą 94,6 µm. Obraz po prawej pokazuje obliczenie wsteczne, gdy szerokość (W1) jest ustawiona na 95 µm.

Aby odwrócić obliczenia i sprawdzić różne szerokości ścieżki dla wybranej warstwy, wpisz nową wartość Width (W1) i naciśnij Enter na klawiaturze. Wartości obliczane zaktualizują się, aby odzwierciedlić wpływ zmiany szerokości. Kliknij przycisk , aby przywrócić kalkulator do trybu obliczeń w przód. Wprowadzenie nowej wartości do Width (W2) zmieni wartość Etch.

Aby przeanalizować wyniki dla linii transmisyjnej pary różnicowej, wskaż zmienną obliczaną — Trace Width lub Trace Gap — klikając odpowiedni przycisk . Edytuj drugą zmienną, aby zmienić Target Impedance, albo alternatywnie zmień Target Impedance, aby sprawdzić wpływ na drugą zmienną.

Współczynnik trawienia (Etch Factor)

Ścieżki sygnałowe na PCB są wytwarzane przez wytrawianie niepożądanej miedzi. Ponieważ wytrawiacz zaczyna usuwać miedź od powierzchni, ta miedź pozostaje dłużej w kontakcie z wytrawiaczem. W efekcie gotowe krawędzie ścieżki mają nachylenie, co zmniejsza pole przekroju poprzecznego gotowej ścieżki, jak pokazano na poniższym obrazie.

Pole miedzi utracone na krawędziach ścieżki (na obu krawędziach) podczas trawienia = X * Y

Wielkość nachylenia określa się jako Etch Factor, gdzie:

Etch Factor = Y/X

Jeśli Y = X, to Etch Factor = 1

Odnosząc się do obrazu pokazanego w panelu Properties:

Najedź kursorem na ?, aby wyświetlić wzór.

Standardowa definicja Etch Factor polega na określeniu go jako stosunku trace thickness / amount of over-etching. Daje to następujący wzór:

Etch Factor = T/[0.5(W1-W2)]

Wadą tego podejścia jest to, że aby określić brak nadtrawienia (czyli pionowe krawędzie ścieżki), trzeba by wprowadzić wartość inf (nieskończoność) dla etch factor. Aby uprościć określanie stopnia trawienia, wzór został odwrócony, tak aby można było wprowadzić wartość 0 (zero), wskazując brak nadtrawienia.

Etch = [0.5(W1-W2)]/T

Orientacja miedzi

Innym szczegółem produkcyjnym, który wpływa na etch factor, jest orientacja miedzi. Ścieżki PCB powstają przez wytrawianie niepożądanej miedzi z ciągłej folii miedzianej zalaminowanej na podłożu dielektrycznym. Orientacja miedzi określa kierunek, w którym miedź „odchodzi” od tego podłoża. Można to też rozumieć jako kierunek, z którego miedź jest trawiona — od góry lub od dołu.

  Kliknij pole wyboru Trace Inverted, aby przełączyć orientację miedzi z Above na Below.

Chropowatość powierzchni przewodnika

Powierzchnia każdej warstwy miedzi w płytce drukowanej ma pewien stopień chropowatości. Podczas produkcji PCB powierzchnia warstw miedzi jest obrabiana w celu zwiększenia chropowatości, aby poprawić przyczepność między miedzią a warstwami dielektrycznymi. Ta chropowatość staje się istotnym czynnikiem wpływającym na impedancję przewodnika przy szybkościach przełączania powyżej 10 GB/s. Na podstawie szeroko zakrojonych badań i analiz eksperci branżowi stwierdzili, że chropowatość powierzchni można modelować współczynnikiem korekcji chropowatości wyprowadzonym z wartości Surface Roughness i Roughness Factor.

RoughnessUstawienia są dostępne w trybie Layer Stack Manager panelu Properties . Parametry te są używane wyłącznie dla warstw przewodzących.

Chropowatość powierzchni jest uwzględniana w obliczeniach impedancji charakterystycznej.

Chropowatość:

• Model Type - preferowany model do obliczania wpływu chropowatości powierzchni (więcej informacji o różnych modelach w artykułach poniżej). Dotyczy wszystkich warstw miedzi w substacku.

• Surface Roughness - wartość chropowatości powierzchni (dostępna u producenta). Wprowadź wartość w zakresie 0–10 µm, domyślnie 0,1 µm

• Roughness Factor - charakteryzuje oczekiwany maksymalny wzrost strat przewodnika z powodu efektu chropowatości. Wprowadź wartość w zakresie 1–100; domyślnie 2.

Dalsza lektura

• Practical methodology for analyzing the effect of conductor roughness on signal losses and dispersion in interconnects: Y. Shlepnev, C. Nwachukwu, DesignCon2012.
• Unified approach to interconnect conductor surface roughness modeling: Y. Shlepnev, 2017 IEEE 26th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS2017)

Obsługa struktur linii transmisyjnych koplanarnych

Kalkulator impedancji w Layer Stack Manager obsługuje koplanarne struktury pojedyncze i różnicowe. Utwórz nowy profil impedancji, a następnie wybierz Single-Coplanar lub Differential-Coplanar z listy rozwijanej Impedance Profile Type.

Praca ze strukturami koplanarnymi:

• Podobnie jak w przypadku standardowych impedancji pojedynczych i różnicowych, wartości każdej zmiennej są automatycznie obliczane na podstawie zdefiniowanych przez użytkownika Target Impedance i Target Tolerance oraz właściwości fizycznych warstw płytki. Te automatycznie obliczane wartości można korygować, wpisując nowe wartości w polach edycji trybu Layer Stack Manager panelu Properties.
• Aby wskazać sieci sygnałowe, które mają być prowadzone w strukturze koplanarnej, skonfiguruj regułę projektową Routing Width (lub Differential Pairs Routing) z włączoną opcją Use Impedance Profile oraz wybierz wymagany profil impedancji Coplanar.
• Struktury koplanarne wymagają płaszczyzny odniesienia po obu stronach ścieżki sygnałowej; można ją utworzyć za pomocą wylanego poligonu albo – jeśli dodawane są przelotki stitching – poleceniem Add Shielding to Net (więcej informacji poniżej). Jeśli umieszczasz poligon, odstęp między tym poligonem a ścieżką sygnałową jest określony przez wartość Clearance (S) wyznaczoną przez kalkulator impedancji Simbeor (wyświetlaną w panelu Properties, pokazanym na obrazach powyżej i poniżej). Skonfiguruj regułę projektową Clearance design rule, aby kontrolować odstęp między poligonem odniesienia a ścieżką sygnałową (show image).
• Powszechną praktyką jest zastosowanie „płotu” z przelotek (via fence) wzdłuż każdej strony ścieżki sygnałowej, gdy struktura koplanarna jest uziemiona. Użyj w tym celu polecenia Tools » Via Stitching/Shielding » Add Shielding to Net w edytorze PCB. Oprócz rozmieszczania przelotek, po włączeniu opcji Add shielding copper polecenie to może również umieścić poligon wokół prowadzenia sygnału, aby przykryć płot z przelotek, jak pokazano na obrazie po prawej poniżej.
  ► Dowiedz się więcej o Via Shielding

  Kalkulator impedancji wyznacza właściwości sygnału i odstępy (pierwszy obraz); użyj tego odstępu w ustawieniu Distance dla via shielding.

Wybór materiału warstwy

W projekcie z kontrolowaną impedancją wybór materiałów użytych w stosie warstw jest bardzo ważny.

Na przykład najczęściej stosowanym materiałem do wytwarzania PCB jest żywica epoksydowa wzmocniona włóknem szklanym (fiberglass), z folią miedzianą przyklejoną do każdej strony. Gęstość splotu tkaniny z włókna szklanego wpływa na wartość i stabilność stałej dielektrycznej Dk (przenikalności) oraz współczynnika strat Df (Loss Tangent). Tkaninę z włókna szklanego otacza żywica – procentowy udział żywicy również ma znaczenie dla parametrów materiału.

Dostępny jest szeroki zakres splotów włókna szklanego. Aby pomóc zapewnić przewidywalność i parametry materiałów na bazie włókna szklanego używanych w produkcji PCB, organizacja IPC posiada standard dotyczący splotów:

IPC standard IPC-4412B: Specification for Finished Fabric Woven from "E" Glass for Printed Boards

Biblioteka materiałów

Jako projektant możesz albo edytować właściwości materiału bezpośrednio w Layer Stack Manager albo wybierać materiały z Altium Material Library.

Całą bibliotekę można przeglądać (i uzupełniać) w oknie Altium Material Library dialog (Tools » Material Library).

Materiały są uporządkowane w kategorie zastosowań, dostępne poprzez strukturę drzewa po lewej stronie okna. Poniżej tego poziomu każda kategoria zastosowań jest podzielona na kategorie funkcjonalne, takie jak Conductive layer material, Dielectric layer material, i Surface Layer Material i w kategorii PCB layer material.

Dodawanie, zapisywanie i wczytywanie materiału

Nowy materiał można dodać do biblioteki, gdy w drzewie wybrana jest konkretna kategoria materiału. Materiały zdefiniowane w zewnętrznej bibliotece materiałów można wczytać (przycisk Load), a materiał zdefiniowany przez użytkownika, dodany w oknie Altium Material Library, można również zapisać do biblioteki użytkownika (przycisk Save). Zapisywany jest wyłącznie materiał zdefiniowany przez użytkownika.

Dodawanie niestandardowych właściwości do materiału

Niestandardowe właściwości można dodawać do materiałów opisanych w bibliotece (materiały domyślne i zdefiniowane przez użytkownika). Aby dodać niestandardową właściwość, najpierw wybierz właściwy węzeł w drzewie po lewej stronie, aby określić materiał(y), do których ma zostać dodana, a następnie kliknij przycisk , aby otworzyć okno Material Library Settings.

Następnie wymaganą wartość można dodać do wybranego materiału w oknie Altium Material Library; wybierz wiersz i kliknij przycisk Edit.

Panel Properties

Gdy aktywna jest karta Impedance  dokumentu Layer Stack, panel Properties umożliwia skonfigurowanie wymagań profilu impedancji. Wymagany profil impedancji można następnie wybrać w regułach projektowych Routing Width lub Differential Pairs Routing.

• Impedance Profile
  • Description – wprowadź sensowny opis. To pole jest opcjonalne i będzie wyświetlane wszędzie tam, gdzie wyświetlana jest nazwa profilu impedancji.
  • Type – użyj listy rozwijanej, aby wybrać typ impedancji. Dostępne opcje to Single, Differential, Single-Coplanar oraz Differential-Coplanar.

• Target Impedance – wprowadź impedancję, którą chcesz uzyskać.
• Target Tolerance – wprowadź tolerancję, którą chcesz uzyskać. Skonsultuj z producentem, aby ustalić realistyczną wartość tolerancji, którą jest w stanie zapewnić.
• Transmission Line
  • Trace inverted – włącz tę opcję, aby odwrócić ścieżkę, jak pokazano w panelu Properties. Ta opcja jest taka sama jak opcja Copper Orientation wyświetlana, gdy aktywna jest karta Stackup, i definiuje kierunek, w którym miedź jest laminowana na rdzeń. Orientacja miedzi określa kierunek, w którym miedź „wystaje” od podłoża. Można to też rozumieć jako kierunek trawienia miedzi: od góry lub od dołu.
  • Etch – Etch Factor to = T/[(W1-W2)/2], który zmniejsza całkowite pole przekroju ścieżki o kwadrat grubości miedzi. Skonsultuj z producentem PCB informacje o Etch wynikającym z jego procesów.

• Width (W1) / (W2) – W1 to szerokość prowadzonej ścieżki, W2 to szerokość górnej powierzchni tej ścieżki po wytrawieniu, z uwzględnieniem współczynnika Etch. Dostępna jest funkcja obliczeń w przód/wstecz dla szerokości ścieżki. Domyślnie szerokość jest obliczana na podstawie wprowadzonej Target Impedance (obliczenia w przód). Ta szerokość może być wartością, której producent nie będzie w stanie wykonać, np. 5.978, i będzie oczekiwał bardziej sensownej wartości, np. 6.0. Możesz wpisać 6.0 w polu Width i nacisnąć Enter na klawiaturze, aby przeliczyć wartości obliczane (Impedance, Deviation itd.). Przycisk staje się szary (nieaktywny) i jesteś teraz w trybie obliczeń wstecz. Jeśli klikniesz przycisk, aby go uaktywnić, wracasz do trybu obliczeń w przód, a Width (W1) powróci do wartości obliczonej. Ta funkcja pozwala sprawdzać realistyczne, możliwe do wykonania szerokości. Ręczne wpisanie wartości W2 zaktualizuje etch factor odpowiednio.
• Impedance – oprogramowanie oblicza impedancję na podstawie właściwości materiałów użytych do wykonania płytki (miedź, rdzeń i prepreg) oraz pola przekroju ścieżki (określonego przez szerokość, grubość i etch factor ścieżki).
• Deviation – jest to miara różnicy między tym, czego oczekiwałeś (impedancja docelowa), a tym, co uzyskałeś (impedancja obliczona). Oprogramowanie oblicza odchyłkę impedancji (to, co faktycznie uzyskasz na podstawie wprowadzonych materiałów i wymiarów) na podstawie właściwości materiałów użytych do wykonania płytki (miedź, rdzeń i prepreg) oraz pola przekroju ścieżki (określonego przez szerokość, grubość i etch factor ścieżki).
• Delay – jest to czas potrzebny, aby sygnał przebył drogę od nadajnika do odbiornika.
• Inductance – kalkulator impedancji używa wartości Impedance do obliczenia indukcyjności na jednostkę długości.
• Capacitance – kalkulator impedancji używa wartości Impedance do obliczenia pojemności na jednostkę długości.

• Board
  • Stack Symmetry – włącz, aby dodawać warstwy w dopasowanych parach, wyśrodkowanych względem środkowej warstwy dielektrycznej. Po włączeniu stos warstw jest natychmiast sprawdzany pod kątem symetrii względem centralnej warstwy dielektrycznej. Jeśli jakakolwiek para warstw w równej odległości od centralnej warstwy odniesienia dielektryka nie jest identyczna, otworzy się okno Stack is not symmetric dialog.
  • Library Compliance – po włączeniu, dla każdej warstwy wybranej z Material Library bieżące właściwości warstwy są porównywane z wartościami definicji tego materiału w bibliotece.

• Substack – te informacje dotyczą aktualnie wybranego substosu (warstwy, dielektryk, grubości itp.). Podczas przełączania między substosami informacje te będą się odpowiednio aktualizować (dla aktualnie wybranego substosu).

• Stack Name – wprowadź znaczącą nazwę substosu. To pole jest przydatne, gdy do obszaru stosu X/Y przypisywany jest substos warstw.
• Is Flex – włącz, jeśli substos jest elastyczny (flex).
• Layers – łączna liczba warstw.
• Dielectrics – łączna liczba dielektryków.
• Conductive Thickness – grubość warstwy(-w) przewodzącej(-ych). Miedziane warstwy sygnałowe są określane jako warstwy przewodzące.
• Dielectric Thickness – grubość warstwy(-w) dielektrycznej(-ich).
• Total Thickness – całkowita grubość płytki.

• Other
• Roughness – pokazuje chropowatość warstw przewodzących.
  • Model Type – preferowany model do obliczania wpływu chropowatości powierzchni (więcej informacji o różnych modelach w artykułach poniżej). Dotyczy wszystkich warstw miedzi w stosie (czy powinno dotyczyć substosu?).
  • Surface Roughness – wartość chropowatości powierzchni (dostępna u producenta PCB). Wprowadź wartość w zakresie 0–10 µm, domyślnie 0,1 µm
  • Roughness Factor – charakteryzuje oczekiwany maksymalny wzrost strat przewodnika spowodowany efektem chropowatości. Wprowadź wartość w zakresie 1–100; domyślnie 2.

Konfigurowanie reguł projektowych

Impedancja ścieżki jest określana przez szerokość i wysokość prowadzenia oraz właściwości otaczających materiałów dielektrycznych. Na podstawie właściwości materiałów zdefiniowanych w Layer Stack Manager wymagane szerokości prowadzenia są obliczane podczas tworzenia każdego profilu impedancji. W zależności od właściwości materiałów szerokość może się zmieniać wraz ze zmianą warstwy prowadzenia. Wymóg ten — zmiana szerokości podczas zmiany warstw prowadzenia — jest automatycznie obsługiwany przez odpowiednią regułę projektową prowadzenia skonfigurowaną w PCB Rules and Constraints Editor (Design » Rules).

W większości projektów płytek określony zestaw sieci będzie prowadzony z kontrolowaną impedancją. Typowe podejście polega na utworzeniu klasy sieci lub klasy par różnicowych, która obejmuje te sieci, a następnie utworzeniu reguły prowadzenia, która jest skierowana do tej klasy, jak pokazano na obrazach poniżej.

Zwykle ręcznie definiujesz Min, Max i Preferred Widths — albo w ustawieniach ograniczeń górnych, aby zastosować je do wszystkich warstw, albo indywidualnie dla każdej warstwy w siatce warstw. Dla prowadzenia z kontrolowaną impedancją zamiast tego włączasz opcję Use Impedance Profile, a następnie wybierasz wymagany Profil impedancji z listy rozwijanej. Gdy to zrobisz, obszar Constraints reguły ulegnie zmianie. Pierwszą rzeczą, którą zauważysz, jest to, że obszar dostępnych warstw nie będzie już pokazywał wszystkich warstw sygnałowych na płytce. Będzie teraz pokazywał tylko warstwy włączone w wybranym Profilu impedancji. Wartości Preferred Width (oraz odstęp pary różnicowej) zostaną zaktualizowane tak, aby odzwierciedlać szerokości (i odstępy) obliczone dla każdej warstwy. Tych wartości Preferowanych nie można edytować, ale wartości Min i Max już tak. Ustaw je na odpowiednie mniejsze/większe wartości. Następnie sieci można prowadzić interaktywnie w zwykły sposób.

Reguła projektowa szerokości prowadzenia

Dla sieci jednostronnych szerokość prowadzenia jest definiowana przez regułę projektową Routing Width.

Gdy wybierzesz Use an Impedance Profile, dostępne warstwy i Preferowane szerokości są kontrolowane przez wybrany profil.

Reguła projektowa prowadzenia par różnicowych

Prowadzenie par różnicowych jest kontrolowane przez regułę projektową Differential Pair Routing.

Dla pary różnicowej dostępne warstwy, Preferowana szerokość i Preferowany odstęp są kontrolowane przez wybrany profil.

► Dowiedz się więcej o Differential Pair Routing

Reguła projektowa ścieżki powrotuPrzerwy lub przewężenia w ścieżce powrotu mogą być wykrywane przez regułę projektową Return Path design rule. Reguła Return Path sprawdza, czy istnieje ciągła ścieżka powrotu sygnału na wyznaczonej(-ych) warstwie(-wach) odniesienia powyżej lub poniżej sygnału(-ów) objętych regułą. Ścieżka powrotu może być utworzona z wypełnień, obszarów (regions) i wylewek poligonów umieszczonych na referencyjnej warstwie sygnałowej lub warstwie plane.

Warstwy ścieżki powrotu to warstwy odniesienia zdefiniowane w Impedance Profile wybranym w regule projektowej Return Path. Warstwy te są sprawdzane, aby upewnić się, że wzdłuż ścieżki sygnału istnieje określona wartość Minimum Gap (szerokość poza krawędzią sygnału). Dodaj nową regułę projektową Return Path w kategorii reguł High Speed.

Warstwy ścieżki powrotu są definiowane w wybranym Impedance Profile, a szerokość ścieżki (poza krawędzią sygnału) jest definiowana przez Minimum Gap.

Poniższy obraz pokazuje błędy ścieżki powrotu wykryte dla sygnału NetX przy ustawieniu Minimum Gap równym 0.1mm. Łatwiej może być zlokalizować błędy Return Path, konfigurując DRC Violation Display Style tak, aby pokazywać Violation Details, ale nie Violation Overlay ( show image) w oknie dialogowym Preferences. Spowoduje to podświetlenie dokładnych miejsc, w których reguła nie została spełniona, zamiast całego obiektu(-ów) naruszającego(-ych) regułę.

► Dowiedz się więcej o High Speed Design in Altium Designer

Prowadzenie sieci z wymaganą impedancją