Routing z kontrolowaną impedancją

Wraz ze wzrostem szybkości przełączania urządzeń trasowanie o kontrolowanej impedancji stało się gorącym tematem dla projektantów układów cyfrowych. Ta strona przedstawia, jak można użyć silnika analizy Signal Integrity do dopasowywania impedancji komponentów oraz funkcji trasowania o kontrolowanej impedancji w edytorze PCB.

W środowisku inżynierskim krąży powiedzenie, że istnieją tylko dwa rodzaje inżynierów elektroniki zajmujących się projektowaniem cyfrowym: ci, którzy mieli problemy z integralnością sygnału, i ci, którzy dopiero je będą mieć. Jeszcze nie tak wiele lat temu termin integralność sygnału był zarezerwowany dla specjalistów i trzeba było się nim zajmować tylko w projektach wysokich częstotliwości. Jednak szybkości przełączania urządzeń w tych szybkich projektach nie są już niczym wyjątkowym; szybko stają się normą. Wraz z rozwojem technologii układów scalonych i zmniejszaniem rozmiaru tranzystorów rośnie szybkość, z jaką mogą się one przełączać. To właśnie ta szybkość przełączania wpływa na integralność sygnałów cyfrowych.

Na szczęście wielu potencjalnych problemów z integralnością sygnału można uniknąć, stosując dobre zasady projektowe i realizując projekt jako płytkę o kontrolowanej impedancji. Osiągnięcie tego wymaga określonych możliwości narzędzi projektowych — potrzebne są narzędzia analityczne wykrywające sieci z potencjalnymi problemami dzwonienia i odbić oraz narzędzia do projektowania płytki, które umożliwiają uzyskanie właściwych impedancji trasowania. Edytor PCB w Altium Designer ma takie możliwości.

Ta strona pomoże Ci zrozumieć, co powoduje problemy z integralnością sygnału i czy Twoja płytka prawdopodobnie będzie na nie narażona. Omówi również dwa podejścia projektowe, które należy zastosować, aby zminimalizować potencjalne problemy SI — dopasowanie impedancji komponentów oraz trasowanie o kontrolowanej impedancji.

Gdy trasowanie staje się częścią obwodu

Wraz ze wzrostem szybkości przełączania urządzeń rosną również wymagania stawiane projektantowi płytek drukowanych i producentowi. Gdy czas narastania zbocza przełączającego sygnału staje się krótszy niż długość ścieżki PCB, która go przenosi, ścieżkę trzeba traktować jako część obwodu. Ta ścieżka ma impedancję, określaną jako characteristic impedance (Zo).

Najlepszym sposobem zarządzania wpływem tych dodatkowych elementów obwodu jest zaprojektowanie trasowania ścieżki tak, aby impedancja charakterystyczna była stała na całej długości — technika ta nazywa się controlled impedance routing.

Impedancja trasowania ścieżki jest definiowana przez:

• Cross-sectional area of the trace - określane na podstawie szerokości, wysokości (grubości miedzi) oraz nachylenia krawędzi ścieżki powstałych podczas procesu trawienia.
• Distance from the trace to the reference plane(s) - ścieżka powrotna energii sygnału jest równie ważna jak ścieżka samego sygnału. Ta ścieżka powrotna podąża za ścieżką sygnału w sąsiedniej płaszczyźnie odniesienia lub płaszczyznach odniesienia.
• Properties of the surrounding materials - energia sygnału nie jest zawarta wyłącznie w miedzi ścieżki; z powodu efektu naskórkowego przemieszcza się również przez materiał dielektryczny otaczający ścieżkę. Przenikalność materiału dielektrycznego określa, jak bardzo dielektryk wpływa na przepływ tej energii.

   
Kalkulator impedancji Simbeor oblicza szerokość lub szerokości wymagane do uzyskania określonej impedancji.

Czy potrzebuję trasowania o kontrolowanej impedancji?

Pytasz, czy w ogóle trzeba zawracać sobie głowę trasowaniem o kontrolowanej impedancji?

W idealnej sytuacji cała energia wychodząca z pinu wyjściowego komponentu zostałaby sprzężona z podłączoną ścieżką na PCB, przepłynęła przez trasowanie PCB do pinu wejściowego obciążenia na drugim końcu i została przez to obciążenie pochłonięta. Jeśli nie cała energia zostanie pochłonięta przez obciążenie, pozostała energia może zostać odbita z powrotem do trasowania PCB, płynąc do pinu wyjściowego źródła. Ta odbita energia może oddziaływać z pierwotnym sygnałem, dodając się do niego i odejmując od niego (w zależności od polaryzacji energii), co prowadzi do dzwonienia. Jeśli dzwonienie będzie wystarczająco duże, wpłynie na integralność sygnału, powodując nieprzewidywalne, błędne działanie obwodu.

Jak więc stwierdzić, czy może do tego dojść? Jeśli pin źródłowy jest w stanie zakończyć przejście zbocza, zanim sygnał dotrze do pinu obciążenia, istnieją warunki, w których na projekt może wpływać odbita energia. Powszechnie stosowaną praktyczną zasadą do określenia, czy problemy SI są prawdopodobne, jest reguła „1/3 czasu narastania”. Reguła ta mówi, że jeśli ścieżka jest dłuższa niż 1/3 długości odpowiadającej czasowi narastania, mogą wystąpić odbicia (dzwonienie). Jeśli pin źródłowy ma czas narastania 1 nSec, trasa dłuższa niż .33 nSec (około 2 cali w FR4) musi być traktowana jako linia transmisyjna, czyli kandydat do wystąpienia problemów z integralnością sygnału. Jeśli Twoje urządzenia mają taki czas narastania i wiesz, że będziesz mieć trasy o takiej długości, możesz ostatecznie napotkać problemy z integralnością sygnału na PCB.

Jak kontrolować impedancje?

Jak uniknąć sytuacji, w której energia odbija się tam i z powrotem między źródłem a obciążeniem? Można tego uniknąć przez dopasowanie impedancji. Dopasowanie impedancji zapewnia, że cała energia jest sprzężona ze źródła do trasowania, a następnie z trasowania do obciążenia. Trasowanie płytki z uwzględnieniem impedancji określa się jako trasowanie o kontrolowanej impedancji, albo inaczej — płytka, w której impedancje zostały odpowiednio zarządzane, jest nazywana PCB o kontrolowanej impedancji.

Istnieją dwa odrębne elementy niezbędne do uzyskania dopasowania impedancji: pierwszym jest dopasowanie komponentów, drugim — poprowadzenie tras na płytce tak, aby uzyskać wymaganą impedancję.

Dopasowanie impedancji komponentów

Nie da się uzyskać PCB o kontrolowanej impedancji wyłącznie przez samo trasowanie. Najpierw trzeba sprawdzić impedancje komponentów i w razie potrzeby je dopasować.

Najlepiej jest wykrywać sieci, które mogą mieć potencjalne problemy z integralnością sygnału, już na etapie tworzenia schematu, tak aby wszelkie dodatkowe komponenty terminujące mogły zostać uwzględnione przed rozpoczęciem projektowania płytki. Ponieważ piny wyjściowe mają niską impedancję, a piny wejściowe wysoką, prawdopodobnie konieczne będzie dodanie do projektu komponentów terminujących, aby uzyskać dopasowanie impedancji.

Możesz przeprowadzić analizę integralności sygnału swojego projektu na etapie tworzenia schematu. Po uruchomieniu polecenia Tools » Signal Integrity często pojawi się okno dialogowe Errors or Warnings, wskazujące, że nie wszystkim komponentom przypisano modele integralności sygnału. Silnik analizy Signal Integrity automatycznie wybierze domyślne modele na podstawie oznaczeń komponentów; kliknij Continue, aby użyć wartości domyślnych, lub Model Assignments, aby przejrzeć i zmienić modele. Do okna dialogowego Signal Integrity Model Assignments można uzyskać dostęp w dowolnym momencie za pomocą przycisku Model Assignments w panelu Signal Integrity.

Analiza projektu

Po uruchomieniu polecenia Tools » Signal Integrity projekt zostaje przeanalizowany, a wszelkie potencjalnie problematyczne sieci są identyfikowane w panelu Signal Integrity, jak pokazano poniżej.

Testowanie projektu pod kątem potencjalnych problemów z integralnością sygnału podczas tworzenia schematu.

Z panelu można przeprowadzić analizę odbić dla wybranej sieci (lub sieci). Po lewej stronie znajdują się wyniki analizy dla wszystkich sieci w projekcie. Wybierz sieć i kliknij przycisk  (lub kliknij dwukrotnie nazwę sieci), aby przenieść tę sieć do pola Net po prawej stronie panelu, gdzie można przeprowadzić szczegółową analizę tej sieci, obejmującą:

• Sprawdzenie pinów w tej sieci, gdzie pojedyncze kliknięcie umożliwia przejście krzyżowe do tego pinu na schemacie, a podwójne kliknięcie pozwala sprawdzić i skonfigurować model przypisany do tego pinu.
• Włączenie jednej lub większej liczby teoretycznych opcji terminacji dla tej sieci.
• Wykonanie analizy odbić dla sieci, co daje zestaw przebiegów pokazujących zachowanie na każdym pinie w sieci.

Panel pozwala eksperymentować z możliwymi konfiguracjami terminacji i wartościami. Zwróć uwagę, że obszar Termination panelu Signal Integrity pokazany na powyższym obrazie ma włączoną opcję Serial Res. Sekcja panelu poniżej pokazuje rezystor terminacji szeregowej. To tutaj definiuje się minimalne i maksymalne teoretyczne wartości rezystancji terminacji szeregowej, które będą używane do analizy odbić (wyłącz pole wyboru Suggest, aby wprowadzić własne wartości).

Analiza wyników

Po kliknięciu przycisku Reflection Waveforms wykonywana jest dokładna analiza odbić dla tej sieci, a wyniki są prezentowane w nowym oknie przebiegów (*.SDF).

Okno przebiegów będzie zawierać:

• Wykres dla każdej analizowanej sieci; klikaj karty na dole okna, aby przełączać się między wykresami.
• Każdy wykres będzie zawierał przebieg dla każdego pinu w tej sieci, pokazujący zachowanie sygnału na tym pinie.

Poniższe obrazy przedstawiają dwa wykresy wyników dla pinu wejściowego sieci wybranej na obrazie poprzedniego panelu. Pierwszy wykres pokazuje pin wejściowy w sieci bez terminacji; drugi wykres przedstawia sześć przebiegów: jeden dla oryginalnej sieci bez terminacji, a następnie pięć przebiegów z uwzględnieniem teoretycznej rezystancji terminacji szeregowej na pinie źródłowym.

Wykonano pięć przebiegów analizy odbić (Sweep Steps wartość opcji = 5), przy czym teoretyczny rezystor terminujący był zmieniany skokowo od Min = 20 omów do Max = 60 omów. Pięć przebiegów (pierwszy przy 20 omach, ostatni przy 60 omach) jest wymienionych po prawej stronie wykresu. Kliknięcie każdej etykiety podświetla dany wynik i wyświetla wartość teoretycznej rezystancji terminacji w prawym dolnym rogu. Dla tej sieci rezystancja terminacji szeregowej 40 omów dałaby wykres zaznaczony na obrazie po prawej stronie.

Wykres po lewej pokazuje analizę odbić sieci z potencjalnymi problemami integralności sygnału; wykres po prawej przedstawia tę samą sieć po dodaniu teoretycznego rezystora terminacji szeregowej o wartości około 40 omów.

Co determinuje impedancję ścieżki?

Druga część uzyskania PCB o kontrolowanej impedancji polega na takim prowadzeniu połączeń na płytce, aby ścieżki miały zdefiniowaną impedancję. Na impedancję prowadzenia sygnałów wpływa wiele czynników, w tym wymiary ścieżek oraz właściwości materiałów użytych do wykonania PCB.

Edytor PCB zawiera silnik elektromagnetyczny Signal Integrity Simbeor® firmy Simberian. Dokładność modeli Simbeor została zweryfikowana z użyciem zaawansowanych algorytmów analizy 3D full wave, benchmarków oraz walidacji eksperymentalnej. Silnik Simbeor obsługuje wszystkie nowoczesne struktury i materiały płytek.

Wersja Simbeor

Simbeor SFS

Impedancje są obliczane przez Simbeor SFS, quasi-statyczny solver pól. Simbeor SFS to zaawansowany quasi-statyczny, dwuwymiarowy solver pól oparty na metodzie momentów, zweryfikowany pod względem zbieżności, porównań i pomiarów. Solver tworzy siatkę granic dielektryków i przewodników oraz rozwiązuje odpowiednie równania, aby zbudować zależne od częstotliwości macierze RLGC dla równań telegrafistów.

Simbeor SFS nie jest solverem full-wave, ponieważ nie jest to potrzebne do oceny impedancji, opóźnienia ani tłumienia w połączeniach PCB ze względu na quasi-TEM charakter fal propagujących się w takich strukturach. Takie fale można dokładnie symulować przy użyciu parametrów RLGC wyznaczonych przez quasi-statyczny, dwuwymiarowy solver pól.

Unikalną właściwością solvera Simbeor SFS jest obsługa modeli chropowatości przewodników. Należy pamiętać, że nie obsługuje on modelu przewodnika wielowarstwowego (platerowania), a chropowatość jest wspólna dla wszystkich przewodników. Solver jest quasi-statyczny, ponieważ rozwiązanie nie uwzględnia dyspersji wysokoczęstotliwościowej występującej w liniach mikropaskowych (większa koncentracja pól w dielektryku o wyższej stałej dielektrycznej przy wysokich częstotliwościach).

► Dowiedz się więcej o technologii elektromagnetycznej integralności sygnału Simberian

Obsługiwane struktury PCB

Impedancje można obliczać dla następujących struktur PCB:

• Mikropasek
• Stripline symetryczny
• Stripline asymetryczny
• Pojedyncze i różnicowe struktury koplanarne
• Wiele sąsiadujących warstw dielektrycznych o różnych właściwościach dielektrycznych.

Konfigurowanie PCB do prowadzenia ścieżek o kontrolowanej impedancji

Prowadzenie ścieżek o kontrolowanej impedancji polega na skonfigurowaniu wymiarów ścieżek i właściwości materiałów płytki tak, aby uzyskać określoną impedancję. Robi się to w Layer Stack Manager edytora PCB. Aby otworzyć Layer Stack Manager,, wybierz Design » Layer Stack Manager z menu głównego. Layer Stack Manager otwiera się w edytorze dokumentów w taki sam sposób jak arkusz schematu, PCB i inne typy dokumentów.

Szerokość ścieżki wymagana do uzyskania określonej impedancji jest obliczana jako część profilu impedancji, konfigurowanego na karcie Impedance w Layer Stack Manager.

Na podstawie:

• wartości Target Impedance, Target Tolerance i Roughness, które konfigurujesz na karcie Impedance, oraz
• ustawień materiałowych zdefiniowanych na karcie Stackup, w tym:
  • grubości warstwy sygnałowej,
  • grubości otaczających warstw dielektrycznych (odległości od płaszczyzny/płaszczyzn odniesienia), oraz 
  • właściwości materiału dielektrycznego (przenikalność Dk i współczynnik strat Df).

Gdy parametry te są poprawnie skonfigurowane, kalkulator impedancji ma wystarczające informacje, aby obliczyć:

• Szerokość ścieżki
• Obliczoną impedancję (Z)
• Impedancję trybu wspólnego (Zcomm)
• Odchylenie impedancji (Z Deviation)
• Opóźnienie propagacji (Tp)
• Indukcyjność na jednostkę długości (p.u.l.)
• Pojemność na jednostkę długości (p.u.l.)

Obliczone wartości są wyświetlane w sekcji Transmission Line panelu Properties po wybraniu karty Impedance w Layer Stack Manager, jak pokazano poniżej.

Profil impedancji 50Ω zdefiniowany dla pojedynczych sieci prowadzonych na warstwie górnej. Najedź kursorem na obraz, aby wyświetlić ustawienia tego samego profilu dla warstwy L3 (grafika dzięki uprzejmości FEDEVEL Open Source, www.fedevel.com).

Konfigurowanie stosu warstw

Main page: Definiowanie stosu warstw

Warstwy produkcyjne miedzi i dielektryka są konfigurowane na karcie Stackup w Layer Stack Manager.

• Na tej karcie warstwy są dodawane, usuwane i konfigurowane. W projekcie rigid-flex na tej karcie warstwy są również włączane i wyłączane.
• Właściwości aktualnie wybranej warstwy można edytować bezpośrednio w siatce lub w panelu Properties. Kliknij przycisk  u dołu obszaru projektu, aby włączyć panel.
• Kliknij prawym przyciskiem w siatce warstw lub użyj poleceń Edit » Add Layer, aby dodać warstwę. Dodanie warstwy miedzi spowoduje również dodanie warstwy dielektrycznej, gdy sąsiednia istniejąca warstwa także jest warstwą miedzi.
• Jeśli opcja Stack Symmetry jest włączona w sekcji Board panelu Properties, warstwy są dodawane parami dopasowanymi, wyśrodkowanymi względem środkowej warstwy dielektrycznej.
• Materiał warstwy można wpisać w wybranej komórce Material albo wybrać w oknie dialogowym Select Material; kliknij przycisk wielokropka (), aby je otworzyć.
• Do warstwy miedzi można dodać wykończenie powierzchni. Użyj podmenu Add Layer, aby dodać warstwę Surface Finish do aktualnie wybranej warstwy miedzi, a następnie kliknij przycisk wielokropka dla nowej warstwy wykończenia powierzchni, aby wybrać typ wykończenia.
• Wybraną warstwę można przesuwać w górę lub w dół w obrębie warstw tego samego typu za pomocą menu prawego przycisku myszy lub menu Edit.
• Obszar Board panelu Properties zawiera opcje wymuszania Stack Symmetry i Library Compliance. Więcej na ten temat poniżej.
• Obszar Board panelu Properties wyświetla podsumowanie aktualnie wybranego stosu warstw (lub podstosu w przypadku wielostosowego projektu rigid/flex).

Uwagi dotyczące stosu warstw

Podstawowym wymaganiem dla kontroli impedancji jest zapewnienie ścieżki powrotu sygnału pod każdą ścieżką sygnałową. Silnik SI Simbeor obsługuje zarówno warstwy płaszczyzn, jak i warstwy sygnałowe pokryte poligonem. Te warstwy ścieżki powrotnej powinny być rozmieszczone w całym stosie warstw płytki. Idealnie powinny być rozmieszczone tak, aby co najmniej jedna warstwa ścieżki powrotnej sąsiadowała z każdą warstwą sygnałową przenoszącą ścieżki o kontrolowanej impedancji. Sąsiednia warstwa ścieżki powrotnej zapewnia drogę powrotu sygnału i, z powodów, które nie będą tu omawiane, robi to niezależnie od napięcia DC rozprowadzanego przez tę płaszczyznę.

Prąd ścieżki powrotnej płynący przez płaszczyznę będzie próbował podążać tą samą fizyczną drogą co ścieżka na warstwie sygnałowej, dlatego ważne jest, aby unikać wprowadzania nieciągłości, takich jak rozdzielenie lub wycięcie w warstwie ścieżki powrotnej pod krytycznymi ścieżkami sygnałowymi.

Oprócz wybrania odpowiedniej kolejności warstw sygnałowych i płaszczyzn należy również zdefiniować właściwości materiałowe każdej warstwy, w tym:

• Grubość miedzi
• Grubość dielektryka
• Stałą dielektryczną

Wartości te, wraz z szerokością prowadzenia, wpływają na końcową impedancję. Uzyskanie wymaganej impedancji staje się więc procesem dostrajania wszystkich tych parametrów. Pamiętaj, że możliwe wartości grubości miedzi i dielektryka mogą być również ograniczone przez materiały dostępne u producenta PCB.

► Dowiedz się więcej o możliwych stosach warstw

Definiowanie profili impedancji

Silnik Simbeor jest wbudowany w Layer Stack Manager edytora PCB (Design » Layer Stack Manager). Aby skonfigurować stos warstw dla prowadzenia ścieżek o kontrolowanej impedancji, przejdź do karty Layer Stack Manager's Impedance, gdzie możesz dodać i skonfigurować profil impedancji.

Profil impedancji 50Ω zdefiniowany dla pojedynczych sieci prowadzonych na warstwie górnej. Najedź kursorem na obraz, aby wyświetlić ustawienia tego samego profilu dla warstwy L3.

Uwagi dotyczące tworzenia i konfigurowania Profilu impedancji:

1. W Layer Stack Manager przejdź do karty Impedance, jak pokazano powyżej.
2. Kliknij przycisk (lub przycisk , jeśli profil jest już zdefiniowany), aby dodać nowy profil.
3. Zdefiniuj wymagane Type, Target Impedance i Target Tolerance impedancji w panelu Properties. Pole Description jest opcjonalne; będzie wyświetlane wszędzie tam, gdzie wyświetlana jest nazwa Profilu impedancji.
4. Siatka warstw jest podzielona na 2 obszary; warstwy w stackupie są wyświetlane po lewej stronie, a następnie dla każdej warstwy sygnałowej w stackupie po prawej stronie, w obszarze Profilu impedancji, wyświetlana jest odpowiednia warstwa. Użyj pola wyboru warstwy w obszarze Profil, aby włączyć obliczanie impedancji dla tej warstwy. Posługując się powyższym obrazem jako przykładem i odnosząc się do numeru warstwy pokazanego w skrajnej lewej kolumnie, warstwy L1, L3, L10 i L12 mają zaznaczone pole wyboru warstwy, co włącza je do obliczeń impedancji.
5. Po kliknięciu włączonej warstwy w obszarze Profil wszystkie warstwy w stosie warstw zostaną wygaszone z wyjątkiem tych używanych do obliczenia impedancji dla wybranej warstwy sygnałowej (jak pokazano na powyższym obrazie). Edytuj warstwę lub warstwy odniesienia tej warstwy w kolumnach Profil impedancji obszaru Top Ref i Bottom Ref . Zwróć uwagę, że warstwy odniesienia mogą mieć Type warstwy równe Plane lub Signal. Na przykład na powyższym obrazie warstwa L10 w stackupie jest włączona do obliczeń impedancji, z ustawieniem Top Ref na 9-L9, która jest warstwą Plane, oraz Bottom Ref ustawionym na 11-L11, która jest warstwą Signal . Oprogramowanie zakłada, że jeśli warstwa sygnałowa jest używana jako płaszczyzna odniesienia, zawiera ciągłą płaszczyznę miedzi podłączoną do sieci zasilania lub masy.
6. Włącz pole wyboru Impedance Profile dla każdej innej warstwy, która będzie prowadzić trasowanie z tą impedancją, i skonfiguruj płaszczyzny odniesienia. Najedź kursorem na powyższy obraz, aby wyświetlić Profil impedancji S50 dla warstwy L3.
7. Jeśli obliczona szerokość ścieżki trasowania ma wartość, której nie można zamówić, możesz dostroić ustawienia szerokości i odstępu.

Dostrajanie ustawień szerokości i odstępu

Oprogramowanie oblicza szerokość ścieżki na podstawie docelowej impedancji i tolerancji. Nierzadko zdarza się, że obliczona szerokość ścieżki ma wartość, której nie można zamówić, na przykład 0,0683 mm. Producent PCB poinformuje, jakie grubości materiałów są dostępne i jaką dokładność może osiągnąć dla szerokości ścieżek. Następnie proces polega na rozpoczęciu od pożądanych wartości i testowaniu wpływu na obliczone wartości impedancji, gdy wymiary są dostosowywane do dostępnych.

Aby wesprzeć ten proces testowania i dostrajania ustawień, kalkulatory impedancji obsługują obliczenia w przód i wstecz. Trybem domyślnym jest obliczanie w przód (wprowadzasz impedancję, oprogramowanie oblicza szerokość). Ikona  wskazuje obliczaną zmienną.

  Docelowa impedancja 50Ω daje obliczoną w przód szerokość (W1) równą 94,6 µm. Obraz po prawej pokazuje obliczenie wsteczne, gdy szerokość (W1) jest ustawiona na 95 µm.

Aby odwrócić obliczenia i sprawdzić różne szerokości ścieżek dla wybranej warstwy, wpisz nową wartość Width (W1) i naciśnij klawisz Enter na klawiaturze. Obliczone wartości zostaną zaktualizowane tak, aby odzwierciedlać wpływ zmiany na tę szerokość. Kliknij przycisk  , aby przywrócić kalkulator do trybu obliczeń w przód. Wprowadzenie nowej wartości do Width (W2) spowoduje zmianę wartości Etch.

Aby przeanalizować wyniki dla linii transmisyjnej pary różnicowej, wskaż obliczaną zmienną — Trace Width albo Trace Gap — klikając odpowiedni przycisk . Edytuj drugą zmienną, aby zmienić Target Impedance, lub alternatywnie zmień Target Impedance, aby sprawdzić wpływ na drugą zmienną.

Współczynnik trawienia

Ścieżki sygnałowe na PCB są wytwarzane przez wytrawianie niepożądanej miedzi. Ponieważ środek trawiący zaczyna usuwać miedź od powierzchni, ta miedź pozostaje dłużej w kontakcie z wytrawiaczem. W rezultacie gotowe krawędzie ścieżki będą miały nachylenie, co zmniejsza pole przekroju gotowej ścieżki, jak pokazano na poniższym obrazie.

Pole miedzi utracone na krawędziach ścieżki (na obu krawędziach) podczas trawienia = X * Y

Wielkość nachylenia jest określana jako Współczynnik trawienia, gdzie:

Etch Factor = Y/X

Jeśli Y = X, to Etch Factor = 1

Odnosząc się do obrazu pokazanego w panelu Properties:

Najedź kursorem na ?, aby wyświetlić wzór.

Standardowa definicja Współczynnika trawienia określa go jako stosunek  trace thickness / amount of over-etching. Daje to następujący wzór:

Etch Factor = T/[0.5(W1-W2)]

Wadą tego podejścia jest to, że aby określić brak nadtrawienia (co oznacza, że krawędzie ścieżki są pionowe), trzeba byłoby wprowadzić dla współczynnika trawienia wartość inf (nieskończoność). Aby uprościć określanie wielkości trawienia, wzór został odwrócony, tak aby można było wprowadzić wartość 0 (zero), wskazującą brak nadtrawienia.

Etch = [0.5(W1-W2)]/T

Orientacja miedzi

Innym szczegółem produkcyjnym mającym wpływ na współczynnik trawienia jest orientacja miedzi. Ścieżki PCB są tworzone przez wytrawianie niepożądanej miedzi z ciągłego arkusza miedzi laminowanego na podłożu dielektrycznym. Orientacja miedzi określa kierunek, w którym miedź wystaje od tego podłoża. Można też o niej myśleć jako o kierunku, z którego miedź jest trawiona — od góry lub od dołu.

  Kliknij pole wyboru Trace Inverted, aby przełączyć orientację miedzi z Above na Below.

Chropowatość powierzchni przewodnika

Powierzchnia każdej warstwy miedzi w obwodzie drukowanym ma pewien stopień chropowatości. Podczas produkcji PCB powierzchnia warstw miedzi jest poddawana obróbce w celu zwiększenia chropowatości, aby poprawić przyczepność między warstwami miedzi i dielektryka. Ta chropowatość powierzchni staje się istotnym czynnikiem wpływającym na impedancję przewodnika przy szybkościach przełączania powyżej 10 GB/s. Dzięki szeroko zakrojonym badaniom i analizom eksperci branżowi doszli do wniosku, że chropowatość powierzchni można modelować za pomocą współczynnika korekcji chropowatości wyprowadzonego z wartości Surface Roughness i Roughness Factor.

Roughness ustawienia są dostępne w trybie Layer Stack Manager panelu Properties . Te parametry są używane wyłącznie dla warstw przewodzących.

Chropowatość powierzchni jest uwzględniana w obliczaniu impedancji charakterystycznej.

Chropowatość:

• Model Type - preferowany model do obliczania wpływu chropowatości powierzchni (więcej informacji o różnych modelach znajduje się w artykułach poniżej). Dotyczy wszystkich warstw miedzi w substacku.

• Surface Roughness - wartość chropowatości powierzchni (dostępna u producenta). Wprowadź wartość między 0 a 10 µm, domyślnie 0,1 µm

• Roughness Factor - charakteryzuje oczekiwany maksymalny wzrost strat przewodnika spowodowany efektem chropowatości. Wprowadź wartość między 1 a 100; wartość domyślna to 2.

Dalsza lektura

• Practical methodology for analyzing the effect of conductor roughness on signal losses and dispersion in interconnects: Y. Shlepnev, C. Nwachukwu, DesignCon2012.
• Unified approach to interconnect conductor surface roughness modeling: Y. Shlepnev, 2017 IEEE 26th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS2017)

Obsługa struktur linii transmisyjnych koplanarnych

Kalkulator impedancji w Layer Stack Manager obsługuje pojedyncze i różnicowe struktury koplanarne. Utwórz nowy profil impedancji, a następnie wybierz Single-Coplanar lub Differential-Coplanar z listy rozwijanej Type Profil impedancji.

Praca ze strukturami koplanarnymi:

• Tak jak w przypadku standardowych impedancji pojedynczych i różnicowych, wartości dla każdej zmiennej są automatycznie obliczane na podstawie zdefiniowanych przez użytkownika Target Impedance i Target Tolerance oraz właściwości fizycznych warstw płytki. Te automatycznie obliczone wartości można dostosować, wprowadzając nowe wartości do pól edycyjnych trybu Layer Stack Manager panelu Properties.
• Aby wskazać sieci sygnałowe, które mają być prowadzone jako struktura koplanarna, skonfiguruj regułę projektową Routing Width (lub Differential Pairs Routing) z włączoną opcją Use Impedance Profile i wybranym wymaganym profilem impedancji koplanarnej.
• Struktury koplanarne wymagają płaszczyzny odniesienia po obu stronach ścieżki sygnałowej; można ją utworzyć za pomocą poligonu, który umieścisz, lub — jeśli dodane są przelotki stitching — poleceniem Add Shielding to Net (więcej informacji poniżej). Jeśli umieścisz polygon, odstęp między tym polygonem a ścieżką sygnałową jest definiowany przez wartość Clearance (S) określoną przez kalkulator impedancji Simbeor (wyświetlaną w panelu Properties, pokazanym na ilustracjach powyżej i poniżej). Skonfiguruj regułę projektową Clearance design rule, aby kontrolować odstęp między polygonem odniesienia a ścieżką sygnałową (show image).
• Powszechną praktyką jest dodanie ogrodzenia z przelotek wzdłuż każdej strony ścieżki sygnałowej, gdy struktura koplanarna jest uziemiona. Użyj do tego polecenia Tools » Via Stitching/Shielding » Add Shielding to Net w edytorze PCB. Oprócz rozmieszczania przelotek, po włączeniu opcji Add shielding copper to polecenie może również umieścić polygon wokół prowadzenia sygnału, aby objąć ogrodzenie z przelotek, jak pokazano na ilustracji po prawej poniżej.
  ► Dowiedz się więcej o Via Shielding

  Kalkulator impedancji określa właściwości sygnału i odstępy (pierwsza ilustracja); użyj tego odstępu w ustawieniu Distance funkcji via shielding.

Wybór materiału warstwy

W projekcie z kontrolowaną impedancją wybór materiałów użytych w stosie warstw jest bardzo ważny.

Na przykład najczęściej stosowanym materiałem do produkcji PCB jest żywica epoksydowa wzmacniana włóknem szklanym (fiberglass), z folią miedzianą połączoną z każdą stroną. Gęstość splotu tkaniny z włókna szklanego wpływa na wartość i stabilność stałej dielektrycznej Dk (przenikalności) oraz współczynnika strat Df. Tkany materiał z włókna szklanego jest otoczony żywicą — procentowa zawartość żywicy również ma znaczenie dla właściwości materiału.

Dostępny jest szeroki zakres splotów włókna szklanego. Aby pomóc zapewnić przewidywalność i parametry materiałów na bazie włókna szklanego stosowanych w produkcji PCB, organizacja IPC opracowała standard dla splotów:

IPC standard IPC-4412B: Specification for Finished Fabric Woven from "E" Glass for Printed Boards

Biblioteka materiałów

Jako projektant możesz albo bezpośrednio edytować właściwości materiału w Layer Stack Manager , albo wybrać materiały z Altium Material Library.

Całą bibliotekę można przeglądać (i rozszerzać) w oknie dialogowym Altium Material Library dialog (Tools » Material Library).

Materiały są zorganizowane w kategorie zastosowań, dostępne poprzez strukturę drzewa po lewej stronie okna dialogowego. Poniżej tego poziomu każda kategoria zastosowania jest podzielona na kategorie funkcjonalne, takie jak Conductive layer material, Dielectric layer material, i Surface Layer Material iw kategorii PCB layer material.

Dodawanie, zapisywanie i wczytywanie materiałów

Nowy materiał można dodać do biblioteki, gdy w drzewie wybrana jest konkretna kategoria materiału. Materiały zdefiniowane w zewnętrznej bibliotece materiałów można wczytać (przycisk Load), a materiał zdefiniowany przez użytkownika, dodany w oknie dialogowym Altium Material Library, można również zapisać do biblioteki użytkownika (przycisk Save). Zapisywany jest tylko materiał zdefiniowany przez użytkownika.

Dodawanie niestandardowych właściwości do materiału

Do materiałów opisanych w bibliotece można dodawać właściwości niestandardowe (materiały domyślne i zdefiniowane przez użytkownika). Aby dodać właściwość niestandardową, najpierw wybierz właściwy węzeł w drzewie po lewej stronie, aby określić materiał(y), do których ma zostać dodana, a następnie kliknij przycisk , aby otworzyć okno dialogowe Material Library Settings.

Następnie wymaganą wartość można dodać do wybranego materiału w oknie dialogowym Altium Material Library; wybierz wiersz i kliknij przycisk Edit.

Panel Properties

Gdy aktywna jest karta Impedance  dokumentu Layer Stack, panel Properties umożliwia skonfigurowanie wymagań profilu impedancji. Następnie wymagany profil impedancji można wybrać w regułach projektowych Routing Width lub Differential Pairs Routing.

• Impedance Profile
  • Description – wprowadź znaczący opis. To pole jest opcjonalne i będzie wyświetlane wszędzie tam, gdzie wyświetlana jest nazwa profilu impedancji.
  • Type – użyj listy rozwijanej, aby wybrać typ impedancji. Dostępne opcje to Single, Differential, Single-Coplanar i Differential-Coplanar.

• Target Impedance – wprowadź impedancję, którą chcesz uzyskać.
• Target Tolerance – wprowadź tolerancję, którą chcesz uzyskać. Powinieneś skonsultować się z producentem PCB, aby ustalić realistyczną wartość tolerancji, jaką jest on w stanie zapewnić.
• Transmission Line
  • Trace inverted – włącz tę opcję, aby odwrócić ścieżkę, jak pokazano w panelu Properties. Ta opcja jest taka sama jak opcja Copper Orientation wyświetlana, gdy aktywna jest karta Stackup, i określa kierunek, w którym miedź jest laminowana na rdzeń. Orientacja miedzi definiuje kierunek, w którym miedź wystaje od danego podłoża. Można też myśleć o tym jako o kierunku, z którego miedź jest trawiona — od góry albo od dołu.
  • Etch – Etch Factor to = T/[(W1-W2)/2], co zmniejsza całkowite pole przekroju ścieżki o kwadrat grubości miedzi. Skonsultuj się z producentem płytki, aby uzyskać informacje o Etch powstającym w jego procesach.

• Width (W1) / (W2) – W1 to szerokość prowadzonej ścieżki, a W2 to szerokość górnej powierzchni tej ścieżki po wytrawieniu, z uwzględnieniem współczynnika Etch. Dostępna jest funkcja obliczeń w przód/wstecz dla szerokości ścieżki. Domyślnie szerokość jest obliczana na podstawie wprowadzonej wartości Target Impedance (obliczanie w przód). Ta szerokość może być wartością, której producent nie będzie w stanie uzyskać, na przykład 5.978, i może oczekiwać bardziej praktycznej wartości, takiej jak 6.0. Możesz wpisać 6.0 w polu Width i nacisnąć Enter na klawiaturze, aby przeliczyć obliczane wartości (Impedance, Deviation itd.). Przycisk zmieni kolor na szary (stanie się nieaktywny) i przejdziesz do trybu obliczania wstecz. Jeśli klikniesz przycisk, aby go uaktywnić, ponownie wrócisz do trybu obliczania w przód, a Width (W1) wróci do wartości obliczonej. Ta funkcja pozwala analizować realistyczne, możliwe do wykonania szerokości ścieżki. Ręczne wprowadzenie wartości dla W2 spowoduje aktualizację etch factor tak, aby pasował.
• Impedance – oprogramowanie oblicza impedancję na podstawie właściwości materiałów użytych do wykonania płytki (miedź, rdzeń i prepreg) oraz pola przekroju ścieżki (określonego przez szerokość, grubość i etch factor ścieżki).
• Deviation – jest to miara różnicy między tym, co chciałeś uzyskać (impedancja docelowa), a tym, co otrzymałeś (impedancja obliczona). Oprogramowanie oblicza odchylenie impedancji (to, co faktycznie uzyskasz na podstawie wprowadzonych materiałów i wymiarów) na podstawie właściwości materiałów użytych do wykonania płytki (miedź, rdzeń i prepreg) oraz pola przekroju ścieżki (określonego przez szerokość, grubość i etch factor ścieżki).
• Delay – jest to czas potrzebny na przebycie sygnału od nadajnika do odbiornika.
• Inductance – kalkulator impedancji używa wartości Impedance do obliczenia indukcyjności na jednostkę długości.
• Capacitance – kalkulator impedancji używa wartości Impedance do obliczenia pojemności na jednostkę długości.

• Board
  • Stack Symmetry – włącz, aby dodawać warstwy w dopasowanych parach, wyśrodkowanych względem środkowej warstwy dielektryka. Po włączeniu stos warstw jest natychmiast sprawdzany pod kątem symetrii względem centralnej warstwy referencyjnej dielektryka. Jeśli dowolna para warstw równoodległych od centralnej warstwy referencyjnej dielektryka nie jest identyczna, otworzy się okno dialogowe Stack is not symmetric dialog.
  • Library Compliance – po włączeniu, dla każdej warstwy wybranej z Material Library, bieżące właściwości warstwy są sprawdzane względem wartości definicji tego materiału w bibliotece.

• Substack – te informacje dotyczą aktualnie wybranego substacku (warstwy, dielektryk, grubości itd.). Gdy przełączasz się z jednego substacku na inny, informacje te będą odpowiednio aktualizowane (dla aktualnie wybranego substacku).

• Stack Name – wprowadź znaczącą nazwę podstosu. To pole jest przydatne, gdy region stackupu X/Y ma przypisany podstos warstw.
• Is Flex – włącz, jeśli podstos jest elastyczny.
• Layers – łączna liczba warstw.
• Dielectrics – łączna liczba dielektryków.
• Conductive Thickness – grubość warstwy(‑w) przewodzącej(‑ych). Miedziane warstwy sygnałowe są określane jako warstwy przewodzące.
• Dielectric Thickness – grubość warstwy(‑w) dielektrycznej(‑ych).
• Total Thickness – całkowita grubość płytki.

• Other
• Roughness – pokazuje chropowatość warstw przewodzących.
  • Model Type – preferowany model do obliczania wpływu chropowatości powierzchni (więcej informacji o różnych modelach znajduje się w artykułach poniżej). Dotyczy wszystkich warstw miedzi w stosie (czy powinno to dotyczyć podstosu?).
  • Surface Roughness – wartość chropowatości powierzchni (dostępna u producenta PCB). Wprowadź wartość od 0 do 10 µm, domyślnie 0,1 µm
  • Roughness Factor – charakteryzuje oczekiwany maksymalny wzrost strat przewodnika spowodowany efektem chropowatości. Wprowadź wartość od 1 do 100; domyślna to 2.

Konfigurowanie reguł projektowych

Impedancja ścieżki jest określana przez szerokość i wysokość ścieżki oraz właściwości otaczających materiałów dielektrycznych. Na podstawie właściwości materiałów zdefiniowanych w Layer Stack Manager wymagane szerokości trasowania są obliczane podczas tworzenia każdego profilu impedancji. W zależności od właściwości materiałów szerokość może się zmieniać wraz ze zmianą warstwy trasowania. To wymaganie, polegające na zmianie szerokości przy zmianie warstw trasowania, jest automatycznie obsługiwane przez odpowiednią regułę projektową trasowania skonfigurowaną w PCB Rules and Constraints Editor (Design » Rules).

W większości projektów płytek określony zestaw sieci jest prowadzony z kontrolowaną impedancją. Typowym podejściem jest utworzenie klasy sieci lub klasy par różnicowych obejmującej te sieci, a następnie utworzenie reguły trasowania ukierunkowanej na tę klasę, jak pokazano na ilustracjach poniżej.

Zwykle ręcznie definiuje się Min, Max i Preferred Widths, albo w górnych ustawieniach ograniczeń, aby zastosować je do wszystkich warstw, albo indywidualnie dla każdej warstwy w siatce warstw. W przypadku trasowania z kontrolowaną impedancją zamiast tego należy włączyć opcję Use Impedance Profile, a następnie wybrać z listy rozwijanej wymagany Profil Impedancji. Po wykonaniu tej czynności region Constraints reguły ulegnie zmianie. Pierwszą zauważalną zmianą będzie to, że region dostępnych warstw nie będzie już pokazywał wszystkich warstw sygnałowych na płytce. Będzie teraz pokazywał tylko warstwy włączone w wybranym Profilu Impedancji. Wartości Preferred Width (oraz odstęp pary różnicowej) zostaną zaktualizowane tak, aby odzwierciedlać szerokości (i odstępy) obliczone dla każdej warstwy. Tych wartości Preferred nie można edytować, ale wartości Min i Max można. Ustaw je odpowiednio na mniejsze/większe wartości. Sieci można następnie interaktywnie trasować w zwykły sposób.

Reguła projektowa szerokości trasowania

Dla sieci jednostronnych szerokość trasowania jest definiowana przez regułę projektową Routing Width.

Po wybraniu opcji Use an Impedance Profile dostępne warstwy i wartości Preferred Width są kontrolowane przez wybrany profil.

Reguła projektowa trasowania par różnicowych

Trasowanie par różnicowych jest kontrolowane przez regułę projektową Differential Pair Routing.

Dla pary różnicowej dostępne warstwy, Preferred Width oraz Preferred Gap są kontrolowane przez wybrany profil.

► Dowiedz się więcej o Differential Pair Routing

Reguła projektowa ścieżki powrotnej

Przerwy lub przewężenia w ścieżce powrotnej mogą być wykrywane przez regułę projektową Return Path design rule. Reguła projektowa Return Path sprawdza ciągłość ścieżki powrotu sygnału na wskazanych warstwach odniesienia powyżej lub poniżej sygnału(‑ów) objętych regułą. Ścieżka powrotna może być utworzona przez wypełnienia, regiony i polygon pours umieszczone na referencyjnej warstwie sygnałowej lub warstwie plane.

Warstwy ścieżki powrotnej to warstwy odniesienia zdefiniowane w Impedance Profile wybranym w regule projektowej Return Path. Warstwy te są sprawdzane, aby upewnić się, że wzdłuż ścieżki sygnału istnieje określona wartość Minimum Gap (szerokość poza krawędzią sygnału). Dodaj nową regułę projektową Return Path w kategorii reguł High Speed.

Warstwy ścieżki powrotnej są zdefiniowane w wybranym Impedance Profile, a szerokość ścieżki (poza krawędzią sygnału) jest definiowana przez Minimum Gap.

Poniższy obraz przedstawia błędy ścieżki powrotnej wykryte dla sygnału, NetXz ustawieniem Minimum Gap równym 0.1mm. Łatwiej może być zlokalizować błędy Return Path, konfigurując DRC Violation Display Style tak, aby pokazywał Violation Details, ale nie Violation Overlay ( show image) w oknie dialogowym Preferences. Dzięki temu podświetlane są dokładne miejsca, w których reguła nie została spełniona, a nie całe obiekty naruszające regułę. 

► Dowiedz się więcej o High Speed Design in Altium Designer

Trasowanie sieci z wymaganą impedancją

Podczas trasowania płytki i zmiany warstw oprogramowanie automatycznie dostosuje szerokość ścieżki do rozmiaru wymaganego do uzyskania określonej impedancji. To interaktywne trasowanie z kontrolowaną impedancją znacząco upraszcza projektowanie PCB z kontrolowaną impedancją.

Dostrajanie długości ścieżek

Dwa z głównych wyzwań podczas trasowania projektu wysokiej prędkości to kontrolowanie impedancji ścieżek oraz dopasowanie długości krytycznych sieci. Trasowanie z kontrolowaną impedancją zapewnia, że sygnał opuszczający pin wyjściowy jest prawidłowo odbierany przez docelowe piny wejściowe. Dopasowanie długości ścieżek zapewnia, że sygnały krytyczne czasowo docierają do swoich pinów docelowych w tym samym czasie. Dostrajanie i dopasowywanie długości ścieżek jest również istotnym elementem trasowania par różnicowych.

Do trasowania dodano wzory akordeonowe, aby zapewnić dopasowane długości par różnicowych.

Polecenia Interactive Length Tuning i Interactive Diff Pair Length Tuning (menu Route) zapewniają dynamiczny sposób optymalizacji i kontroli długości sieci lub par różnicowych, umożliwiając wstawianie wzorów falowych o zmiennej amplitudzie (akordeonów) zgodnie z dostępną przestrzenią, regułami i przeszkodami w projekcie.

► Dowiedz się więcej o Length Tuning

Testowanie integralności sygnałowej trasowanej płytki

Tak samo jak testowano sieci podczas tworzenia schematu przy założonej długości trasowania i impedancji trasowania, po zakończeniu trasowania należy powtórzyć ten proces na płytce, aby sprawdzić potencjalne niedopasowania impedancji i problemy z odbiciami. Uruchom polecenie Signal Integrity z menu Tools edytora PCB. Ponieważ PCB jest częścią projektu, do obliczenia impedancji używanych w testach integralności sygnałowej zostaną wykorzystane właściwości materiałów i wymiary zdefiniowane w Layer Stack Manager oraz rzeczywiste szerokości ścieżek na płytce.

Uzyskanie określonych impedancji

Poza iteracyjnym procesem dostrajania wymiarów, który przeprowadza się w celu uzyskania poprawnych impedancji, istnieją także inne czynniki wpływające na końcową impedancję uzyskaną na wyprodukowanej PCB. Należą do nich spójność i stabilność materiału dielektrycznego użytego w PCB, a także powtarzalność i jakość procesu trawienia. Jeśli potrzebujesz PCB z kontrolowaną impedancją, powinieneś omówić to z producentem PCB. Niektórzy producenci mogą doradzić w zakresie geometrii ścieżek, jeśli dostarczysz im preferowany stackup. Wielu z nich może również dołączyć kupon testowy impedancji do każdego produkowanego panelu — można go wykorzystać do pomiaru rzeczywistych impedancji uzyskanych na płytce.

Dodatkowe materiały i zasoby

Ten artykuł stanowi wprowadzenie do zagadnień integralności sygnałowej i projektowania PCB z kontrolowaną impedancją. Skorzystaj z poniższych linków, aby dowiedzieć się więcej i uzyskać dostęp do zasobów opracowanych przez uznanych ekspertów branżowych.

• http://www.speedingedge.com/
• http://www.sigcon.com/
• http://www.bethesignal.com
• http://www.epanorama.net/links/basics.html#highspeed