Search In: Doc:Documentation: Altium Designer
Altium DesignerAltium 365Altium MCAD CoDesignerAltium On-Prem Enterprise ServerAltium CircuitMakerAltium CircuitStudioCompany DashboardAltium Infrastructure ServerAltium Developer Center
Close
Search Search on Documentation
Documentation Altium Designer 기술문서 PCB 레이아웃 PCB 설계 마무리하기

비아 스티칭 및 비아 차폐 추가하기

Updated: July 07, 2026

비아 스티칭은 서로 다른 레이어의 더 큰 구리 영역들을 서로 연결하는 데 사용하는 기법으로, 보드 구조를 관통하는 강력한 수직 연결을 사실상 형성하여 낮은 임피던스를 유지하고 리턴 루프를 짧게 유지하는 데 도움이 됩니다. 비아 스티칭은 그렇지 않으면 고립될 수 있는 구리 영역을 해당 넷에 다시 연결하는 데에도 사용할 수 있습니다.

비아 실딩은 기능이 다릅니다. RF 설계에서는 RF 신호를 전달하는 배선 경로에서 누화와 전자기 간섭을 줄이는 데 사용됩니다.  비아 실드(via shield)는 비아 펜스(via fence) 또는 피켓 펜스(picket fence)라고도 하며, 신호의 라우팅 경로를 따라 한 줄 이상의 비아를 배치하여 만듭니다. Altium Designer에서는 이를 비아 실딩이라고 부릅니다.

Altium Designer는 비아 스티칭과 비아 실딩을 모두 지원합니다. 스티칭 비아 또는 실딩 비아를 추가하는 과정이 비슷하므로, 이 페이지에서는 두 주제를 모두 다룹니다.

비아 스티칭은 보드를 관통하는 강력한 수직 연결을 형성하여 임피던스를 유지하고 리턴 루프를 단축하는 데 도움을 줍니다.

비아 실딩은 넷을 누화와 전자기 간섭으로부터 보호하기 위한 "펜스"를 만드는 데 사용됩니다.

 

스티칭 비아 추가

비아 스티칭은 후처리 방식으로 실행되며, 비어 있는 구리 영역을 스티칭 비아로 채웁니다. 비아 스티칭이 가능하려면 서로 다른 레이어에 지정된 넷에 연결된 구리 영역이 겹쳐 있어야 합니다. 지원되는 구리 영역에는 Fills, Solid Regions, Polygons 및 Power Planes가 포함됩니다.

넷에 스티칭 비아를 추가하려면 메뉴에서 Tools » Via Stitching/Shielding » Add Stitching to Net 명령을 선택합니다. 그러면 Add Stitching to Net 대화상자가 열리고, 여기서 Net, Stitching Parameters 및 Via Style를 지정합니다. OK 버튼을 클릭하면 스티칭 알고리즘이 선택한 넷에 연결된 모든 필, 솔리드 리전, 폴리곤, 파워 플레인을 식별하고, 지정된 비아 및 스티칭 패턴을 사용해 보드를 통해 서로 연결하려고 시도합니다.  

새 스티칭 비아 세트는 Add Stitching to Net 대화상자에서 구성하며, 기존 비아 세트는 Via Stitching 대화상자() 또는 Properties 패널()에서 편집합니다. 이 세 가지의 모든 필드는 아래에서 설명합니다.

비아 스티칭 관련 참고 사항

  • 먼저 스티칭에 사용할 Net을 선택하세요. 이는 Load values from Routing Via Style Rule 버튼을 클릭하는 동작과 같은 다른 옵션의 동작에 영향을 미치기 때문입니다. 디자인 공간에서 이미 넷이 선택되어 있으면 Add Stitching to Net 대화상자를 열 때 해당 넷이 자동으로 선택됩니다.

  • 실드 비아는 VSn: Via Stitching으로 식별되며, 숫자 값 n은(는) 이 비아가 동일한 숫자 식별자를 가진 다른 비아들과 같은 비아 스티칭 유니온에 속함을 나타냅니다.

  • 비아 연결 스타일(릴리프 또는 직접 연결)은 다음에 따라 결정됩니다. 폴리곤의 경우 해당 Polygon Connect Style 설계 제약, 전원 플레인의 경우 해당 Plane Connect Style 설계 제약이 적용되며, 솔리드 영역과 필의 경우 직접 연결이 사용됩니다.

  • 스티칭이 완료되면, 비아가 릴리프 연결 스타일로 접속되는 영향을 받는 모든 폴리곤을 다시 포어해야 합니다.

  • 각 스티칭 비아 세트는 유니온에 추가됩니다. 이러한 유니온을 확인하려면 PCB 패널을 Unions 모드로 설정하십시오().

  • 스티칭 비아 세트를 편집하려면, 세트 내 아무 비아나 더블클릭하여 Via Stitching 대화상자를 열거나, 더블클릭 시 열리도록 설정된 경우 Properties 패널을 여십시오(). 또는 하나 이상의 스티칭 비아를 포함하도록 선택 내부 사각형(왼쪽에서 오른쪽으로)을 드래그한 다음, Properties 패널에서 설정을 편집할 수도 있습니다.

  • 비아 세트는 Tools » Via Stitching » Remove Via Stitching Group 명령을 실행한 다음 그룹 내 아무 비아나 클릭하여 제거할 수 있습니다. 

  • 비아 스티칭 알고리즘은 폴리곤, 필, 솔리드 영역 및 전원 플레인을 다음과 같이 처리합니다.

    1. 같은 넷에 있는 폴리곤, 영역 및 필은 서로 다른 레이어에서 겹치는 곳마다 스티칭됩니다. 해당 영역 내에서 다른 넷의 폴리곤, 영역 또는 필이 겹치는 경우(다른 레이어에서), 그 영역에는 스티칭이 적용되지 않습니다. 다른 넷의 겹치는 플레인 영역은 그대로 통과됩니다.

    2. 대상 넷의 겹치는 플레인 영역은, 다른 넷에 연결된 플레인 영역(다른 레이어에 있음)의 존재 여부와 관계없이 항상 스티칭됩니다. 동일한 영역에서 폴리곤, 영역 또는 필이 겹치는 경우에는 위의 규칙 1이 적용됩니다.

      To summarize these two rules - 다른 레이어에서, 다른 넷의 플레인 레이어는 항상 스티칭 비아에 의해 펀치스루되지만, 다른 넷의 폴리곤, 영역 또는 필은 그렇지 않습니다. 설계에 스티칭 비아가 필요한 영역 내에 다른 넷의 폴리곤이 포함되어 있다면, 해당 폴리곤을 일시적으로 shelve한 후 스티칭 비아를 정의하고, 그 다음 다시 un-shelve하여 폴리곤을 재포어하십시오. shelving and re-pouring polygons에 대해 자세히 알아보십시오. 

비아 스티칭 영역 수정

비아 스티칭의 각 고유 영역에 있는 비아 세트는 union으로 묶입니다. 전체 유니온을 이동할 수 있으며, 영역 크기도 조정할 수 있습니다.

왼쪽에서 오른쪽으로 선택 창을 드래그하여 스티칭 영역을 선택한 다음, 올바른 커서가 표시되도록 마우스를 위치시켜 이동하거나 크기를 조정하십시오.

넷에 실드 비아 추가

비아 실딩은 인접 신호로부터 발생할 수 있는 간섭이나 커플링으로부터 넷을 격리하는 데 사용됩니다. 실드 비아의 간격은 보호하려는 최고 주파수에 맞게 설정되어야 합니다. 실드의 올바른 설계는 매우 중요합니다. 간격이 인접 신호의 공진 주파수에 해당할 경우, 잘못 설계된 펜스는 오히려 EMI 문제를 유발할 수 있습니다. 이에 대해서는 Notes about Via Shielding 섹션에서 더 자세히 설명합니다.

라우팅된 넷 주위에 비아 실드를 배치하려면, 메뉴에서 Tools » Via Stitching/Shielding » Add Shielding to Net 명령을 선택하십시오. 그러면 Add Shielding to Net 대화상자가 나타나며, 여기에서 필요에 따라 Net to Shield, 기타 Shielding Parameters, 기준 Net, 그리고 Via Style를 구성할 수 있습니다. 비아는 선택한 넷의 양쪽을 따라, 해당 설계 규칙을 준수하는 비아를 배치할 수 있는 모든 위치에 배치됩니다.

새 실드 비아 세트는 Add Shielding to Net 대화상자에서 구성하며, 기존 비아 세트는 Via Shielding 대화상자() 또는 Properties 패널()에서 편집합니다.  이 세 가지의 필드는 아래에 설명되어 있습니다.

비아 실딩에 대한 참고 사항

  • 먼저 실딩할 Net을 선택하세요. 이 선택은 Load values from Routing Via Style Rule 버튼 클릭과 같은 다른 옵션의 동작에 영향을 줍니다. 디자인 공간에서 이미 넷이 선택되어 있으면 Add Shielding to Net 대화상자를 열 때 해당 넷이 자동으로 선택됩니다.

  • 실드 비아는 VSHn로 식별됩니다: Via SHielding. 여기서 숫자 값 n는 이 비아가 동일한 숫자 식별자를 가진 다른 비아들과 같은 비아 실딩 유니온에 속함을 나타냅니다.

  • 비아 연결 스타일(릴리프 또는 직접 연결)은 다음에 의해 정의됩니다. 폴리곤의 경우 적용 가능한 Polygon Connect Style 설계 제약조건, 전원 플레인의 경우 적용 가능한 Plane Connect Style 설계 제약조건입니다.

  • 스티칭이 완료되면, 적용 가능한 Polygon Connect Style 설계 규칙이 릴리프 연결 스타일을 지정하는 영향받은 모든 폴리곤을 다시 포어해야 합니다.

  • 각 실드 비아 세트는 유니온에 추가됩니다. 이 유니온을 확인하려면 PCB 패널을 Unions 모드로 설정하세요 ().

  • 실드 비아 세트를 편집하려면, 세트 안의 아무 비아나 더블클릭하여 Via Shielding  대화상자를 열거나, 더블클릭 시 열리도록 설정된 경우 Properties 패널을 여세요 (). 또는 하나 이상의 실드 비아를 포함하도록 선택 범위 사각형을 왼쪽에서 오른쪽으로 드래그한 다음, Properties 패널에서 설정을 편집할 수도 있습니다.

  • 비아 세트는 Tools » Via Stitching/Shielding » Remove Via Shielding Group 명령을 실행한 뒤 그룹 내 아무 비아나 클릭하여 제거할 수 있습니다.

  • 부분 넷 실딩 또는 다중 넷 실딩을 수행할 수 있습니다.

    • 전체 넷을 실딩하고 싶지 않다면, 먼저 필요한 트랙 세그먼트를 선택한 다음 Selected Objects 옵션을 활성화한 상태에서 실딩하세요.

    • 인접한 여러 넷을 실딩하려면 디자인 공간에서 해당 넷들을 선택한 다음 Selected Objects 옵션을 활성화한 상태에서 실딩하세요.

    • 차동 페어는 다중 넷 Selected Objects 기법을 사용해 실딩할 수도 있고, Net to Shield 드롭다운에서 차동 페어 넷 중 하나를 선택하는 방식으로도 실딩할 수 있습니다.

  • Add shielding copper 옵션을 사용하면 실드 비아를 둘러싸는 폴리곤을 추가할 수 있고, Add clearance cutout 옵션을 함께 사용하면 폴리곤을 비아만 딱 감싸도록 잘라낼 수 있습니다. 이러한 옵션에 대한 자세한 내용은 아래의 Including Shielding Copper with the Shielding Vias 항목을 참조하세요.

실드 비아의 크기와 배치는 정확한 공식이 있는 것은 아니지만, 실험적 검증을 통해 정립된 가이드라인이 있습니다. 

  • M K Armstrong는 "PCB design techniques for lowest-cost EMC compliance Part 1"이라는 논문에서 다음을 권장합니다.

"스티칭 간격은 λ/20 이하로 하고, 스텁 길이도 이보다 길지 않게 할 것. 이는 다층 설계에서 어떤 그라운드 필이든 그라운드 플레인에 스티칭할 때 적용하기에 매우 좋은 규칙입니다. λ는 설계에서 가장 중요한 최고 주파수의 파장이며(알 수 없으면 1GHz로 가정), 다음과 같습니다.

f = C / λ

참고: FR4 유전체 PCB를 통해 전파되는 EM 복사의 경우 C(광속)는 자유공간 속도의 약 60% 정도입니다."

  • 아래에 참조된 토론 포럼(5) 에서 언급했듯이, 온보드 안테나가 있는 PCB의 경우 "비아 간 거리는 공진 파장의 최대 1/4이어야 합니다." 

  • 해당 포럼 토론(5)에서는 또한 기술 노트를 인용하며, "일반적인 경험칙은 스티치 비아 간격을 λ/10 이하로 하고, 가능하다면 λ/20 정도로 더 촘촘히 배치하는 것"이라고 설명합니다.

실드 비아와 함께 실딩 구리 포함하기

라우팅의 각 측면을 따라 실드 비아를 추가하는 것 외에도, 아래 이미지와 같이 실딩 구리를 포함할 수 있습니다. 이렇게 하려면 Via Shielding 대화상자에서 Add shielding copper 옵션을 활성화하세요. 이 구리는 폴리곤으로 생성되므로, 적용 가능한 Clearance 및 Polygon Connect Style 설계 규칙을 따릅니다.

Add shielding copper 옵션은 실드 비아를 둘러싸는 폴리곤을 추가합니다. 실딩된 넷에서 멀리 떨어진 쪽의 폴리곤 에지는 비아의 가장자리에 닿게 됩니다. 실딩된 넷에 인접한 폴리곤 에지는 적용 가능한 Clearance 설계 규칙에 따라 넷에서 일정 거리만큼 이격됩니다. Add clearance cutout 옵션도 함께 활성화되면, 폴리곤은 대신 Add Shielding to Net 대화상자의 Distance 설정값만큼 실딩된 넷에서 이격됩니다. 아래 이미지에 커서를 올려 차이를 확인해 보세요.

클리어런스 컷아웃 옵션이 활성화된 넷 주변의 실드 비아, 그리고

클리어런스 컷아웃 옵션이 비활성화된 넷 주변의 실드 비아.

 

스티칭 또는 실드 비아 선택/편집

스티칭/실드 비아 배열 작업을 단순화하기 위해, 두 종류 모두 자동으로 유니온으로 클러스터링됩니다. 유니온은 PCB 패널을 통해 관리됩니다.

PCB 패널을 사용한 선택

배열을 선택하려면 PCB 패널을 Unions 모드로 전환한 뒤 필요한 Via Stitching 또는 Via Shielding 유니온을 선택하세요. 패널에서 Select 체크박스가 활성화되어 있으면(아래 이미지 참조) 해당 배열에 속한 모든 비아가 선택됩니다. 또는 배열 내 아무 비아나 더블클릭하여 Properties 패널을 열고 배열을 편집할 수 있습니다.

PCB 패널을 Unions 모드로 사용하면 스티칭 또는 실드 배열의 모든 비아를 선택할 수 있습니다. 이 이미지에서는 네 개의 비아 실딩 유니온이 모두 선택되어 있습니다.
PCB 패널을 Unions 모드로 사용하면 스티칭 또는 실드 배열의 모든 비아를 선택할 수 있습니다. 이 이미지에서는 네 개의 비아 실딩 유니온이 모두 선택되어 있습니다.

대화형으로 비아 세트 선택하기

선택 동작:

  • 개별 스티칭/실드 비아는 선택하여 삭제할 수 있습니다.

  • Popup Selection Dialog 옵션이 Preferences ()에서 활성화되어 있으면, 유니온에 속한 개별 비아를 클릭할 때 위 이미지와 같이 유니온을 포함한 목록이 표시됩니다. 유니온을 선택하면 워크스페이스에서 해당 비아 유니온을 삭제하거나 Properties 패널에서 편집할 수 있습니다. 

  • Popup Selection 대화상자가 활성화되어 있지 않다면, 유니온에 속한 개별 비아를 클릭할 때 다음과 같이 동작합니다.

    • 첫 번째 클릭은 개별 비아를 선택합니다.

    • 두 번째 이후의 클릭은 겹쳐진 객체가 있을 때 사용하는 선택 순서에 따라 다음 객체를 선택합니다. 예를 들면 부품, 폴리곤, 비아 유니온(이들 객체가 커서 아래에 있는 경우) 순입니다.

    • 또는 첫 번째 클릭으로 개별 비아를 선택한 후 Shift+Tab 단축키를 눌러 Select Overlapping 명령을 실행할 수 있습니다. 계속해서 Shift+Tab를 누르면 겹쳐진 객체들을 순환하며 차례로 선택할 수 있습니다.

     

  • 영역에 제약된 스티칭 유니온은 유니온 내 아무 비아를 포함하도록 선택 창을 왼쪽에서 오른쪽으로 드래그하여 선택할 수 있습니다. 이 방법은 이 페이지의 Modifying a User-Defined Via Stitching Area 섹션 애니메이션에 설명되어 있습니다.

비아 세트 편집

스티칭 또는 실드 비아 세트의 속성은 선택한 후 Properties 패널의 Via Stitching 또는 Via Shielding 모드에서 편집할 수 있습니다. 세트 안의 아무 비아나 더블클릭하여 패널을 여세요.

Properties 패널에서 스티칭 비아를 편집하는 예입니다.Properties 패널에서 스티칭 비아를 편집하는 예입니다.

패널에서 속성을 편집한 후 키보드에서 Enter를 누르면, 패널 상단에 Changes pending 메시지와 버튼이 표시됩니다. 편집 작업을 완료하려면 Apply 를 클릭하세요.

추가 읽을거리

  1. PCB 설계의 모든 측면에 대한 정보는 Printed Circuit Design and Fab Magazine 웹사이트를 참조하세요. 이 사이트는 "via fence"의 역할과 같은 기술 주제에 대한 훌륭한 자료입니다(검색 결과의 품질을 높이려면 따옴표를 포함하세요).

  2. 위키백과 문서, Via Fence

  3. 다층 인쇄회로기판에서 비아 커플링에 관한 연구

  4. PCB 구조 내에서의 EM파 전파 기본 원리를 소개하는 논문 - 회로 기판 설계 모범 사례

  5. Via fences for noise reduction of a chip antenna?라는 질문이 올라온 토론 포럼

AI-LocalizedAI로 번역됨
만약 문제가 있으시다면, 텍스트/이미지를 선택하신 상태에서 Ctrl + Enter를 누르셔서 저희에게 피드백을 보내주세요.
기능 제공 여부

사용 가능한 기능은 보유하고 계시는 Altium 솔루션에 따라 달라집니다. 해당 솔루션은 Altium Develop, Altium Agile의 에디션(Agile Teams 또는 Agile Enterprise), 또는 활성기간 내의 Altium Designer 중 하나입니다.

안내된 기능이 고객님의 소프트웨어에서 보이지 않는 경우, 보다 자세한 내용을 위해 Altium 영업팀 에 문의해 주세요.

구버전 문서

Altium Designer 문서는 더 이상 버전별로 제공되지 않습니다. 이전 버전의 Altium Designer 문서가 필요하신 경우, Other Installers 페이지의 Legacy Documentation 섹션을 방문해 주세요.

콘텐츠