비아 스티칭 및 비아 차폐 추가하기

스티칭 비아 추가

비아 스티칭은 후처리로 실행되며, 비어 있는 구리 영역을 스티칭 비아로 채웁니다. 비아 스티칭이 가능하려면 지정된 넷에 연결된 구리 영역이 서로 다른 레이어에서 겹쳐 있어야 합니다. 지원되는 구리 영역에는 Fills, Solid Regions, Polygons 및 Power Planes가 포함됩니다.

넷에 스티칭 비아를 추가하려면 메뉴에서 Tools » Via Stitching/Shielding » Add Stitching to Net 명령을 선택합니다. 그러면 Add Stitching to Net 대화상자가 열리고, 여기서 Net, Stitching Parameters 및 Via Style을 지정합니다. OK 버튼을 클릭하면 스티칭 알고리즘이 선택한 넷에 연결된 모든 fill, solid region, polygon 및 power plane을 식별하고, 지정된 비아 및 스티칭 패턴을 사용하여 이를 보드를 통해 연결하려고 시도합니다.  

Via Style

스티칭 비아의 속성은 대화상자의 Via Style 영역에 표시됩니다. 이 속성은 다음 방법으로 정의할 수 있습니다.

• 대화상자에 직접 입력하는 새 설정 또는

• 선택한 Via Template의 설정 기준 또는

• 새 스티칭 비아 세트를 배치하는 경우 적용 가능한 Routing Via Style design rule에 정의된 설정 기준.

Via Style (  )
Diameters (Simple/TMB/Full)	PCB 편집기는 X-Y 평면 비아 직경에 대해 3가지 유형을 지원합니다. Simple, Top-Middle-Bottom, 또는 Full Stack입니다. 클릭하여 스티칭 비아에 필요한 비아 구조를 선택하십시오. Via Stack에 대해 더 알아보십시오.
Hole Size	스티칭 비아의 홀 크기 값을 지정합니다.
Tolerance	홀 공차 속성을 설정하면 보드의 끼워맞춤과 한계를 결정하는 데 도움이 됩니다. 스티칭 비아의 최소(-) 및 최대(+) 홀 공차를 지정하십시오.
Diameter	X-Y 평면에서 스티칭 비아의 직경입니다.
Thermal Relief (Via Stitching dlg & Properties panel)	체크박스를 활성화하면 세트 내 모든 비아에 대해 로컬 polygon 연결 스타일 설정을 정의할 수 있으며, 연결된 키워드를 클릭해 Edit Polygon Connect Style 대화상자()에서 설정을 구성할 수 있습니다. 대화상자/패널에서 설정을 적용하는 것과 함께, 비아가 relief 스타일 연결을 사용하는 모든 영향을 받는 polygon도 다시 pour해야 합니다.
Load Values from Routing Via Style Rule (Add Stitching to Net dlg)	이 버튼을 클릭하면 적용 가능한 Routing Via Style 규칙의 비아 속성이 여기 Add Stitching to Net 대화상자에 적용됩니다. Routing Via Style design rule에 대해 더 알아보십시오.
Via Template	이 드롭다운 목록에서 비아 템플릿을 선택하면 해당 템플릿 비아의 속성이 여기 Add Stitching to Net 대화상자에 적용됩니다. 템플릿을 선택하면 Library 필드에 비아 템플릿이 연결된 라이브러리가 표시되며, 해당 라이브러리에서 템플릿을 Unlink 할 수 있는 옵션도 포함됩니다. Working with Pad Via Templates에 대해 더 알아보십시오.
Properties – Net	스티칭 비아가 연결될 넷입니다. 비아 연결 스타일(relief 또는 direct)은 비아가 연결되는 객체와 적용 가능한 설계 규칙에 의해 결정됩니다. 이에 대한 자세한 내용은 Notes 섹션을 참조하십시오.
Properties – Drill Pair / Via Type	스티칭 비아가 Z 평면에서 관통하는 시작 레이어와 종료 레이어는 필요에 따라 구성할 수 있으며 (이 스팬을 drill pair라고 함), 비아의 허용 Z 평면 스팬은 Via Types 탭의 Layer Stack Manager ()에서 구성합니다. 거기에 정의된 스팬만 Drill Pair 드롭다운에 나타납니다. Via Types 버튼을 클릭하면 Layer Stack Manager가 열리며, 여기서 활성 레이어 스택에 사용할 수 있는 비아 유형을 구성할 수 있습니다. Via Types에 대해 더 알아보십시오.
Properties – Locked (Add Stitching to Net dlg)	활성화하면 이 스티칭 비아 세트의 모든 비아에 Locked 속성이 적용됩니다.
Solder Mask Expansion	솔더 마스크 확장(또는 텐팅)은 적용 가능한 Solder Mask 설계 규칙을 기준으로 하거나, 여기 대화상자에서 지정한 확장 값을 기준으로 할 수 있습니다(이 값은 비아 텐팅으로 재정의될 수 있음). 선택한 옵션은 이 스티칭 비아 세트의 모든 비아에 적용됩니다.

비아 스티칭 관련 참고 사항

• 먼저 스티칭에 사용할 Net을 선택하십시오. 이는 Load values from Routing Via Style Rule 버튼 클릭과 같은 다른 옵션의 동작에 영향을 줍니다. 디자인 공간에서 이미 넷이 선택되어 있으면 Add Stitching to Net 대화상자를 열 때 해당 넷이 자동으로 선택됩니다.

• 실딩 비아는 VSn로 식별됩니다: Via Stitching. 여기서 숫자 값 n은 이 비아가 동일한 숫자 식별자를 가진 다른 비아와 같은 비아 스티칭 유니언에 속함을 나타냅니다.

• 비아 연결 스타일(relief 또는 direct)은 다음에 의해 결정됩니다: polygon의 경우 적용 가능한 Polygon Connect Style 설계 제약조건, power plane의 경우 적용 가능한 Plane Connect Style 설계 제약조건, solid region 및 fill의 경우 direct 연결이 사용됩니다.

• 스티칭이 완료되면, 비아가 relief 연결 스타일을 사용하는 모든 영향을 받는 polygon을 다시 pour해야 합니다.

• 각 스티칭 비아 세트는 유니언에 추가됩니다. PCB 패널을 Unions 모드로 설정하여 이러한 유니언을 탐색할 수 있습니다().

• 스티칭 비아 세트를 편집하려면 세트 내 아무 비아나 더블클릭하여 Via Stitching 대화상자를 열거나, 더블클릭 시 열리도록 구성된 경우 Properties 패널을 여십시오(). 또는 하나 이상의 스티칭 비아를 포함하도록 선택 사각형(왼쪽에서 오른쪽)을 드래그한 다음 Properties 패널에서 설정을 편집할 수 있습니다.

• 비아 세트는 Tools » Via Stitching » Remove Via Stitching Group 명령을 실행한 다음 그룹 내 아무 비아나 클릭하여 제거할 수 있습니다. 

• 비아 스티칭 알고리즘은 polygon, fill, solid region 및 power plane을 다음과 같이 처리합니다:

  1. 같은 넷에 있는 polygon, region 및 fill은 서로 다른 레이어에서 겹치는 곳마다 스티칭됩니다. 해당 영역 내에서 다른 넷의 polygon, region 또는 fill이 겹쳐 있는 경우(다른 레이어에서), 그 영역에는 스티칭이 적용되지 않습니다. 다른 넷의 겹치는 plane 영역은 통과시킵니다.

  2. 대상 넷의 겹치는 plane 영역은 다른 넷에 연결된 plane 영역(다른 레이어 상)의 존재 여부와 관계없이 항상 스티칭됩니다. 같은 영역에 겹치는 polygon, region 또는 fill이 있는 경우에는 위의 규칙 1이 적용됩니다.

     To summarize these two rules - 다른 레이어에서 다른 넷의 plane layer는 항상 스티칭 비아에 의해 관통되지만, 다른 넷의 polygon, region 또는 fill은 그렇지 않습니다. 설계에 스티칭 비아가 필요한 영역 내에 다른 넷의 polygon이 포함되어 있다면, 해당 polygon을 일시적으로 shelve한 뒤 스티칭 비아를 정의하고, 이후 polygon을 다시 unshelve하고 pour를 다시 수행하십시오. polygon shelving 및 re-pouring에 대해 더 알아보십시오. 

비아 스티칭 영역 수정

비아 스티칭의 각 고유 영역에 있는 비아 세트는 union으로 클러스터링됩니다. 전체 유니언을 이동할 수 있으며, 영역 크기도 조정할 수 있습니다.

스티칭 영역을 선택하려면 왼쪽에서 오른쪽으로 선택 창을 드래그한 다음, 올바른 커서를 얻도록 마우스를 위치시켜 이동하거나 크기를 조정하십시오.

넷에 실딩 비아 추가

비아 실딩은 주변 신호로부터 발생할 수 있는 간섭이나 결합으로부터 넷을 격리하는 데 사용됩니다. 실딩 비아의 간격은 보호하려는 최고 주파수에 맞게 설정되어야 합니다. 실드의 올바른 설계는 필수이며, 설계가 잘못된 펜스는 인접 신호의 공진 주파수에서 간격이 맞을 경우 오히려 EMI 문제를 유발할 수 있습니다. 이에 대해서는 비아 실딩 관련 참고 사항 섹션에서 더 자세히 설명합니다.

라우팅된 넷 주위에 비아 실드를 배치하려면 메뉴에서 Tools » Via Stitching/Shielding » Add Shielding to Net 명령을 선택하십시오. 그러면 Add Shielding to Net 대화상자가 나타나며, 여기서 필요에 따라 Net to Shield 및 기타 Shielding Parameters, 기준 Net, 그리고 Via Style를 구성합니다. 비아는 적용 가능한 설계 규칙을 준수하는 비아를 배치할 수 있는 모든 위치에서 선택한 넷의 양쪽을 따라 배치됩니다.

Via Style

실딩 비아의 속성은 대화상자의 Via Style 영역에 표시됩니다. 이 속성은 다음 방법으로 정의할 수 있습니다.

• 대화상자에 직접 입력하는 새 설정 또는

• 선택한 Via Template의 설정 기준 또는

• 새 실딩 비아 세트를 배치하는 경우 적용 가능한 Routing Via Style design rule에 정의된 설정 기준.

Via Style (  )
Diameters (Simple/TMB/Full)	PCB 편집기는 X-Y 평면 비아 직경에 대해 3가지 유형을 지원합니다. Simple, Top-Middle-Bottom, 또는 Full Stack입니다. 클릭하여 실딩 비아에 필요한 비아 구조를 선택하십시오. Via Stack에 대해 더 알아보십시오.
Hole Size	실딩 비아의 홀 크기 값을 지정합니다.
Tolerance	홀 공차 속성을 설정하면 보드의 끼워맞춤과 한계를 결정하는 데 도움이 됩니다. 실딩 비아의 최소(-) 및 최대(+) 홀 공차를 지정하십시오.
Diameter	X-Y 평면에서 실딩 비아의 직경입니다.
Thermal Relief (Via Shielding dlg & Properties panel)	체크박스를 활성화하면 세트 내 모든 비아에 대해 로컬 polygon 연결 스타일 설정을 정의할 수 있으며, 연결된 키워드를 클릭해 Edit Polygon Connect Style 대화상자()에서 설정을 구성할 수 있습니다. 대화상자/패널에서 설정을 적용하는 것과 함께, 비아가 relief 스타일 연결을 사용하는 모든 영향을 받는 polygon도 다시 pour해야 합니다.
Load Values from Routing Via Style Rule (Add Shielding to Net dlg)	이 버튼을 클릭하면 적용 가능한 Routing Via Style 규칙의 비아 속성이 여기 Add Shielding to Net 대화상자에 적용됩니다. Routing Via Style design rule에 대해 더 알아보십시오.
Via Template	이 드롭다운 목록에서 비아 템플릿을 선택하면, 해당 템플릿 비아의 속성이 여기 Add Shielding to Net 대화상자에 적용됩니다. 템플릿을 선택하면 Library 필드에 해당 비아 템플릿이 연결된 라이브러리가 표시되며, 그 라이브러리에서 템플릿을 Unlink 해제할 수 있는 옵션도 포함됩니다. Working with Pad Via Templates에서 자세한 내용을 확인하세요.
Properties – Net	실드 비아가 연결될 넷입니다. 비아 연결 방식(릴리프 또는 직접 연결)은 비아가 연결되는 객체와 적용 가능한 설계 규칙에 따라 결정됩니다. 이에 대한 자세한 내용은 Notes section을 참조하세요.
Properties – Drill Pair / Via Type	실드 비아가 Z-평면에서 관통하는 시작 레이어와 종료 레이어는 필요에 따라 설정할 수 있습니다(이 범위를 drill pair라고 합니다). 비아의 허용 Z-평면 범위는 Via Types 탭의 Layer Stack Manager ()에서 구성하며, সেখানে 정의된 범위만 Drill Pair 드롭다운에 표시됩니다. Via Types 버튼을 클릭하면 Layer Stack Manager이 열리고, 여기서 활성 레이어 스택에 사용할 수 있는 비아 유형을 구성할 수 있습니다. 자세한 내용은 Via Types를 참조하세요.
Properties – Locked (Add Shielding to Net dlg)	활성화하면 이 실드 비아 세트에 포함된 모든 비아에 Locked 속성이 적용됩니다.
Solder Mask Expansion	솔더 마스크 확장(또는 텐팅)은 적용 가능한 Solder Mask 설계 규칙을 기준으로 하거나, 여기 대화상자에 지정된 확장 값을 기준으로 할 수 있습니다(이 값은 비아 텐팅으로 재정의될 수 있음). 선택한 옵션은 이 실드 비아 세트의 모든 비아에 적용됩니다.

비아 실딩 관련 참고 사항

• 먼저 실딩할 Net을 선택하세요. 이는 Load values from Routing Via Style Rule 버튼을 클릭하는 경우와 같은 다른 옵션의 동작에 영향을 줍니다. 설계 공간에서 해당 넷이 이미 선택되어 있으면 Add Shielding to Net 대화상자를 열 때 그 넷이 자동으로 선택됩니다.

• 실드 비아는 VSHn로 식별됩니다: Via SHielding. 여기서 숫자 값 n은 이 비아가 동일한 숫자 식별자를 가진 다른 비아와 같은 비아 실딩 유니온에 속함을 나타냅니다.

• 비아 연결 스타일(릴리프 또는 직접 연결)은 폴리곤의 경우 적용 가능한 Polygon Connect Style 설계 제약 조건과, 파워 플레인의 경우 적용 가능한 Plane Connect Style 설계 제약 조건에 의해 정의됩니다.

• 스티칭이 완료되면, 릴리프 연결 스타일을 지정하는 해당 Polygon Connect Style 설계 규칙이 적용된 모든 영향을 받은 폴리곤을 다시 포어해야 합니다.

• 각 실드 비아 세트는 하나의 유니온에 추가됩니다. 이러한 유니온을 확인하려면 PCB 패널을 Unions 모드로 설정하세요().

• 실드 비아 세트를 편집하려면, 세트에 속한 아무 비아나 더블클릭하여 Via Shielding 대화상자를 열거나, 더블클릭 시 열리도록 설정된 경우 Properties 패널을 여세요(). 또는 하나 이상의 실드 비아를 포함하도록 선택 사각형을 왼쪽에서 오른쪽으로 드래그한 다음, Properties 패널에서 설정을 편집할 수도 있습니다.

• 비아 세트는 Tools » Via Stitching/Shielding » Remove Via Shielding Group 명령을 실행한 뒤 그룹 내 임의의 비아를 클릭하여 제거할 수 있습니다.

• 부분 넷 실딩 또는 다중 넷 실딩을 수행할 수 있습니다:

  • 전체 넷을 실딩하고 싶지 않다면 먼저 필요한 트랙 세그먼트를 선택한 다음, Selected Objects 옵션을 활성화한 상태에서 실딩하세요.

  • 인접한 여러 넷을 실딩하려면 설계 공간에서 해당 넷들을 선택한 다음, Selected Objects 옵션을 활성화한 상태에서 실딩하세요.

  • 차동 페어는 다중 넷 Selected Objects 기법을 사용하거나, Net to Shield 드롭다운에서 차동 페어 넷 중 하나를 선택하여 실딩할 수 있습니다.

• Add shielding copper 옵션을 사용하면 실드 비아를 둘러싸는 폴리곤을 추가할 수 있으며, Add clearance cutout 옵션을 함께 사용하면 폴리곤이 비아만 감싸도록 잘라낼 수 있습니다. 이러한 옵션에 대해 자세히 알아보려면 아래의 Including Shielding Copper with the Shielding Vias 항목을 읽어보세요.

실드 비아와 함께 실드 구리 포함하기

라우팅의 각 측면에 실드 비아를 추가하는 것 외에도, 아래 이미지와 같이 실드 구리를 포함할 수 있습니다. 이렇게 하려면 Via Shielding 대화상자에서 Add shielding copper 옵션을 활성화하세요. 이 구리는 폴리곤으로 생성되므로 적용 가능한 Clearance 및 Polygon Connect Style 설계 규칙을 따릅니다.

Add shielding copper 옵션은 실드 비아를 둘러싸는 폴리곤을 추가합니다. 실드된 넷에서 멀리 떨어진 폴리곤 가장자리는 비아의 가장자리에 닿게 됩니다. 실드된 넷에 인접한 폴리곤 가장자리는 적용 가능한 Clearance 설계 규칙에 따라 넷으로부터 이격됩니다. Add clearance cutout 옵션도 함께 활성화되어 있으면, 폴리곤은 대신 Add Shielding to Net 대화상자의 Distance 설정값만큼 실드된 넷으로부터 이격됩니다. 아래 이미지 위에 커서를 올려 차이를 확인하세요.

스티칭 또는 실드 비아 선택/편집

스티칭/실드 비아 배열 작업을 단순화하기 위해, 두 종류 모두 자동으로 유니온으로 묶입니다. 유니온은 PCB 패널을 통해 관리됩니다.

PCB 패널을 사용한 선택

배열을 선택하려면 PCB 패널을 Unions 모드로 전환한 후 필요한 Via Stitching 또는 Via Shielding 유니온을 선택하세요. 패널에서 Select 체크박스가 활성화되어 있으면(아래 이미지 참조) 해당 배열에 속한 모든 비아가 선택됩니다. 또는 배열에 속한 아무 비아나 더블클릭하여 Properties 패널을 열고 배열을 편집할 수 있습니다.

PCB 패널을 Unions 모드로 사용하면 스티칭 또는 실드 배열의 모든 비아를 선택할 수 있습니다. 이 이미지에서는 네 개의 비아 실딩 유니온이 모두 선택되어 있습니다.

대화형으로 비아 세트 선택

선택 동작:

• 개별 스티칭/실드 비아는 선택하여 삭제할 수 있습니다.

• Popup Selection Dialog 옵션이 Preferences ()에서 활성화되어 있으면, 유니온에 속한 개별 비아를 클릭했을 때 위 이미지와 같이 유니온을 포함한 목록이 표시됩니다. 유니온을 선택하면 작업 공간에서 해당 비아 유니온을 삭제하거나 Properties 패널에서 편집할 수 있습니다. 

• Popup Selection 대화상자가 활성화되어 있지 않으면, 유니온에 속한 개별 비아를 클릭할 때 다음과 같이 동작합니다:

  • 첫 번째 클릭은 개별 비아를 선택합니다.

  • 두 번째 및 그 이후의 클릭은 겹쳐진 객체에 사용되는 선택 순서에 따라 다음 객체를 선택합니다. 예: 컴포넌트, 폴리곤, 비아 유니온(이 객체들이 커서 아래에 있는 경우).

  • 또는 첫 번째 클릭으로 개별 비아를 선택한 후 Shift+Tab 단축키를 눌러 Select Overlapping 명령을 실행하세요. Shift+Tab를 계속 눌러 겹쳐진 객체들을 차례대로 순환 선택할 수 있습니다.

   

• 영역에 제한된 스티칭 유니온은 유니온 내 아무 비아 주변이든 선택 사각형을 왼쪽에서 오른쪽으로 드래그하여 선택할 수 있습니다. 이는 이 페이지의 Modifying a User-Defined Via Stitching Area 섹션 애니메이션에서 확인할 수 있습니다.

비아 세트 편집

스티칭 또는 실드 비아 세트의 속성은 선택된 후 Via Stitching 또는 Via Shielding 모드의 Properties 패널에서 편집할 수 있습니다. 세트에 속한 아무 비아나 더블클릭하여 패널을 여세요.

Properties 패널에서 스티칭 비아를 편집하는 예시입니다.

패널에서 속성을 편집한 후 키보드에서 Enter을 누르면, 패널 상단에 Changes pending 메시지와 버튼이 나타납니다. 편집 작업을 완료하려면 Apply를 클릭하세요.