전기적 규칙 유형
Altium Essentials: PCB Design Rules Creation
This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.
개요
- 클리어런스 Rule이 Net, Differential Pair, Pad, 비아, 홀, 구리 형상 등 PCB 객체 간의 간격을 어떻게 정의하는지 알아봅니다.
- 최소 클리어런스 매트릭스, Simple 및 Advanced 모드, 편집 단축키를 사용해 적용 대상을 더욱 세밀하게 지정하는 클리어런스 Rule을 만드는 방법을 살펴봅니다.
- 동일 Net의 비아와 SMD Pad 간 검사, 홀과 객체 간 클리어런스, 레이어별 클리어런스 동작 등 특수한 클리어런스 사례를 이해합니다.
Electrical 카테고리의 Design Rule은 아래에 설명되어 있습니다.
Electrical 카테고리의 Design Rule.
PCB Design Rule 정의, 범위 지정 및 관리에 대해 자세히 알아보세요.
클리어런스
이 Rule은 구리 레이어에 있는 두 프리미티브 객체 사이에 허용되는 최소 클리어런스를 정의합니다. 클리어런스를 하나의 값으로 지정하거나, 전용 Minimum Clearance Matrix을 사용하여 객체 조합별로 서로 다른 클리어런스를 지정할 수 있습니다. 후자의 방식을 Rule 범위 지정과 함께 사용하면, 가장 엄격한 클리어런스 요구 사항도 충족하는 간결하고 목적에 맞는 클리어런스 Rule 집합을 유연하게 구성할 수 있습니다.
제약 조건
클리어런스 제약 조건 설정
| Default Rule | 필수 |
| Connective Checking | Rule 범위에 따라 반환되는 Net 객체 집합은 제약 조건 영역 상단의 드롭다운(
|
| Ignore Pad to Pad Clearances within a footprint | 이 옵션을 켜거나 꺼서 동일한 컴포넌트 풋프린트 내 Pad 사이의 클리어런스를 무시할지 지정합니다. 이 옵션은 기본적으로 비활성화되어 있습니다. |
| Minimum Clearance | 필요한 최소 클리어런스 값입니다. 여기에 입력한 값은 최소 클리어런스 매트릭스의 모든 셀에 동일하게 적용됩니다. 반대로 매트릭스에서 하나 이상의 객체 조합에 서로 다른 클리어런스 값을 입력하면, 모든 조합에 하나의 클리어런스 값이 적용되지 않음을 나타내기 위해 Minimum Clearance 제약 조건이 N/A로 변경됩니다. |
| Minimum Clearance Matrix | 설계에서 다양한 객체 간 클리어런스 조합의 클리어런스를 세밀하게 조정할 수 있습니다. |
| Simple/Advanced options | 최소 클리어런스 매트릭스에서는 Simple 모드가 Default 모드입니다(
|
| 클리어런스 매트릭스에서 편집하기 | 매트릭스의 클리어런스 값은 다음 방법으로 정의할 수 있습니다.
매트릭스 작업 팁:
|
| 폴리곤의 클리어런스 검사 |
|
| 홀-객체 간 클리어런스 검사 | 설계자는 드릴 홀의 가장자리와 Signal 레이어의 인접한 구리 객체 사이의 클리어런스를 검사할 수 있습니다. 이는 Track이 드릴 홀에 너무 가깝게 라우팅되는 것을 방지하는 데 특히 유용합니다. 너무 가까우면 보드 제조 중 드릴 위치가 벗어나 Track이 손상될 수 있습니다. 클리어런스 Rule의 최소 클리어런스 매트릭스에서 맨 아래 행을 사용하여 원하는 클리어런스를 정의합니다( |
| 분할 평면 클리어런스 검사 | 이 Rule은 내부 평면 레이어의 분할 평면 Region 간 클리어런스도 검사할 수 있습니다. 클리어런스를 정의하는 방법은 최소 클리어런스 매트릭스를 사용하는 모드에 따라 달라집니다.
위반 사항은 다음 형식으로 표시됩니다. Clearance Constraint: (<CurrentClearance> < <DefinedClearance>) Between Split Plane (<NetName>) on <InternalPlaneLayerName> And Split Plane (<NetName>) on <InternalPlaneLayerName>, 예( Clearance Constraint: (32.36mil < 34mil) Between Split Plane (GND) on Internal Plane 1 And Split Plane (NetC6) on Internal Plane 1 |
| Differential Pair 클리어런스 검사 | Differential Pair에는 고유한 설계 과제가 있으며, 특정
Differential Pair 라우팅에 대해 자세히 알아보세요. Differential Pair 설계 Rule의 적용 범위 설정에 대해 자세히 알아보세요. |
| 레이어별 클리어런스 검사 | 기본적으로 클리어런스 검사는 설계의 모든 레이어에 적용됩니다. 설계 제약 조건이 Constraint Manager에 정의되어 있으면 레이어별로 클리어런스를 제한할 수도 있습니다(
|
| 클리어런스 검사 속도 저하 방지 | 라우팅 및 이와 유사한 작업 중에 규칙 엔진은 편집 지점 주변의 장애물을 지속적으로 검사합니다. 검사 영역에는 프리미티브 영역과 해당 프리미티브 주변에 필요한 클리어런스 영역이 포함됩니다. 따라서 규칙에 정의된 클리어런스가 클수록 검사해야 하는 영역도 커지고 작업 속도는 느려집니다. 소수의 객체에만 큰 클리어런스가 필요한 경우, 해당 객체에 큰 클리어런스 Rule을 정의하는 대신 해당 객체 주위에 Keepout을 추가하면 라우팅 엔진의 속도 저하를 방지할 수 있습니다. |
| 인쇄 전자 설계의 클리어런스 검사 | |
| Rule 적용 | 온라인 DRC, 일괄 DRC, 대화형 라우팅, 자동 라우팅 및 폴리곤 배치. |
)
)
)
)
).
)
).
).
)
).
).
).
).
).
).
).
).
).단락
이 규칙은 구리(Signal 및 평면) 레이어에 있는 프리미티브 객체 간의 단락을 검사합니다. 서로 다른 Net 이름을 가진 두 객체가 접촉하면 단락이 발생합니다.
제약 조건
단락 제약 조건 설정
| Default Rule | 필수 |
| Allow Short Circuit | 규칙의 두 범위(전체 쿼리)에 해당하는 타겟 Net 간의 단락을 허용할지 여부를 정의합니다. 예를 들어 설계 내에서 두 접지 시스템을 연결할 때처럼 서로 다른 두 Net을 단락시켜야 하는 경우 이 옵션을 활성화해야 합니다. |
| 인쇄 전자 설계의 경우 | 인쇄 전자 설계에서는 서로 다른 Net이 서로 다른 레이어에서 교차하면 단락으로 표시됩니다. 이러한 교차부는 비전도성 레이어에 유전체 패치를 배치하여 절연합니다. |
| 와이어 본딩 설계의 경우 | 이 규칙은 와이어 본딩에도 적용됩니다. 본드 와이어가 다른 Net의 다이 Pad 또는 구리에 연결되거나, 서로 다른 Net의 본드 와이어 끝점이 연결되면 위반이 발생합니다. |
| Rule 적용 | 온라인 DRC, 일괄 DRC 및 자동 라우팅 중에 적용됩니다. |
미라우팅 Net
PCB Editor의 Design Rule 검사 시스템은 일반적으로 Net의 모든 노드(컴포넌트 Pad)가 Net을 인식하는 설계 객체(Track, Arc, Pad, 비아 및 폴리곤)를 통해 연결되어 있으면 해당 Net이 라우팅된 것으로 간주합니다. 이러한 객체는 서로 접촉하면 연결된 것으로 간주됩니다. 그러나 소프트웨어에서는 단순한 접촉만으로도 연결된 것으로 인식하지만, 실제 보드를 제작할 때는 이러한 '연결' 중 일부가 취약하여 심각한 문제를 일으킬 수 있습니다. 특히 인접한 두 Track 세그먼트나 Pad/비아로 진입하는 Track과 같은 객체가 아주 조금만 접촉하는 경우가 이에 해당합니다. 이러한 연결은 흔히 '불량 연결', '취약한 연결' 또는 '불완전한 연결'이라고 합니다. 이 규칙을 사용하여 이러한 불량 연결을 검사할 수 있습니다.
제약 조건
미라우팅 Net 제약 조건 설정
| Default Rule | 필수 |
| Routing completion | 이 Rule은 적용 범위(전체 쿼리)에 속하는 각 Net의 완료 상태를 검사합니다. Net이 미완료 상태이면 완료된 각 구간(하위 Net)이 라우팅 완료율과 함께 나열됩니다. 라우팅 완료율은 다음과 같이 정의됩니다.
|
| Check for incomplete connections | 이 옵션을 활성화하면 해당 설계 객체 간의 연결 상태에 대해 다음과 같은 추가 검사가 수행됩니다.
|
| 오류 식별 방법 |
|
| 다른 Rule과의 상호 작용 | 일부 DRC 검사가 작동하려면 Un-Routed Net Rule에 대해 배치 검사를 활성화해야 합니다. |
| 인쇄 전자 설계에서 | 인쇄 전자에서는 레이어 전환 시 비아가 not 필요하므로, Net 분석기는 라우팅된 Net에서 비아가 제거되어도 Net이 끊어지지 않은 것으로 인식합니다. Layer Stack Manager에서 Printed Electronics 옵션을 활성화하면 보드가 인쇄 전자로 정의됩니다. 인쇄 전자에 대해 자세히 알아보세요. |
| 와이어 본딩 설계에서 | 이 Rule은 와이어 본딩에도 적용됩니다. 동일한 Net의 다이 Pad, 본딩 와이어 및/또는 구리 객체 간에 연결이 없으면 위반이 발생합니다. |
| Rule 적용 | 배치 DRC. |
로 표시되며, 해당 메시지가 Messages Panel에 나타납니다.
미연결 핀
이 Rule은 Net이 할당되지 않았고 연결된 Track도 없는 핀을 감지합니다.
제약 조건
미연결 핀 제약 조건 설정
| Default Rule | 필요하지 않음 |
| 설정 | 없음 |
| Rule 적용 | 온라인 DRC 및 배치 DRC. |
수정된 폴리곤
이 Rule은 여전히 보류 상태이거나 수정되었지만 아직 다시 채워지지 않은 폴리곤을 감지합니다.
제약 조건
수정된 폴리곤 제약 조건 설정
| Default Rule | 필수 |
| Allow shelved | 활성화하면 이 설계 Rule의 적용 범위에 속하며 현재 보류 상태인 모든 폴리곤이 위반으로 표시되지 않습니다. |
| Allow modified | 활성화하면 이 설계 Rule의 적용 범위에 속하며 현재 수정되었지만 다시 채워지지 않은 모든 폴리곤이 위반으로 표시되지 않습니다. |
| Rule 적용 | 온라인 DRC 및 배치 DRC. |
연면 거리
이 Rule은 비도금 홀, 컷아웃 및 보드 가장자리를 따라 보드 표면을 지나는 대상 신호 간의 연면 거리를 검사합니다.
제약 조건
연면 거리 제약 조건 설정
| Default Rule | 필요하지 않음. |
| Creepage distance | 첫 번째 객체의 임의 지점과 두 번째 객체의 임의 지점 사이의 거리가 지정된 거리 이하이면 Rule 위반으로 표시됩니다. |
| Ignore Internal Layers | 이 옵션을 사용하면 Rule이 외부 레이어에만 적용됩니다. |
| Apply to Polygon Pour | 이 옵션을 사용하면 적용 범위에 속하는 폴리곤에 Rule이 적용됩니다. |
| Default 동작 | 연면 거리 Rule은 기본적으로 온라인 또는 배치 설계 Rule 검사에 활성화되어 있지 않습니다. Design Rule Checker 대화 상자( |
| 결과 | 이 Rule은 대상 Net에서 가장 가까운 지점을 식별하고 X, Y, Z 평면에서 해당 지점 사이의 거리를 검사합니다. |
| 슬롯형 Pad | Pad를 배치하여 보드 슬롯을 생성한 경우 Pad 속성에서 Plated 옵션이 비활성화되어 있는지 확인하세요. 소프트웨어는 도금된 홀 벽이 전도성을 갖는 것으로 간주하여 그에 따라 연면 거리를 줄이기 때문입니다. |
| 폴리곤 동작 | 폴리곤 채움과 다른 객체가 Apply to Polygon Pour 옵션이 활성화된 연면 거리 설계 Rule 및 클리어런스 설계 Rule의 적용 범위에 속하면 두 Rule이 모두 고려되며, 폴리곤을 채울 때 더 큰 값이 적용됩니다. 예를 들어 연면 거리 Rule의 제약 조건 값이 클리어런스 Rule보다 크면 이 더 큰 값이 적용됩니다. |
| Rule 적용 | 온라인 DRC, 배치 DRC 및 자동 라우팅 중. |
)
)Z축 클리어런스
이 Rule은 서로 다른 구리 레이어에 있는 다양한 프리미티브 간의 최소 클리어런스를 검사합니다.
제약 조건
Z축 클리어런스 제약 조건 설정
| Default Rule | 필요하지 않습니다. |
| Z-Axis Clearance | 첫 번째 객체와 두 번째 객체가 서로 다른 구리 레이어에 배치되어 있을 때, 첫 번째 객체의 임의 지점과 두 번째 객체의 임의 지점 사이의 거리가 지정된 거리 이하이면 Rule 위반으로 표시됩니다. |
| 위반 표시 | Preferences 대화 상자(
여기서 소프트웨어 내 다른 위치에서는 다음 형식이 사용됩니다.
|
| 폴리곤 지원 | 이 Rule은 폴리곤 푸어(솔리드 및 해치)와 내부 평면을 지원합니다. 폴리곤의 보이드는 폴리곤과 다른 유형의 객체(트랙, 패드 등) 사이에서 위반이 감지된 경우에만 생성됩니다. 서로 다른 신호 레이어의 폴리곤 푸어 사이에서도 클리어런스와 위반이 감지되지만, 이 경우 보이드는 자동으로 생성되지 않습니다. |
| 평면 레이어 지원 | 신호 레이어에 배치된 객체와 내부 평면 사이의 클리어런스 및 위반은 최단 거리를 기준으로 감지되지만, 이러한 위반은 수동으로 해결해야 합니다. |
| 이전 파일 형식으로 저장 | Z축 클리어런스 Rule/제약 조건이 정의된 PCB를 이 기능을 지원하지 않는 이전 버전의 Altium Designer에서 열면 해당 Rule이 손실됩니다. |
| Rule 적용 | 온라인 DRC, 일괄 DRC. |
AI로 번역됨