Electrical Rule Types

Electrical 카테고리의 설계 규칙은 아래에 설명되어 있습니다.

Electrical 카테고리의 설계 규칙.

---

클리어런스

기본 규칙: 필수 i

이 규칙은 구리 레이어에서 임의의 두 기본 객체 사이에 허용되는 최소 클리어런스를 정의합니다. 클리어런스에 대해 단일 값을 지정할 수도 있고, 전용 Minimum Clearance Matrix를 사용하여 객체 쌍별로 서로 다른 클리어런스를 지정할 수도 있습니다. 후자의 방식은 규칙 범위 지정과 결합하여, 가장 엄격한 클리어런스 요구사항까지 충족할 수 있는 간결하고 목적에 맞는 클리어런스 규칙 세트를 유연하게 구성할 수 있게 해줍니다.

제약 조건

규칙 범위는 객체 집합을 반환하며, 아래에 설명된 제약 조건이 그 객체 집합에 적용됩니다.

• Connective Checking - 그런 다음 규칙 범위에서 반환된 넷 객체 집합은 다음과 같은 방식으로 더 좁힐 수 있습니다.
  • Different Nets Only - 제약 조건은 서로 다른 넷에 속하는 임의의 두 기본 객체 사이에 적용됩니다(예: 서로 다른 두 넷의 두 트랙).
  • Same Net Only - 제약 조건은 동일한 넷에 속하는 임의의 두 기본 객체 사이에 적용됩니다(예: 동일한 넷의 비아와 패드 사이, 또는 동일한 넷의 두 트랙 세그먼트 사이).
  • Any Net - 제약 조건은 설계의 임의의 넷에 속하는 임의의 두 기본 객체 사이에 적용됩니다. 이는 세 가지 옵션 중 가장 포괄적인 것으로, 객체가 동일한 넷에 속하는 경우와 서로 다른 넷에 속하는 경우를 모두 포함합니다.
  • Different Differential Pair - 제약 조건은 서로 다른 차동 페어의 서로 다른 넷에 속하는 임의의 두 기본 객체 사이에 적용됩니다(예: DiffPair1의 트랙과 DiffPair2의 트랙). 이 규칙은 동일한 차동 페어의 두 넷에 있는 기본 객체 사이에는 적용되지 않습니다(예: DiffPair1_P 및 DiffPair1_N). 이 제약 조건을 사용하여 차동 페어 간 클리어런스를 구성합니다.

  • Same Differential Pair - 제약 조건은 동일한 차동 페어 내의 서로 다른 넷에 속하는 임의의 두 기본 객체 사이에 적용됩니다(예: TX_P의 트랙과 TX_N의 트랙). 이 제약 조건을 사용하여 차동 페어의 넷들이 일반 클리어런스에서 허용하는 것보다 더 가깝게 배치되어야 할 때의 클리어런스를 구성합니다.

    차동 페어 클리어런스 검사에 대해 자세히 알아보기

    정의된 Same-Net Only Clearance 규칙의 일반적인 접근 방식은, 두 객체가 서로 접촉하고 있으면(즉, 연결되어 있으면) 해당 규칙을 위반한 것으로 간주하지 않는다는 것입니다. 이에 대한 예외는 동일한 넷에서 비아와 SMD 패드 객체 사이의 클리어런스를 검사할 때입니다. 비아와 SMD 패드에 솔더마스크 클리어런스가 있고 두 객체가 너무 가까우면, 두 객체 사이의 솔더마스크 브리지가 사라질 수 있으며 솔더링 과정에서 솔더 페이스트가 비아 안으로 흘러 들어가 SMD 패드에서 불량 솔더 접합이 발생할 수 있습니다. 비아와 SMD 패드가 트레이스로 연결되어 있거나 서로 겹치더라도, 두 객체 사이의 거리가 Same-Net Clearance 규칙의 Via-SMD Pad 클리어런스보다 작으면 위반으로 간주됩니다.

    Same-Net Clearance 규칙에서 Via-SMD Pad 클리어런스를 설정하여 비아와 SMD 패드 사이에 허용되는 최소 거리를 구성합니다. 비아와 SMD 패드가 서로 접촉하거나 겹쳐야 하는 경우에는 적절한 Via Under SMD 설계 규칙(High Speed 카테고리)도 정의하고 Allow Vias under SMD Pads 제약 조건을 활성화해야 합니다.

• Ignore Pad to Pad Clearances within a footprint - 동일한 컴포넌트 풋프린트 내 패드 간 클리어런스를 무시할지 여부를 지정하려면 이 옵션을 켜거나 끕니다. 이 옵션은 기본적으로 비활성화되어 있습니다.
• Minimum Clearance - 필요한 최소 클리어런스 값입니다. 여기에 입력한 값은 최소 클리어런스 매트릭스의 모든 셀에 복제됩니다. 반대로, 매트릭스에서 하나 이상의 객체 쌍에 대해 다른 클리어런스 값을 입력하면, 단일 클리어런스 값이 전체에 적용되지 않음을 반영하여 Minimum Clearance 제약 조건이 N/A(으)로 변경됩니다.
• Minimum Clearance Matrix - 설계에서 다양한 객체 간 클리어런스 조합을 세부적으로 조정할 수 있는 기능을 제공합니다.

클리어런스 매트릭스 작업

많은 사용자에게 Track 기본 객체와 Arc 기본 객체는 큰 차이가 없습니다. 그리고 Fill, Region, Polygon 객체에 대해서도 대부분의 사용자는 이를 그저 더 많은 '구리'로 인식합니다. 이를 고려하여, 클리어런스 규칙의 최소 클리어런스 매트릭스는 두 가지 모드로 동작하도록 개선되었습니다.

• Simple - 이 모드에서는 Track 및 Arc 객체(Track Keepout 및 Arc Keepout 객체 포함)가 단일 Track 항목으로 결합됩니다. Fill, Poly 및 Region 객체(Fill Keepout 및 Region Keepout 객체 포함)는 단일 Copper 항목으로 결합됩니다. Simple 모드는 기존 설계를 열든 새 설계를 열든 관계없이 기본 모드입니다.
• Advanced - 이 모드는 모든 객체가 표시되는 전통적인 매트릭스입니다.

매트릭스에서 클리어런스 값은 다음과 같은 방법으로 정의할 수 있습니다.

• 단일 셀 편집 - 특정 객체 쌍에 대한 최소 클리어런스를 변경합니다. 편집할 셀을 선택하려면 해당 셀을 클릭합니다.
• 다중 셀 편집 - 여러 객체 쌍의 최소 클리어런스를 변경합니다.
  • 열에서 여러 셀을 선택하려면 Ctrl+Click, Shift+Click, Click+Drag를 사용합니다.
  • 행에서 연속된 여러 셀을 선택하려면 Shift+Click 및 Click+Drag를 사용합니다.
  • 여러 행과 열에 걸쳐 연속된 여러 셀을 선택하려면 Click+Drag를 사용합니다.
  • 행 머리글을 클릭하면 해당 행의 모든 셀을 빠르게 선택할 수 있습니다.
  • 열 머리글을 클릭하면 해당 열의 모든 셀을 빠르게 선택할 수 있습니다.

필요한 선택이 완료되면(단일 셀 또는 여러 셀), 현재 값을 변경하는 것은 필요한 새 값을 입력하기만 하면 됩니다. 새로 입력한 값을 적용하려면 다른 셀을 클릭하거나 Enter를 누르십시오. 선택한 모든 셀이 새 값으로 업데이트됩니다.

다중 셀 편집 예시입니다. 이제 하나 이상의 객체 쌍에 대해 서로 다른 클리어런스 값이 존재하므로, 단일 클리어런스 값이 더 이상 모든 객체 간 클리어런스 조합에 적용되지 않음을 반영하여 Minimum Clearance 제약 조건이 N/A(으)로 변경된 점에 주목하십시오.

홀-객체 간 클리어런스 검사

설계자는 드릴 홀의 가장자리와 신호 레이어의 인접한 구리 객체 사이의 클리어런스를 검사할 수 있습니다. 이는 특히 트랙이 드릴 홀에 너무 가깝게 라우팅되는 것을 방지하는 데 유용하며, 그렇지 않으면 보드 제작 중 드릴의 잠재적 흔들림으로 인해 문제가 발생할 수 있습니다. 원하는 클리어런스를 정의하려면 클리어런스 규칙 최소 클리어런스 매트릭스의 맨 아래 행을 사용합니다.

설계에서 드릴 홀 가장자리에 너무 가까운 구리 객체를 찾아낼 수 있도록 클리어런스 값을 설정합니다.

Split Plane Clearance 검사

설계자는 내부 플레인 레이어의 split plane 영역 간 clearance도 검사할 수 있습니다. clearance를 정의하는 방법은 최소 clearance 매트릭스를 사용하는 모드에 따라 달라집니다.

• Simple mode - Copper-Copper 셀을 사용하여 필요한 split plane-to-split plane clearance 값을 지정합니다.
• Advanced mode - Region-Region 셀을 사용하여 필요한 split plane-to-split plane clearance 값을 지정합니다.

위반은 다음 형식으로 표시됩니다.

Clearance Constraint: (<CurrentClearance> < <DefinedClearance>) Between Split Plane (<NetName>) on <InternalPlaneLayerName> And Split Plane (<NetName>) on <InternalPlaneLayerName>,

예:

Clearance Constraint: (32.36mil < 34mil) Between Split Plane (GND) on Internal Plane 1 And Split Plane (NetC6) on Internal Plane 1

내부 레이어에서 split plane 영역 간 clearance 검사. 이 경우 clearance는 매트릭스의 Advanced 모드를 사용하여 정의되고 있으므로, 34mil 값이 Region-Region 셀에 입력되었습니다.

차동 페어 Clearance 검사

차동 페어는 고유한 설계 과제를 가지며, 종종 특정 within-pair clearance와 pair-to-pair clearance, 그리고 경우에 따라 pair-to-all other nets clearance를 제어하기 위한 세 번째 규칙이 필요합니다. 이를 지원하기 위해 Constraints 영역에는 Same Differential Pair 및 Different Differential Pair 옵션을 선택할 수 있는 드롭다운이 포함되어 있습니다.

예를 들어, 차동 페어 내부의 넷들이 일반적인 보드 clearance보다 더 촘촘한 clearance를 필요로 하는 경우, 아래와 같이 Same Differential Pair constraint 옵션을 사용하여 이를 구현할 수 있습니다. 규칙 범위는 설계의 All 넷 객체에 적용되더라도, Constraint 설정에 의해 Same Differential Pair의 객체에만 적용되도록 제한된다는 점에 유의하십시오.

이 결과는 아래와 같이 규칙 범위를 차동 페어 객체에만 적용되도록 지정하는 방식(예: InAnyDifferentialPair)으로도 얻을 수 있습니다. 이 규칙은 차동 페어의 넷과 설계 내 다른 모든 넷 객체 사이에도 적용되므로, 이 접근 방식은 DiffPairNet-to-DiffPairNet 및/또는 DiffPairNet-to-Any 요구사항을 정의하는 더 높은 우선순위의 다른 규칙이 있는 경우에만 사용해야 합니다. 이 접근 방식을 사용하는 경우, 더 엄격한 clearance 요구사항을 가진 규칙이 더 높은 우선순위를 갖도록 차동 페어 규칙의 Priority도 올바르게 구성해야 합니다.

유사한 접근 방식으로 차동 페어 between clearance를 제어할 수도 있습니다. 아래 이미지는 이를 위해 Different Differential Pair constraint를 사용하는 방법을 보여줍니다.

앞선 예와 마찬가지로, Different Differential Pairs constraint 대신 규칙 범위를 사용해서도 이를 구현할 수 있습니다. 더 엄격한 clearance 요구사항을 가진 규칙이 더 높은 우선순위를 갖도록 규칙 우선순위를 구성해야 한다는 점을 기억하십시오.

차동 페어 넷과 다른 모든 넷 객체 사이에 서로 다른 clearance를 정의하려면 다음 규칙을 사용할 수 있습니다.

아래와 같이 이를 더 세분화하여 차동 페어 객체와 비차동 페어 객체 사이에만 적용되도록 할 수도 있습니다.

Differential Pair Routing에 대해 자세히 알아보십시오. Differential Pair design rules의 스코핑에 대해서도 자세히 알아보십시오.

규칙 적용

Online DRC, Batch DRC, 대화형 라우팅 ^#, 자동 라우팅 ^#, 그리고 폴리곤 배치.

참고

---

Short-Circuit

기본 규칙: 필요 i

이 규칙은 구리(신호 및 플레인) 레이어의 프리미티브 객체 간 단락을 검사합니다. 서로 다른 넷 이름을 가진 두 객체가 접촉하면 단락이 존재합니다.

Constraints

Short-Circuit 규칙의 기본 제약 조건

Allow Short Circuit - 규칙의 두 스코프(Full Query)에 해당하는 대상 넷들이 서로 단락될 수 있는지 여부를 정의합니다. 예를 들어 설계 내에서 두 개의 접지 시스템을 연결할 때처럼 서로 다른 두 넷을 단락시켜야 하는 경우, 이 옵션이 활성화되어 있는지 확인하십시오.

Rule Application

Online DRC, Batch DRC 및 자동 라우팅 중.

Notes

• Printed Electronics design 에서 서로 다른 넷이 서로 다른 레이어에서 교차하면 단락으로 표시됩니다. 이러한 교차는 비전도성 레이어에 유전체 패치를 배치하여 절연합니다.

• 이 규칙은 Wire Bonding에도 적용됩니다. 서로 다른 넷의 다이 패드 또는 구리에 본드 와이어가 연결되거나, 서로 다른 넷의 본드 와이어 끝점이 연결되면 위반이 발생합니다.

---

Un-Routed Net

기본 규칙: 필요 i

이 규칙은 규칙의 스코프(Full Query)에 해당하는 각 넷의 완료 상태를 검사합니다. 넷이 불완전한 경우 각 완료된 섹션(서브넷)과 함께 라우팅 완료율이 나열됩니다. 라우팅 완료는 다음과 같이 정의됩니다.

(connections complete / total number of connections) x 100

PCB Editor의 Design Rule Checking 시스템은 일반적으로 넷 내의 모든 노드(컴포넌트 패드)가 넷 인식 설계 객체(트랙, 아크, 패드, 비아 및 폴리곤)를 통해 연결되어 있으면 해당 넷이 라우팅된 것으로 간주합니다. 이러한 객체는 서로 접촉하면 연결된 것으로 간주됩니다. 그러나 단순히 접촉하는 것만으로는 소프트웨어상 연결로 인식되더라도, 실제 보드 제작 단계에서는 이러한 '연결' 중 일부의 취약성으로 인해 심각한 문제가 발생할 수 있습니다. 특히 예를 들어 서로 이어진 두 트랙 세그먼트나 패드/비아로 들어가는 트랙이 아주 미세하게만 접촉하는 경우가 그렇습니다. 이러한 연결은 흔히 'Bad Connections', 'Poor Connections' 또는 'Incomplete Connections'라고 합니다. 이 규칙은 이러한 불량 연결도 검사하도록 구성할 수 있습니다.

Constraints

Un-Routed Net 규칙의 기본 제약 조건

Check for incomplete connections - 이 옵션을 활성화하면 적용 가능한 설계 객체 간 연결성에 대해 다음과 같은 추가 검사가 수행됩니다.

• Track/Arc to Track/Arc - 연결되는 트랙/아크 세그먼트의 중심선 또는 끝 중심이 일치하는지 검사합니다.
• Track/Arc to Via - 트랙/아크 세그먼트의 중심선 또는 끝 중심이 비아 형상 위에 배치되었는지 검사합니다.
• Track/Arc to Pad - 트랙/아크 세그먼트의 중심선 또는 끝 중심이 패드 형상 위에 배치되었는지 검사합니다.
• Via to Pad - 비아의 중심이 패드 형상 위에 배치되었는지 검사합니다.
• Via to Via - 한 비아의 중심이 다른 비아 형상 위에 배치되었는지 검사합니다.
• Polygon to Track/Arc - 트랙/아크 세그먼트의 중심선 또는 끝 중심이 폴리곤에 의해 겹쳐지는지 검사합니다.
• Polygon to Pad/Via - Pad/Via가 폴리곤에 직접 연결을 사용하는 경우 Pad/Via의 중심이 폴리곤에 의해 겹쳐지는지 검사합니다.

Rule Application

Batch DRC.

Notes

• 불량 연결은 설계 공간에서 상세 위반 마커 를 사용해 표시되며, 해당 메시지는 Messages 패널에 나타납니다.

• 해당되는 경우 넷 내의 미연결 객체 사이에 연결선이 그려지며, 미라우팅 넷 길이에 대한 데이터는 PCB panel(Nets mode에서)에 반영됩니다.

• 일부 DRC 검사는 작동하기 위해 Un-Routed Net 규칙이 Batch 활성화되어 있어야 합니다.

• Printed Electronics에서는 레이어 전환에 비아가 not 필요하지 않으므로, 라우팅된 넷에서 비아가 제거되더라도 넷 분석기는 넷이 끊어지지 않은 것으로 인식합니다. 보드는 Layer Stack Manager에서 Printed Electronics 옵션이 활성화되어 있으면 Printed Electronics로 정의됩니다. Printed Electronics에 대해 자세히 알아보십시오.

• 이 규칙은 Wire Bonding에도 적용됩니다. 동일한 넷의 다이 패드, 본드 와이어 및/또는 구리 객체 사이에 연결이 없으면 위반이 발생합니다.

---

Un-Connected Pin

기본 규칙: 필요하지 않음

이 규칙은 넷이 할당되지 않았고 연결된 트랙도 없는 핀을 감지합니다.

Constraints

없음

Rule Application

Online DRC 및 Batch DRC.

---

Modified Polygon

기본 규칙: 필요 i

이 규칙은 아직 shelved 상태이거나 수정되었지만 아직 다시 포어링되지 않은 폴리곤을 감지합니다.

Constraints

Modified Polygon 규칙의 기본 제약 조건

• Allow shelved - 활성화하면 이 설계 규칙의 스코프에 속하고 현재 shelved 상태인 모든 폴리곤은 위반으로 표시되지 않습니다.
• Allow modified - 활성화하면 이 설계 규칙의 스코프에 속하고 현재 수정되었지만 다시 포어링되지 않은 모든 폴리곤은 위반으로 표시되지 않습니다.

Rule Application

Online DRC 및 Batch DRC.

---

Creepage Distance

기본 규칙: 필요하지 않음

이 규칙은 비도금 홀, 컷아웃, 그리고 보드 가장자리를 따라 보드 표면을 가로질러 대상 신호 간의 연면거리를 검사합니다. 

제약 조건

연면거리 규칙의 기본 제약 조건

• Creepage distance – 첫 번째 객체의 임의 지점이 두 번째 객체의 임의 지점으로부터의 거리와 같거나 그보다 작을 때 규칙 위반으로 표시됩니다.
• Ignore Internal Layers – 이 옵션을 사용하면 규칙이 외층에만 적용되도록 할 수 있습니다.
• Apply to Polygon Pour – 이 옵션을 사용하면 규칙을 스코프된 폴리곤에 적용할 수 있습니다.

규칙 적용

온라인 DRC, 배치 DRC 및 자동 배선 중.

참고

• 연면거리 규칙은 기본적으로 온라인 또는 배치 설계 규칙 검사에 대해 활성화되어 있지 않습니다. Design Rule Checker dialog(Tools » Design Rule Check, Electrical 범주)에서 온라인/배치 검사를 활성화하십시오.

• 규칙 위반 표시도 구성해야 할 수 있습니다. Preferences dialog의 PCB Editor - DRC Violation Display page 에서 Violation Details(로컬화된 위반 정보) 및/또는 Violation Overlay(위반된 전체 객체 강조 표시)를 활성화합니다.

• 이 규칙은 대상 넷에서 가장 가까운 지점을 식별하고 X, Y, Z 평면에서 그 사이의 거리를 검사합니다. 

• 보드 슬롯을 패드를 배치하여 생성한 경우, 소프트웨어는 도금된 배럴이 전도성이라고 가정하여 그에 따라 연면거리를 줄이므로 패드 속성에서 Plated 옵션이 비활성화되어 있는지 확인하십시오.

• 폴리곤 푸어와 다른 객체가 Apply to Polygon Pour  옵션이 활성화된 연면거리 설계 규칙 및 Clearance design rule에 의해 스코프된 경우, 두 규칙이 모두 고려되며 폴리곤을 푸어할 때 더 큰 값이 적용됩니다. 예를 들어 연면거리 규칙의 제약 값이 Clearance 규칙보다 크면, 이 더 큰 값이 적용됩니다.

Z축 클리어런스

기본 규칙: 필요하지 않음

이 규칙은 서로 다른 구리층에 있는 다양한 프리미티브 간의 최소 클리어런스를 검사합니다.

제약 조건

Z축 클리어런스 거리 규칙의 기본 제약 조건

Z-Axis Clearance – 첫 번째 및 두 번째 객체가 서로 다른 구리층에 배치되어 있을 때, 첫 번째 객체의 임의 지점이 두 번째 객체의 임의 지점으로부터의 거리와 같거나 그보다 작으면 규칙 위반으로 표시됩니다.

규칙 적용

온라인 DRC, 배치 DRC.

참고

• Violation Details가 규칙에 대해 활성화된 경우(Preferences dialog의 PCB Editor – DRC Violations Display page), PCB 설계 공간에서 위반 텍스트는 다음 형식으로 표시됩니다:

  < [RuleValue] ([Actual Z-Axis Clearance Value]; XY: [Z-Axis Clearance Projected on XY]),

  여기서 [RuleValue]는 규칙에 지정된 제약 조건이고 [Actual Z-Axis Clearance Value]는 서로 다른 레이어에 있는 프리미티브 가장자리 사이의 대각선 기준 최단 거리입니다.

  소프트웨어의 다른 위치에서는 다음 형식이 사용됩니다:

  Z-Axis Clearance: ([Actual Z-Axis Clearance Value] < [RuleValue]) Between [Object1Description] And [Object2Description]

• 이 규칙은 폴리곤 푸어(솔리드 및 해치)와 내부 플레인에서 지원됩니다. 위반이 폴리곤과 다른 유형의 객체(트랙, 패드 등) 사이에서 감지될 때에만 폴리곤에 보이드가 생성된다는 점에 유의하십시오. 서로 다른 신호 레이어의 폴리곤 푸어 사이에서도 클리어런스와 위반은 감지되지만, 이 경우 보이드는 자동으로 생성되지 않습니다.

• 또한 신호 레이어에 배치된 객체와 내부 플레인 사이에서도(최단 거리 기준으로) 클리어런스와 위반이 감지되지만, 이러한 위반은 수동으로 해결해야 합니다.

• 이 기능을 지원하지 않는 이전 버전의 Altium Designer에서 정의된 Z축 클리어런스 규칙/제약 조건이 포함된 PCB를 열면 해당 규칙은 손실됩니다.