신호 무결성 규칙 유형
Signal Integrity 범주의 설계 규칙은 아래에 설명되어 있습니다.
Signal Integrity 범주의 설계 규칙.
신호 자극(Stimulus)
기본 규칙: 필요 없음
이 규칙은 설계에 대해 신호 무결성(Signal Integrity) 분석을 수행할 때 사용되는 자극 신호의 특성을 지정합니다. 이는 시험 중인 넷의 각 출력 핀에 주입되는 신호입니다. 설계 규칙 검사(DRC) 중 최악 조건(worst-case) 결과가 반환됩니다.
제약조건
Signal Stimulus 규칙의 기본 제약조건
- Stimulus Kind - 신호 무결성 분석 중 주입되는 자극 신호의 유형을 지정합니다. 다음 자극 유형을 사용할 수 있습니다:
- Constant Level - 자극 신호가 선택한 Start Level 옵션에 따라 High 또는 Low의 일정 전압으로 유지됨
- Single Pulse - 자극 신호가 단일 펄스이며, 그 특성은 Start Level, Start Time 및 Stop Time 옵션으로 정의됨
- Periodic Pulse - 자극 신호가 연속 펄스열(continuous pulse train)이며, 그 특성은 Start Level, Start Time, Stop Time 및 Period Time 옵션으로 정의됨.
- Start Level - Constant Level 자극 신호에 사용되는 전압 레벨 또는 펄스 기반 자극 신호의 초기 전압 레벨을 지정합니다. 다음 레벨을 사용할 수 있습니다:
- Low Level - 출력 핀의 LOW 레벨 전압으로 정의됨 - 핀에 사용된 모델에 따라 달라짐
- High Level - 출력 핀의 HIGH 레벨 전압으로 정의됨 - 핀에 사용된 모델에 따라 달라짐.
- Start Time (s) - 펄스 기반 자극 신호의 시작 시간. 펄스 폭을 계산하는 데 사용됩니다.
- Stop Time (s) - 펄스 기반 자극 신호의 종료 시간. 펄스 폭을 계산하는 데 사용됩니다.
- Period Time (s) - 주기적 펄스열 자극 신호에서 펄스 간 시간. 주기 시간이 경과하면 폭이 Stop Time - Start Time 인 동일한 펄스가 다시 주입됩니다.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
참고
크로스토크(Crosstalk) 분석을 수행할 때, 가해자(Aggressor) 넷에는 Stimulus 설계 규칙에 정의된 자극이 주입되며, 이때 LOW 및 HIGH 레벨은 구동 출력 핀에 사용된 모델에 따라 달라집니다. 피해자(Victim) 넷에는 일정한 Low 레벨 전압이 주입되며, 이 레벨 역시 출력 핀에 사용된 모델에 따라 달라집니다.
오버슈트 - 하강 에지
기본 규칙: 필요 없음
이 규칙은 신호의 하강 에지에서 허용되는 최대 오버슈트(기준값 아래로의 링잉)를 지정합니다.
제약조건
Overshoot - Falling Edge 규칙의 기본 제약조건
Maximum (Volts) - 신호 하강 에지에서 허용되는 최대 오버슈트 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
오버슈트 - 상승 에지
기본 규칙: 필요 없음
이 규칙은 신호의 상승 에지에서 허용되는 최대 오버슈트(상단값 위로의 링잉)를 지정합니다.
제약조건
Overshoot - Rising Edge 규칙의 기본 제약조건
Maximum (Volts) - 신호 상승 에지에서 허용되는 최대 오버슈트 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
언더슈트 - 하강 에지
기본 규칙: 필요 없음
이 규칙은 신호의 하강 에지에서 허용되는 최대 언더슈트(기준값 위로의 링잉)를 지정합니다.
제약조건
Undershoot - Falling Edge 규칙의 기본 제약조건
Maximum (Volts) - 신호 하강 에지에서 허용되는 최대 언더슈트 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
언더슈트 - 상승 에지
기본 규칙: 필요 없음
이 규칙은 신호의 상승 에지에서 허용되는 최대 언더슈트(상단값 아래로의 링잉)를 지정합니다.
제약조건
Undershoot - Rising Edge 규칙의 기본 제약조건
Maximum (Volts) - 신호 상승 에지에서 허용되는 최대 언더슈트 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
임피던스
기본 규칙: 필요 없음
이 규칙은 허용되는 넷 임피던스의 최소값과 최대값을 지정합니다. 넷 임피던스는 도체의 형상 및 전도도, 주변 유전체 재료(보드 베이스 재료, 다층 절연, 솔더 마스크 등), 그리고 보드의 물리적 형상(z-평면에서 다른 도체까지의 거리)의 함수입니다.
제약조건
Impedance 규칙의 기본 제약조건
- Minimum (Ohms) - 허용되는 최소 넷 임피던스 값.
- Maximum (Ohms) - 허용되는 최대 넷 임피던스 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
신호 상단값(Top Value)
기본 규칙: 필요 없음
이 규칙은 신호가 High 상태(상단값)에서 안정화될 수 있는 최소 전압 레벨을 지정합니다.
제약조건
Signal Top Value 규칙의 기본 제약조건
Minimum (Volts) - 허용되는 최소 상단값 전압.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
신호 기준값(Base Value)
기본 규칙: 필요 없음
이 규칙은 신호가 Low 상태(기준값)에서 안정화될 수 있는 최대 전압 레벨을 지정합니다.
제약조건
Signal Base Value 규칙의 기본 제약조건
Maximum (Volts) - 허용되는 최대 기준값 전압.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
비행 시간(Flight Time) - 상승 에지
기본 규칙: 필요 없음
이 규칙은 신호 상승 에지에서 허용되는 최대 비행 시간(Flight Time)을 지정합니다. 비행 시간은 인터커넥트 구조에 의해 도입되는 신호 지연 시간입니다. 이는 넷의 신호가 임계 전압(신호 LOW에서 HIGH로 전이되는 지점을 표시)에 도달하도록 구동하는 데 걸리는 시간에서, 기준 부하(출력에 직접 연결됨)를 임계 전압까지 구동하는 데 걸리는 시간을 뺀 값으로 계산됩니다.
제약조건
Flight Time - Rising Edge 규칙의 기본 제약조건
Maximum (seconds) - 신호 상승 에지에서 허용되는 최대 비행 시간 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
비행 시간(Flight Time) - 하강 에지
기본 규칙: 필요 없음
이 규칙은 신호 하강 에지에서 허용되는 최대 비행 시간(Flight Time)을 지정합니다. 비행 시간은 인터커넥트 구조에 의해 도입되는 신호 지연 시간입니다. 이는 넷의 신호가 임계 전압(신호 HIGH에서 LOW로 전이되는 지점을 표시)까지 떨어지는 데 걸리는 시간에서, 기준 부하(출력에 직접 연결됨)가 임계 전압까지 떨어지는 데 걸리는 시간을 뺀 값으로 계산됩니다.
제약조건
Flight Time - Falling Edge 규칙의 기본 제약조건
Maximum (seconds) - 신호 하강 에지에서 허용되는 최대 비행 시간 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
슬로프(Slope) - 상승 에지
기본 규칙: 필요 없음
이 규칙은 신호 상승 에지에서 허용되는 최대 슬로프 시간(slope time)을 지정합니다. 상승 에지 슬로프는 신호가 임계 전압(VT)에서 유효 High(VIH)까지 상승하는 데 걸리는 시간입니다.
제약조건
Slope - Rising Edge 규칙의 기본 제약조건
Maximum (seconds) - 허용되는 최대 상승 에지 슬로프 시간 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
슬로프(Slope) - 하강 에지
기본 규칙: 필요 없음
이 규칙은 신호 하강 에지에서 허용되는 최대 슬로프 시간(slope time)을 지정합니다. 하강 에지 슬로프는 신호가 임계 전압(VT)에서 유효 Low(VIL)까지 하강하는 데 걸리는 시간입니다. 제약조건.
제약조건
Slope - Falling Edge 규칙의 기본 제약조건
Maximum (seconds) - 허용되는 최대 하강 에지 슬로프 시간 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
전원 넷(Supply Nets)
기본 규칙: 필요 없음
이 규칙은 전원 넷을 식별하고 해당 전압(또는 넷 클래스 범위를 사용하는 넷 집합)을 지정합니다.
제약조건
Supply Nets 규칙의 기본 제약조건
Voltage - 규칙의 범위(전체 쿼리)에 해당하는 넷(들)의 전압 값.
규칙 적용
일괄 DRC 및 신호 무결성 분석 중.
참고사항
- 전원 넷(들)은 Where The Object Matches 영역의 PCB Rules and Constraints Editor dialog 에서 드롭다운 필드로 Net 또는 Net Class를 선택한 다음, 해당 보조 드롭다운 목록에서 필요한 넷 또는 넷 클래스를 선택하여 지정할 수 있습니다. 규칙 범위에 대한 해당 Full Query는 다음과 같습니다: InNet('NetName') - 단일 넷의 경우; InNetClass('NetClassName') - 넷 클래스의 경우.
- 정의된 Supply Nets 설계 규칙의 일부인 넷(또는 해당 규칙에 사용된 넷 클래스의 일부인 넷)에 대해서는 길이와 지연이 계산되지 않습니다. 넷에 대해 제공되는 정보에 대해 더 알아보려면 PCB Placement & Editing Techniques 페이지를 참조하십시오.
- updating the PCB document from schematics를 수행할 때, Supply Nets 설계 규칙을 각 전원 넷(즉, power port를 포함하는 넷 또는 parameter set을 통해 Power Net parameter가 할당된 넷)에 추가할 것이 제안됩니다.
AI로 번역됨