High Speed Design

에 대해 더 알아보기

고속 신호 정의

Main page: xSignals로 고속 신호 경로 정의

고속 설계는 회로 보드의 한 지점에서 다른 지점으로 에너지 흐름을 관리하는 기술입니다. 설계자는 보드의 이 지점에서 저 지점으로 이동하는 신호에 집중하고, 그 신호에 설계 제약을 적용할 수 있어야 합니다. 하지만 집중 대상인 신호가 반드시 단일 PCB 넷인 것은 아닙니다. 예를 들어 T-브랜치 토폴로지로 라우팅하려는 설계에서 A0의 한 분기(branch)가 해당 신호일 수 있으며, A0의 다른 분기 역시 함께 주의를 기울여야 하고 두 신호의 라우트 길이를 비교할 수 있어야 합니다. 또는 신호 경로에 직렬 종단 부품이 포함될 수도 있는데(PCB 편집기에서는 하나의 부품과 두 개의 PCB 넷으로 보임), 그 신호가 차동 페어에 속한다면 페어의 다른 신호 길이와 비교해야 합니다.

이러한 요구사항은 xSignals라는 기능으로 관리할 수 있습니다. xSignal은 본질적으로 사용자가 정의한 신호 경로입니다. 소스 패드와 타깃 패드를(작업 공간 또는 PCB 패널에서) 선택한 다음, 둘 중 하나를 우클릭하여 해당 신호 경로를 xSignal로 정의합니다. 시작/끝 패드로 xSignal을 대화형으로 정의하는 것 외에도, 지능형 xSignals Wizard를 실행할 수 있으며, 이 마법사의 휴리스틱이 선택한 컴포넌트 간에 다수의 xSignal을 빠르게 설정하도록 도와줍니다. 이렇게 생성된 xSignal은 고속 신호에 설계 규칙을 타깃팅하는 데 사용할 수 있습니다. 소프트웨어는 이러한 xSignal의 구조를 이해하므로, 예를 들어 종단 부품을 통해 연결된 여러 넷의 전체 길이와 해당 종단 부품을 통과하는 거리까지 계산할 수 있습니다.

PCB 패널에는 xSignal을 검사하고 관리하는 데 사용되는 xSignal 모드 가 포함되어 있습니다. 또한 이 패널은 신호 길이에 대한 피드백을 제공하며, 적용 가능한 설계 제약을 거의 만족하는 xSignal(노란색) 또는 만족하지 못하는 xSignal(빨간색)을 하이라이트합니다. 아래 이미지에서는 CLK1 차동 페어의 xSignal 길이 차이가 적용된 Matched Length 설계 규칙에서 허용하는 값보다 큽니다. 패널에는 Signal Length가 포함되어 있는데, 이는 정확한 포인트-투-포인트 길이입니다. 패드 내부 트랙이나 적층된 트랙 세그먼트 같은 전통적인 길이 불일치 요소가 해소되며, 정확한 비아 스팬 거리를 사용해 Signal Length를 계산합니다.

PCB panel의 xSignals 모드를 사용해 xSignal을 관리하고 조사하세요. 얇은 선에 주목하십시오. 이는 직렬 부품을 통과하는 신호 경로를 나타냅니다. (이미지 제공: FEDEVEL Open Source, www.fedevel.com)

라우팅 속성 정의

Main page: 제어 임피던스 라우팅

전통적으로 보드 설계자는 라우팅 폭에 대한 치수를 입력하고 해당 레이어의 구리 두께를 선택하여 라우팅의 폭과 두께를 정의했습니다. 이는 전류를 전달할 수 있고 필요한 전압 이격(클리어런스)을 유지하기만 하면 되었기 때문에 일반적으로 충분했습니다. 하지만 설계에 포함된 고속 신호에는 이 접근이 충분하지 않으며, 이들 신호의 라우트 임피던스를 제어해야 합니다.

제어 임피던스 라우팅은 특정 임피던스를 제공하도록 라우트의 치수와 보드 재료의 특성을 구성하는 것입니다. 이를 위해 적절한 임피던스 프로파일을 정의한 다음, 라우팅 설계 규칙에서 중요한 고속 넷에 해당 프로파일을 할당합니다.

임피던스 프로파일 정의

Main page: 제어 임피던스 라우팅을 위한 레이어 스택 구성

임피던스 프로파일은 PCB 편집기의 Layer Stack Manager (Design » Layer Stack Manager)에서 정의합니다. Layer Stack Manager는 회로도 시트, PCB 및 기타 문서 유형과 동일한 방식으로 문서 편집기에서 열립니다.

레이어 속성을 구성한 후 Layer Stack Manager's Impedance 탭으로 전환하여 단일 또는 차동 임피던스 프로파일을 추가하거나 편집합니다.

상단 레이어에서 라우팅되는 개별 넷에 대해 정의된 50Ω 임피던스 프로파일. 커서를 이미지 위에 올리면 L3 레이어에 대한 동일 프로파일의 설정이 표시됩니다.

설계 규칙 구성

라우팅 임피던스는 라우트의 폭과 높이, 그리고 주변 유전체 재료의 특성에 의해 결정됩니다. Layer Stack Manager에서 정의된 재료 특성을 기반으로, 각 임피던스 프로파일을 생성할 때 필요한 라우팅 폭이 계산됩니다. 재료 특성에 따라 라우팅 레이어가 바뀌면 폭이 달라질 수 있습니다. 라우팅 레이어를 변경할 때 폭을 변경해야 하는 이러한 요구사항은 PCB Rules and Constraints Editor (Design » Rules)에서 구성된 해당 라우팅 설계 규칙에 의해 자동으로 관리됩니다.

대부분의 보드 설계에서는 제어 임피던스로 라우팅해야 하는 특정 넷 집합이 존재합니다. 일반적인 접근 방식은 이러한 넷을 포함하는 넷 클래스 또는 차동 페어 클래스를 만든 다음, 아래 이미지에 표시된 것처럼 이 클래스를 타깃으로 하는 라우팅 규칙을 생성하는 것입니다.

일반적으로 Min, Max, Preferred Width를 수동으로 정의합니다. 상단의 제약(Constraint) 설정에서 이를 지정해 모든 레이어에 적용하거나, 레이어 그리드에서 각 레이어별로 개별 지정할 수 있습니다. 제어 임피던스(Controlled Impedance) 라우팅의 경우에는 대신 Use Impedance Profile 옵션을 활성화한 다음, 드롭다운에서 필요한 Impedance Profile을 선택합니다. 이렇게 하면 규칙의 Constraints 영역이 변경됩니다. 가장 먼저 눈에 띄는 점은, 디자인 룰의 사용 가능 레이어(available layers) 영역에 더 이상 보드의 모든 신호 레이어가 표시되지 않고, 선택한 Impedance Profile에서 활성화된 레이어만 표시된다는 것입니다. Preferred Width 값(및 차동 페어 간격, diff pair gap)은 각 레이어에 대해 계산된 폭(및 간격)을 반영하도록 업데이트됩니다. 이 Preferred 값은 편집할 수 없지만 Min과 Max 값은 편집할 수 있으므로, 적절히 더 작은/더 큰 값으로 설정하십시오.

Routing Width Design Rule

단일(싱글 엔디드) 넷의 경우, 라우팅 폭은 Routing Width 디자인 룰로 정의됩니다.

Impedance Profile을 사용하도록 선택하면, 사용 가능 레이어와 Preferred Width는 선택한 프로파일에 의해 제어됩니다.

Differential Pairs Routing Design Rule

차동 페어의 라우팅은 Differential Pair Routing 디자인 룰에 의해 제어됩니다.

차동 페어의 경우, 사용 가능 레이어, Preferred Width 및 Preferred Gap은 선택한 프로파일에 의해 제어됩니다.

► Differential Pair Routing

Choosing the Impedance

그렇다면 어떤 목표 임피던스를 선택해야 할까요? 이는 일반적으로 사용 중인 로직 패밀리 또는 기술의 고유 소스 임피던스(Characteristic Source Impedance)에 의해 결정됩니다. 예를 들어 ECL 로직은 50Ω의 특성 임피던스를 가지며, TTL은 70Ω에서 100Ω 범위의 소스 임피던스를 가집니다. 50Ω~60Ω는 많은 설계에서 흔히 사용하는 목표 임피던스이며, 차동 페어의 경우 90Ω 또는 100 Ω 차동 임피던스가 일반적입니다. 임피던스가 낮을수록 전류 소모가 커지고, 임피던스가 높을수록 EMI 방출 가능성이 커지며, 해당 신호가 크로스토크에 더 취약해진다는 점을 기억하십시오.

100Ω 차동 페어는 동일한 길이를 갖는 두 개의 50Ω 싱글 엔디드 라우트로 볼 수도 있습니다. 하지만 페어 사이에 발생하는 결합(coupling) 때문에 이는 정확히 맞는 설명은 아닙니다. 두 라우트가 가까워질수록 결합이 강해져 페어의 차동 임피던스가 감소합니다. 100Ω 차동 임피던스를 유지하려면 각 라우트의 폭을 줄일 수 있으며, 그러면 페어 내 각 라우트의 특성 임피던스가 몇 ohms 정도 약간 증가합니다.

Defining the Properties of the Board

Main page: Layer Stack Management

보드 레이어에 사용되는 재료, 그 치수, 그리고 레이어의 개수 및 적층 순서는 모두 Layer Stack Manager에서 정의됩니다. 여기에서 최종 보드를 제작하는 데 필요한 다양한 레이어(구리 신호/플레인 레이어, 구리를 분리하는 유전체 레이어, 커버 레이어, 컴포넌트 오버레이)를 구성합니다.

제작되는 모든 레이어는 Layer Stack Manager의 Stackup 탭에서 정의됩니다.

Configuring the Vias

Main page: Defining the Via Types

이 페이지의 개요 섹션에서 언급했듯이, 비아는 신호 라우팅의 임피던스에 영향을 주며 고속 설계에서 핵심 고려 사항입니다. 길이, 홀 직경, 비아 랜드 면적이 신호가 보게 되는 임피던스에 영향을 줄 뿐 아니라, 비아 배럴의 사용되지 않는 부분은 스텁(stub)처럼 동작하여 신호 반사에 기여할 수 있습니다. 이를 관리하기 위해 Blind, Buried, µVia, Skip Vias 등 다양한 레이어-투-레이어 비아 스타일을 제작할 수 있습니다. 이러한 비아 타입은 모두 Altium Designer에서 지원됩니다.

비아는 레이어 스택의 일부로 Layer Stack Manager's Via Types 탭에서 정의됩니다. 사용되지 않는 비아 배럴에 대한 백드릴링(back drilling)도 지원되며, 이는 Layer Stack Manager's Back Drills 탭에서 정의합니다(백드릴링을 위한 보드 구성에 대해 더 알아보기).

제작 가능한 다양한 비아 타입은 Layer Stack Manager의 Via Types 탭에서 정의할 수 있습니다.

비아의 영향을 이해하기 위한 정량적 연구도 수행되었는데, 예를 들어 Altera Application Note AN529 Via Optimization Techniques for High-Speed Channel Designs가 있습니다.

이 연구 및 기타 참고 자료를 요약하면, 비아의 영향을 최소화하기 위해 다음 가이드라인을 제시할 수 있습니다:

• 신호 라우트가 비아에 연결되는 위치에서 비아 애뉼러 링(annular ring) 크기를 줄이십시오. 해당 App Note는 기계 드릴 비아에 대해 비아 직경/홀 크기 20/10 mil(0.5/0.25 mm)을 제안합니다.
• 비아가 연결되지 않는 레이어의 사용되지 않는 애뉼러 링(= NFP, Non-Functioning Pads)을 제거하십시오. 이를 위해 Tools » Remove Unused Pad Shapes 명령을 사용합니다.
• 비아 배럴과 인접한 플레인 레이어 사이의 클리어런스를 늘리십시오. 이는 Power Plane Clearance design rule로 제어되며, App Note는 40~50 mil(1.0~1.25 mm)을 제안합니다. 이 설정은 해당 플레인 레이어의 블로우아웃(blowout) 크기를 증가시킨다는 점에 유의하십시오.
• 신호 라우트가 레이어를 변경하여 리턴 패스가 다른 레이어로 전환될 때마다, 신호 비아 인접 위치에 스티칭 비아(stitching via)를 배치하십시오. 새 기준 플레인 레이어가 기존 기준 플레인과 동일 전압이라면, 두 플레인은 신호 비아로부터 35 mil(0.9 mm) 이내(센터-투-센터)에서 비아로 서로 연결되어야 합니다.
• 신호 라우트가 레이어를 변경하고 새 기준 플레인 레이어가 다른 전압일 경우, 신호 비아 인접 위치에 디커플링 커패시터를 배치하십시오. 이 커패시터는 두 플레인이 어떤 전압을 갖든 상관없이 두 플레인 사이를 직접 디커플링합니다. 다만 이 방법은 한 플레인의 노이즈가 다른 플레인으로 결합될 수 있으므로, 리턴 패스 루프 면적을 줄이기 위한 최후의 수단으로만 사용해야 합니다.
• 비아 스텁(신호 라우트가 비아에 접근하는 레이어를 넘어서는 추가 비아 길이)을 제거하십시오. 이는 적절한 블라인드/버리드 비아를 사용하거나, 제작 시 비아 백드릴링을 통해 수행합니다.

Managing the Return Path for High-Speed Signals

설계에서 각 고속 신호마다 양질의 리턴 패스(return path)는 필수입니다. 리턴 패스가 신호 라우트 아래로 흐르지 못하고 벗어나는 순간 루프가 형성되며, 이 루프는 EMI를 발생시키고 그 크기는 루프 면적에 정비례합니다.

Creating Power Planes

• 전원 플레인은 플레인 레이어에서 만들 수도 있고, 폴리곤으로 덮인 신호 레이어에서 만들 수도 있습니다.
• 플레인 레이어로 전원 플레인 만들기:
  • 플레인 레이어는 Layer Stack Manager에서 추가합니다. 기존 레이어를 우클릭한 다음 Insert layer above 또는 Insert layer below를 선택해 새 플레인 레이어를 추가하십시오.
  • 플레인 레이어를 활성 레이어로 선택한 상태에서 플레인 내부 아무 곳이나 더블클릭하면 Split Plane dialog가 열리며, 여기에서 넷을 할당할 수 있습니다.
  • 소프트웨어는 해당 레이어의 Layer Stack Manager에서 Pullback Distance 열에 지정된 값만큼 플레인 가장자리를 보드 외곽에서 자동으로 후퇴시킵니다. 해당 열이 보이지 않으면, 기존 열 헤더를 우클릭하여 Select Columns 명령에 접근하십시오.
  • 플레인 레이어는 라인(Place » Line)을 배치하여 별도의 영역으로 분할할 수 있습니다. 첫 번째 라인 세그먼트 배치를 시작한 후 Tab를 눌러 분할 라인의 폭을 설정하십시오. 라인 세그먼트를 보드 에지에서 에지까지 배치하거나, 아일랜드(island)를 위한 폐곡선을 만들 수 있습니다. 소프트웨어는 분할 라인이 만든 개별 형상을 자동으로 감지하며, 각 형상을 더블클릭해 넷에 할당하십시오.
• 신호 레이어에서 폴리곤으로 전원 플레인 만들기:
  • 신호 레이어는 Layer Stack Manager에서 추가합니다. 기존 레이어를 우클릭한 다음 Insert layer above 또는 Insert layer below를 선택해 새 신호 레이어를 추가하십시오.
  • 별도의 전원 존이 필요하다면, 레이어 전체를 폴리곤으로 먼저 채운 다음 이를 슬라이스하는 방식(Place » Slice Polygon Pour)이 더 쉬울 수 있습니다. 슬라이스 라인을 배치하기 시작한 후 Tab를 누르면 Line Constraints dialog가 열리며, 여기서 슬라이스 폭을 설정할 수 있습니다. 이 폭은 슬라이스 동작으로 생성되는 두 폴리곤 사이의 간격이 됩니다. 슬라이스 라인은 폴리곤 바깥에서 시작해 폴리곤 바깥에서 끝나야 합니다.
  • 폴리곤을 다시 포어(Repour)하려면, 우클릭한 다음 컨텍스트 메뉴에서 Polygon Actions » Repour Selected를 선택합니다. 
  • 폴리곤은 셸브(일시적으로 숨김)할 수도 있습니다. 우클릭한 다음 Polygon Actions 하위 메뉴에서 해당 명령을 선택하세요. 부품과 라우팅을 이동해야 할 때 이 기능을 사용합니다.
• 아래 이미지처럼 서로 다른 넷을 서로 다른 색으로 표시하면 도움이 됩니다. 이는 회로도 또는 PCB에서 설정할 수 있으며, Applying Color to the Nets에서 자세히 알아보세요.

  첫 번째 이미지는 플레인 레이어를 3v3 및 5v0 존으로 분할한 것이고, 두 번째 이미지는 3v3 폴리곤과 5v0 폴리곤이 있는 신호 레이어입니다. 넷 색상이 할당되어 있고 하이라이트가 활성화되어 있습니다.

리턴 경로로서의 플레인

품질이 좋은 리턴 경로란 다음을 만족하는 경우입니다:

• 리턴 경로를 제공하는 플레인(관심 신호에 가장 가까운 플레인)에서, 신호 라우트 아래에 끊김, 분할, 또는 블로우아웃(비아 또는 스루홀 핀으로 인해 플레인에 생긴 구멍)이 없어야 합니다.
• 리턴 경로의 폭은 이상적으로 신호 라우팅 폭의 3배, 또는 라우트에서 플레인까지의 거리의 3배 중 더 작은 값이 되어야 합니다. 최대 전류 밀도는 신호 라우트 바로 아래에 존재하지만, 라우트 양쪽으로 플레인에 퍼지며 대략 95%가 라우트 폭의 3배 범위 내에서 흐릅니다. 이 영역 내 플레인의 끊김은 리턴 경로 임피던스를 증가시키는 효과가 있으며, 리턴 경로가 우회하면 루프가 생성됩니다. 신호 무결성 관점에서, 이렇게 증가한 리턴 경로 임피던스는 신호 경로 임피던스를 증가시키는 것만큼 신호 품질에 영향을 줍니다.
• 루프 면적이 최소화되어야 합니다. 일반적으로 라우팅된 신호 길이를 최소화하는 것보다 루프 면적을 줄이는 것이 더 중요합니다. 리턴 경로가 블로우아웃을 만나면, 사용 가능한 리턴 경로에 맞추어 신호를 재라우팅하는 것을 고려하세요. 
• 전원 플레인이 리턴 경로를 제공하는 경우, 리턴 에너지는 결국 디커플링 커패시터를 통해 그라운드로 이동합니다. 생성될 수 있는 루프의 크기를 최소화하기 위해, 신호 소스 핀 근처의 디커플링 커패시터 위치를 신중히 고려하세요. 

분할 및 다중 전원/그라운드 플레인 관리

일반적으로, 특정 요구사항이 있고 이를 정의하고 관리하는 방법을 이해하고 있는 경우가 아니라면 그라운드 플레인을 분할하지 않는 것이 좋다는 데 의견이 모입니다. 대신 노이즈가 큰 부품은 조용한 부품과 분리되도록 배치하고, 또한 사용하는 전원 레일별로 부품을 군집화해야 합니다.

전원 및 그라운드 플레인에 대해 추가로 유의할 점은 다음과 같습니다:

• 설계상 그라운드 플레인을 부분적으로 분할해야 한다면, 그 영역을 가로지르는 신호는 브리지(아래에 분할이 없는 구역) 위로 라우팅해야 합니다.
• 회로 노이즈를 최소화하려는 경우, 플레인을 분할하는 것보다 추가 그라운드 플레인을 사용하는 것이 더 낫고, 가능하다면 각 레귤레이티드 전원 공급장치의 전원 레일과 그라운드 레일 모두에 대해 플레인 레이어를 포함하세요. 
• 각 레일이 자체 플레인으로 분배되는 다중 레일 설계라면, 각 전원 플레인이 반드시 자기 그라운드 플레인만 참조하도록 하세요. 전원 플레인이 다른 레일의 그라운드 플레인과 오버랩(참조)되도록 두지 마세요. 이는 커패시티브 커플링을 만들어 노이즈가 한 전원에서 다른 전원으로 이동할 수 있게 합니다.
• 인접 플레인이 서로 다른 전압 영역으로 분할되어야 하는 전원 플레인이라면, 적절한 리턴 경로를 제공하기 위해 두 전압 영역 사이를 직접 디커플링해야 할 수도 있습니다.

분할 플레인 시각화

리턴 경로를 시각적으로 점검하는 작업을 돕기 위해, 중요한 라우트 경로 아래의 리턴 경로를 더 쉽게 확인할 수 있도록 표시를 구성할 수 있습니다.

플레인에서 서로 다른 전압 영역을 가로지를 때 신호가 분할 라인을 지나가는지 확인합니다. 하이라이트된 4개의 넷이 VCC 전원 플레인의 분할을 가로질러 지나가며, 이로 인해 해당 신호들의 리턴 경로가 분할됩니다.

이를 위해 다음을 수행합니다:

• 각 전원 넷에 색상을 할당합니다. Applying Color to the Nets에서 자세히 알아보세요.
• 관련 신호 및 플레인 레이어만 보이도록 레이어 표시를 줄입니다. 이 레이어 조합은 Layer Set으로 저장할 수 있습니다. creating a layer set에서 자세히 알아보세요.
• 신호 레이어로 전환한 다음 관심 넷에서 Ctrl+Click하여 하이라이트합니다(여러 넷을 하이라이트하려면 클릭할 때 Shift를 함께 사용). 선택(Select) 대비 하이라이트의 장점은 하이라이트가 지속되므로 다른 곳을 클릭해도 계속 하이라이트 상태가 유지된다는 점입니다. 현재 하이라이트 세트를 지우려면 Shift+C 를 누르세요.
• 하이라이트는 설계 공간에서 나머지 객체를 디밍(dimming)하여 구현되며, Dimmed Objects 레벨은 View Configuration 패널의 Mask and Dim Settings section에서 설정합니다.
• 플레인 레이어를 활성 레이어로 만듭니다.

그러면 넷이 두드러져 보이고, 분할 라인이나 스루홀 패드/비아로 인해 생긴 블로우아웃 등 리턴 경로에 존재하는 분할 또는 불연속을 더 쉽게 확인할 수 있습니다. 

리턴 경로의 끊김 감지

리턴 경로의 끊김 또는 목(neck) 현상은 Return Path design rule로 감지할 수 있습니다. Return Path design rule은 규칙이 대상으로 하는 신호의 위 또는 아래에 지정된 참조 레이어에서 연속적인 신호 리턴 경로가 있는지 확인합니다. 리턴 경로는 참조 신호 레이어에 배치된 필(fill), 리전(region), 폴리곤 포어로 만들 수 있으며, 또는 플레인 레이어일 수도 있습니다.

리턴 경로 레이어는 Return Path design rule에서 Impedance Profile로 선택된 참조 레이어입니다. 이 레이어들은 신호 경로를 따라 지정된 Minimum Gap(신호 에지 바깥쪽 폭)이 존재하는지 확인하기 위해 검사됩니다. High Speed rule category에서 새 Return Path design rule을 추가하세요.

리턴 경로 레이어는 선택된 Impedance Profile에서 정의되며, 경로 폭(신호 에지 바깥쪽)은 Minimum Gap로 정의됩니다.

아래 이미지는 NetX 신호에 대해 Minimum Gap 설정이 0.1mm일 때 감지된 리턴 경로 오류를 보여줍니다. Preferences dialog – show image에서 DRC Violation Display Style를 ‘Violation Details는 표시하되 Violation Overlay는 표시하지 않음’으로 구성하면 Return Path 오류 위치를 더 쉽게 찾을 수 있습니다. 이렇게 하면 위반 중인 전체 객체가 아니라, 규칙이 실패한 정확한 위치가 하이라이트됩니다. 

리턴 경로 비아 체크

고속 신호가 한 참조 플레인에서 다른 참조 플레인으로 넘어갈 때, 리턴 신호를 플레인 간에 전달하기 위한 리턴 비아도 있어야 합니다. 스코프된 신호의 비아로부터 특정 거리 내에 그러한 비아가 존재하는지 확인하려면, 적용 가능한 Return Path design rule에서 Max Stitch Via Distance 옵션을 사용하여, 해당 신호 비아로부터 지정 거리 내에 리턴 경로 비아가 존재해야 하는지 정의합니다. 리턴 경로 비아는 해당 임피던스 프로파일에 대해 Layer Stack Manager 에 정의된 참조 레이어로의 연결을 제공해야 합니다.

규칙에서 Max Stitch Via Distance 가 정의되면, 지정된 거리 내 리턴 경로 비아의 존재 여부가 Batch DRC의 일부로 검사됩니다.

최대 스티치 비아 거리 제약 위반의 예입니다. 여기서는 넷 DQS4R_N 의 비아에 대해 지정된 거리 내에 리턴 경로 비아가 없습니다.

차동 페어 구성 및 라우팅

Main pages: 차동 페어 라우팅, 임피던스 제어 라우팅

차동 페어의 정의는 회로도 캡처 중에 수행할 수도 있고, 설계를 보드 레이아웃으로 전송한 후에 정의할 수도 있습니다. 회로도에서 페어를 정의하기 위한 핵심 요구사항은 관련 넷 각각의 넷 이름 끝에 _P 또는 _N를 포함하는 것입니다. 차동 페어는 회로도에서 각 넷에 Differential Pair directive를 배치하여 식별하거나, Blanket directive에 하나를 배치하여 식별할 수 있습니다. Blanket 지시자는 아래 이미지에 보인 것처럼, 차동 스타일의 Net Label들이 포함된 집합 위에 오버레이됩니다.

Blanket은 여러 넷을 차동 페어 멤버로 구성하는 데 사용할 수 있습니다.

차동 페어 작업:

• PCB 편집기에서는 PCB 패널의 Differential Pair Editor 모드에서 차동 페어를 정의할 수 있습니다. 차동 페어에 적용되는 설계 규칙을 정의하는 과정을 단순화하기 위해, 차동 페어를 Net Class 또는 Differential Pair Class에 할당할 수 있으며, 이 둘은 모두 Object Class Explorer에서 정의합니다.
• 제어 임피던스로 차동 페어를 라우팅하려면 Layer Stack Manager에서 임피던스 프로파일을 생성하십시오. Controlled Impedance Routing에 대해 자세히 알아보십시오.
• 차동 페어 라우팅의 속성은 Differential Pair Routing 설계 규칙으로 정의됩니다.
• 차동 페어를 라우팅하려면 Interactive Differential Pair 라우팅 명령을 사용합니다. _P 또는 _N 패드 중 하나를 클릭하여 라우팅을 시작한 다음, Spacebar를 사용해 사용 가능한 출구(Exit) 라우팅 형상을 순환 선택합니다. 라우팅 동작은 단일 넷 라우팅과 동일하며, 대화형 라우팅 단축키 목록은 Shift+F1를 누르십시오. 대상 패드에 가까워지면 Ctrl+Click를 눌러 패드까지의 라우팅을 완료합니다.

차동 페어 경험칙:

• 차동 페어가 효과적으로 동작하려면 길이 매칭이 매우 중요하므로, 길이 차이를 25 mil(0.635 mm) 이내로 유지하십시오. 또 다른 경험칙으로는 길이 차이를 신호 상승 시간의 20% 이내로 맞추는 방법이 있습니다. 차동 페어는 리턴 에너지가 페어의 다른 한 가닥을 통해 되돌아가기 때문에 동작합니다. 두 길이가 더 많이 불일치할수록, 그 대신 가장 가까운 플레인 레이어를 통해 되돌아가는 에너지의 양이 더 커집니다.
• 페어 구성원이 장애물의 양쪽으로 돌아가며 라우팅되는 경우처럼 결합(coupling)에 불연속이 생기면 임피던스가 증가합니다. 결합 불연속으로 인한 임피던스 변화량을 줄이기 위해, 전체 페어를 더 느슨한 결합(예: 신호 라우트 폭의 2배)으로 라우팅하는 편이 더 나을 수 있습니다.
• 특히 표면 레이어에서는 가해자(aggressor) 라우트를 멀리 유지하십시오. 잠재적 가해자 넷에 대해서는 신호 라우트 폭의 3배 클리어런스를 목표로 하십시오.
• 일반적인 규칙으로, 페어-대-다른 신호 간 클리어런스는 신호 라우트 폭의 2배를 목표로 하십시오.
• 동일 레이어의 그라운드 폴리곤은 최소 신호 라우트 폭의 3배 이상 떨어뜨려 두십시오.
• 비아 및 결합 불연속으로 인해 유입되는 반사는 제어 임피던스 라우팅을 통해 관리합니다. 이를 위해서는 신호 경로 아래에 연속적인 기준(레퍼런스) 플레인이 필요합니다.
• 크로스토크 내성을 개선하려면 신호 레이어와 플레인 사이의 간격을 줄이십시오.

배선 길이 제어 및 튜닝

Main pages: Length Tuning, Length design rule, Matched Length design rule

보드에서 고속 신호를 관리하기 위한 핵심 요구사항 중 하나는 배선 길이를 제어하고 튜닝하는 것입니다.

• 절대 길이는 Length design rule로 모니터링할 수 있으며, 상대 배선 길이는 Matched Length design rule로 모니터링할 수 있습니다.
• 일련의 넷에 대한 현재 길이와 적용 가능한 설계 규칙 준수 여부는 PCB 패널의 Nets 모드에서(아래와 같이) 확인할 수 있습니다.
• Length 규칙 및/또는 Matched Length 규칙이 정의되어 있다면, Length Tuning Gauge(Shift+G)를 표시하여 대화형 라우팅 또는 길이 튜닝 중에 길이를 모니터링할 수 있습니다.
• 디바이스 패키지 내부 핀 길이로 인해 발생하는 지연을 지원합니다. 자세한 내용은 Pin Package Delay를 참조하십시오.
• 경로에 직렬 부품이 포함된 넷은 xSignals를 정의하여 관리합니다.

설계 규칙

• Managing the Overall Route Lengths - 넷 또는 넷 집합의 전체 배선 길이는 Length design rule로 모니터링할 수 있습니다. Length 설계 규칙에는 허용 최소/최대 길이가 있으며, Signal Length가 허용 최소값보다 작으면 PCB 패널(Nets 모드)에서 노란색으로 강조 표시되고, 허용 최대값보다 크면 빨간색으로 강조 표시됩니다.
• Managing the Relative Route Lengths - 넷 집합의 상대 배선 길이는 Matched Length design rule로 모니터링할 수 있습니다. Matched Length 설계 규칙에는 허용 오차(tolerance)가 있으며, 대상 넷 집합에서 가장 긴 라우트를 기준 길이로 사용합니다. 패널에서 Signal Length가 노란색으로 강조 표시되면 이 신호의 길이가 ‘가장 긴 라우트 길이 - 허용 오차’보다 짧다는 뜻입니다. 빨간색 강조 표시는 이 신호의 길이가 가장 긴 라우트 길이보다 길다는 뜻입니다. 

이 두 규칙이 설계에 모두 존재할 때 설정이 어떻게 해석되는지 이해하려면 Length Tuning 페이지를 참조하십시오.

배선 길이 모니터링

현재 배선 길이는 PCB 패널의 Nets 모드에 표시되며, 라우팅하는 동안 업데이트됩니다. Routed 길이 값은 목표 길이에 가까워지면 노란색으로 바뀌고, 초과하면 빨간색으로 바뀝니다.

Length 규칙 및/또는 Matched Length 규칙이 정의되어 있다면, Length Tuning Gauge를 표시하여 대화형 라우팅 또는 길이 튜닝 중에 길이를 모니터링할 수 있습니다. 라우팅 중에는 Shift+G 단축키로 Gauge를 켜고 끌 수 있습니다.

Gauge는 슬라이더 상단에 현재 Routed Length를 숫자로 표시하고, 슬라이더는 Estimated Length를 표시합니다. 길이 튜닝 중에는 Estimated Length = Current Routed Length; 대화형 라우팅 중에 Gauge를 사용한다면 Estimated Length = Routed Length + distance to target (length of connection line).

Gauge 설정은 적용 가능한 규칙에 의해 정의된 제약 조건으로부터 계산됩니다.

• Gauge 최소값(Gauge의 왼쪽 끝)은 45(가장 낮은 MinLimit)
• Gauge 최대값(Gauge의 오른쪽 끝)은 48(가장 높은 MaxLimit)
• 왼쪽 노란색 바(가장 높은 MinLimit)는 46.58
• 오른쪽 노란색 바(가장 낮은 MaxLimit)는 47.58(위 이미지에서는 녹색 바에 가려짐)
• 녹색 바(TargetLength)는 47.58(집합에서 가장 긴 넷의 배선 길이로, MaxLimit와 동일)
• 녹색 슬라이더와 그 위에 겹쳐진 숫자 값(현재 배선 길이)은 47.197입니다.

배선 길이 튜닝

라우팅이 완료된 후에도 Interactive Length Tuning 명령 또는 Interactive Diff Pair Length Tuning 명령(Route 메뉴)을 사용하여 배선 길이를 튜닝할 수 있습니다. 이 명령들은 라우팅에 아코디언(accordion) 구간을 추가하며, 3가지 형상 중에서 선택할 수 있습니다.

적용 가능한 Length 규칙과 Matched Length 규칙이 있으면, 길이 튜닝 도구는 두 규칙을 모두 고려하여 가장 엄격한 제약 조건 집합을 계산합니다. 따라서 Length 규칙에 지정된 최대 길이가 Matched Length 규칙이 대상으로 삼는 최장 길이보다 짧다면, Length 규칙이 우선하며 튜닝 시 그 길이가 사용됩니다.

어떤 규칙이 적용되고 있는지 확인하거나 길이 튜닝 중 아코디언 속성을 변경하려면 Tab를 눌러 Properties 패널의 Interactive Length Tuning 모드를 여십시오(아래와 같이). Target Length에 주목하십시오. 이는 가장 엄격하게 적용되는 규칙 설정의 Max Limit입니다.

길이 튜닝 중 Tab를 누르면 패널이 Interactive Length Tuning 모드로 열리며, 여기서 목표 길이 모드를 선택하고 아코디언 파라미터를 조정할 수 있습니다.

넷의 길이를 튜닝하려면 명령을 실행한 다음 넷 길이의 어느 지점이든 클릭하십시오. 커서가 라우트 경로를 따라가도록 이동하면, 그에 따라 튜닝 아코디언 구간이 추가됩니다. 적용 가능한 설계 규칙이 정의한 길이 요구사항이 충족될 때까지 튜닝 구간이 계속 추가됩니다. 커서가 튜닝 아코디언의 경계 밖으로 이동하면 아코디언 형상이 사라지며, 커서를 다시 아코디언 형상 경계 안으로 이동하면 다시 나타납니다.

에 대해 자세히 알아보기