Projeto de Alta Velocidade

Projeto de Alta Velocidade no Altium Designer

O projeto de placas de circuito impresso de alta velocidade é um processo de equilíbrio entre os requisitos do circuito, as tecnologias dos dispositivos e os materiais e metodologias de fabrico, para obter uma PCB capaz de transferir sinais entre os componentes com integridade.

Elementos a Considerar

O processo de encaminhamento de uma placa com sinais de alta velocidade exige a gestão de:

• Componentes de terminação que possam ser necessários

• A definição dos sinais aos quais devem ser aplicadas regras de projeto de alta velocidade

• As dimensões mecânicas das pistas - para encaminhamento com impedância controlada

• As propriedades e dimensões dos materiais da placa

• A quantidade e disposição das camadas na pilha de camadas

• O caminho de retorno de cada sinal de alta velocidade

• O impacto e a configuração das vias

• A configuração e o encaminhamento de pares diferenciais

• A configuração e o controlo dos comprimentos das pistas

Análise de Integridade de Sinal Antes e Depois do layout

Numa fase inicial do processo de projeto, é importante identificar os sinais que podem exigir correspondência de impedância para que componentes de terminação adicionais possam ser incluídos antes de estar concluído o processo de posicionamento dos componentes. Uma vez que os pinos de saída têm tipicamente baixa impedância e os pinos de entrada têm tipicamente alta impedância, poderá ser necessário adicionar componentes de terminação ao projeto para obter correspondência de impedância.

O Altium Designer inclui um simulador de integridade de sinal ao qual se pode aceder tanto durante a fase de captura do esquema como durante a fase de layout da placa, permitindo realizar análises de integridade de sinal antes e depois do layout (Tools » Signal Integrity). O simulador de integridade de sinal modela o comportamento da placa encaminhada utilizando a impedância característica calculada das pistas, combinada com a informação do macro-modelo dos buffers de E/S como entrada para as simulações. O simulador baseia-se num Simulador Rápido de Reflexão e Diafonia, que produz simulações muito precisas utilizando algoritmos comprovados pela indústria.

Uma vez que tanto a captura do esquema como o projeto da placa utilizam um sistema integrado de componentes que liga os símbolos esquemáticos aos footprints de PCB relevantes, aos modelos de simulação SPICE e aos macro-modelos de integridade de sinal, a análise de integridade de sinal pode ser executada na fase de captura esquemática antes da criação do projeto da placa. Quando ainda não existe um projeto de placa, a ferramenta permite definir as características físicas do projeto, como a impedância característica desejada das pistas, a partir do simulador de integridade de sinal. Nesta fase pré-layout do processo de projeto, o simulador de integridade de sinal não consegue determinar o comprimento real de ligações específicas e por isso utiliza um comprimento médio de ligação, definível pelo utilizador, para efetuar os cálculos da linha de transmissão. Ao escolher cuidadosamente este comprimento predefinido para refletir as dimensões da placa pretendida, pode obter uma imagem bastante precisa do desempenho provável da integridade de sinal do projeto.

As nets com potenciais problemas de reflexão podem ser identificadas e quaisquer componentes de terminação adicionais podem ser adicionados ao esquema antes de avançar para o layout da placa. Os valores destes componentes podem depois ser afinados com maior precisão após a realização da análise de integridade de sinal pós-layout.

O motor de análise de Integridade de Sinal ajuda a identificar nets com potenciais problemas de reflexão. Note que as medições podem ser obtidas diretamente a partir das formas de onda.

► Saiba mais sobre Correspondência de Impedância dos Componentes

Definir os Sinais de Alta Velocidade

Main page: Definir Caminhos de Sinais de Alta Velocidade com xSignals

O projeto de alta velocidade é a arte de gerir o fluxo de energia de um ponto de uma placa de circuito para outro. Como projetista, precisa de conseguir concentrar a sua atenção e aplicar as restrições de projeto a um sinal que viaja deste ponto da placa para aquele ponto da placa. No entanto, este sinal em que se está a concentrar não é necessariamente uma única net da PCB. O sinal pode ser um ramo de A0 num projeto que pretende encaminhar numa topologia em T, sendo o outro ramo de A0 outro sinal em que também precisa de concentrar a sua atenção, e cujos comprimentos de pista deve poder comparar. Ou o sinal pode incluir um componente de terminação em série no seu percurso (que o editor de PCB vê como um componente e duas nets da PCB), e se esse sinal fizer parte de um par diferencial, o seu comprimento precisa de ser comparado com o comprimento do outro sinal desse par.

Pode gerir estes requisitos utilizando uma funcionalidade conhecida como xSignals, em que um xSignal é essencialmente um caminho de sinal definido pelo utilizador. Seleciona a pad de origem e a pad de destino (na área de trabalho ou no painel PCB) e depois clica com o botão direito em qualquer uma delas para definir esse caminho de sinal como um xSignal. Para além de definir interativamente um xSignal pelas suas pads de início e fim, também pode executar o inteligente xSignals Wizard, cujas heurísticas o ajudarão a configurar rapidamente um grande número de xSignals entre os componentes escolhidos. Estes xSignals podem depois ser utilizados para aplicar regras de projeto aos seus sinais de alta velocidade. O software compreende a estrutura destes xSignals; por exemplo, calcula o comprimento total de múltiplas nets ligadas através de um componente de terminação, bem como a distância através desse componente de terminação.

O painel PCB inclui um modo xSignal que é utilizado para examinar e gerir os xSignals. O painel também fornece feedback sobre o comprimento do sinal, destacando os xSignals que estão perto de cumprir (amarelo) ou que não cumprem (vermelho) as restrições de projeto aplicáveis. Na imagem abaixo, os comprimentos dos xSignals do par diferencial CLK1 diferem mais do que o permitido pela regra de projeto Matched Length aplicável. O painel inclui o Signal Length, que é um comprimento exato ponto a ponto. As inconsistências tradicionais de comprimento, como pistas dentro de pads e segmentos de pista empilhados, são resolvidas, e são utilizadas distâncias exatas de extensão das vias para calcular o Comprimento do Sinal.

Utilize o modo xSignals do painel PCB para gerir e analisar os seus xSignals. Repare na linha fina; esta indica o caminho do sinal através de um componente em série. (Imagem cortesia da FEDEVEL Open Source, www.fedevel.com)

Definir as Propriedades do Encaminhamento

Main page: Encaminhamento com Impedância Controlada

Tradicionalmente, os projetistas de placas definiam as larguras e espessuras do encaminhamento introduzindo uma dimensão para a largura e selecionando uma espessura de cobre para essa camada. Isto era geralmente suficiente, uma vez que apenas era necessário garantir que a corrente podia ser conduzida e que eram mantidos os afastamentos de tensão exigidos. Esta abordagem não é suficiente para os sinais de alta velocidade no seu projeto; para estes, é necessário controlar a impedância das respetivas pistas.

O encaminhamento com Impedância Controlada consiste em configurar as dimensões das pistas e as propriedades dos materiais da placa para fornecer uma impedância específica. Isto é feito definindo um perfil de impedância adequado e, em seguida, atribuindo esse perfil às nets críticas de alta velocidade nas regras de projeto de encaminhamento.

Definir o Perfil de Impedância

Main page: Configurar a Pilha de Camadas para Encaminhamento com Impedância Controlada

Os perfis de impedância são definidos no Layer Stack Manager do editor de PCB (Design » Layer Stack Manager). O Layer Stack Manager abre num editor de documentos, da mesma forma que uma folha esquemática, a PCB e outros tipos de documentos.

Depois de configuradas as propriedades das camadas, mude para o separador Layer Stack Manager's Impedance para adicionar ou editar perfis de impedância simples ou diferencial.

Um perfil de impedância de 50Ω definido para nets individuais encaminhadas na camada superior; passe o cursor sobre a imagem para mostrar as definições do mesmo perfil para a camada L3.

Configurar as Regras de Projeto

A impedância de encaminhamento é determinada pela largura e altura da pista e pelas propriedades dos materiais dielétricos circundantes. Com base nas propriedades dos materiais definidas no Layer Stack Manager, as larguras de encaminhamento necessárias são calculadas quando cada perfil de impedância é criado. Dependendo das propriedades do material, a largura pode mudar à medida que a camada de encaminhamento é alterada. Este requisito de alterar larguras ao mudar de camada de encaminhamento é gerido automaticamente pela regra de projeto de encaminhamento aplicável configurada no PCB Rules and Constraints Editor (Design » Rules).

Na maioria dos projetos de placas, existirá um conjunto específico de nets a encaminhar com impedância controlada. Uma abordagem comum é criar uma classe de nets ou uma classe de pares diferenciais que inclua estas nets e, em seguida, criar uma regra de encaminhamento direcionada a essa classe, como mostrado nas imagens abaixo.

Normalmente, define manualmente as larguras Mín., Máx. e Preferida, quer nas definições superiores de restrição para as aplicar a todas as camadas, quer individualmente para cada camada na grelha de camadas. Para encaminhamento com impedância controlada, ativa antes a opção Use Impedance Profile, e depois seleciona o Perfil de Impedância pretendido na lista pendente. Quando isto é feito, a região Constraints da regra altera-se. A primeira coisa que irá notar é que a região de camadas disponíveis da regra de desenho deixará de mostrar todas as camadas de sinal da placa; passará agora a mostrar apenas as camadas ativadas no Perfil de Impedância selecionado. Os valores de Largura Preferida (e o espaçamento do par diferencial) serão atualizados para refletir as larguras (e espaçamentos) calculados para cada camada. Estes valores Preferidos não podem ser editados, mas os valores Mín. e Máx. podem; defina-os com valores inferiores/superiores adequados.

Regra de Desenho da Largura de Encaminhamento

Para nets de um só lado, a largura de encaminhamento é definida pela regra de desenho Routing Width.

Quando opta por Usar um Perfil de Impedância, as camadas disponíveis e as Larguras Preferidas são controladas pelo perfil selecionado.

Regra de Desenho do Encaminhamento de Pares Diferenciais

O encaminhamento de pares diferenciais é controlado pela regra de desenho Differential Pair Routing.

Para um par diferencial, as camadas disponíveis, a Largura Preferida e o Espaçamento Preferido são controlados pelo perfil selecionado.

► Saiba mais sobre Differential Pair Routing

Escolher a Impedância

Então, como sabe que impedância-alvo deve selecionar? Normalmente, isto é determinado pela impedância característica da fonte da família lógica ou da tecnologia utilizada. Por exemplo, a lógica ECL tem uma impedância característica de 50Ω, e a TTL tem um intervalo de impedância de fonte de 70Ω a 100Ω. 50Ω a 60Ω é uma impedância-alvo comum em muitos projetos e, para pares diferenciais, é comum uma impedância diferencial de 90Ω ou 100 Ω. Lembre-se: quanto menor a impedância, maior o consumo de corrente; quanto maior a impedância, maior a probabilidade de emissão de EMI e maior a suscetibilidade desse sinal a diafonia.

Um par diferencial de 100Ω também pode ser visto como dois trajetos single-ended de 50Ω, com o mesmo comprimento. Isto não é exatamente correto devido ao acoplamento que ocorre entre o par, que se torna mais forte à medida que os condutores se aproximam, reduzindo a impedância diferencial do par. Para manter uma impedância diferencial de 100Ω , a largura de cada trajeto pode ser reduzida, o que aumenta ligeiramente a impedância característica de cada trajeto no par em alguns ohms.

Definir as Propriedades da Placa

Main page: Gestão do Empilhamento de Camadas

Os materiais utilizados nas camadas da sua placa, as suas dimensões, bem como o número e a ordem em que as camadas estão dispostas, são todos definidos no Layer Stack Manager. Aqui configura as várias camadas necessárias para fabricar a placa final incluindo as camadas de sinal e de plano em cobre, as camadas dielétricas que separam o cobre, as camadas de cobertura e a sobreposição de componentes.

Todas as camadas fabricadas são definidas no separador Stackup do Layer Stack Manager.

Configurar as Vias

Main page: Definir os Tipos de Via

Tal como referido na secção de visão geral desta página, as vias afetam a impedância do encaminhamento do sinal e são uma consideração fundamental no projeto de alta velocidade. Para além do comprimento, diâmetro do furo e área do pad da via afetarem a impedância vista pelo sinal, qualquer porção não utilizada do barril da via pode atuar como um stub, contribuindo para reflexões do sinal. Para gerir isto, podem ser fabricados vários estilos de via entre camadas, incluindo Blind, Buried, µVia e Skip Vias. Todos estes tipos de via são suportados no Altium Designer.

As vias são definidas como parte do empilhamento de camadas, no separador Layer Stack Manager's Via Types. Também é suportado back drilling de barris de via não utilizados; estes são definidos no separador Layer Stack Manager's Back Drills (saiba mais sobre configuring the board for back drilling).

Todos os vários tipos de vias que podem ser fabricados podem ser definidos no separador Via Types do Layer Stack Manager.

Foram realizados estudos quantitativos para compreender o impacto das vias, como a nota de aplicação da Altera AN529 Via Optimization Techniques for High-Speed Channel Designs.

Resumindo este estudo e outras referências, são dadas as seguintes orientações para ajudar a minimizar o impacto das vias:

• Reduza o tamanho do anel anular da via onde o trajeto do sinal se liga à via; a nota de aplicação sugere um diâmetro/tamanho do furo da via de 20/10 mil (0,5/0,25 mm) para vias perfuradas mecanicamente.
• Remova os anéis anulares não utilizados (também conhecidos como NFPs, ou Non-Functioning Pads) nas camadas às quais a via não está ligada. Utilize o comando Tools » Remove Unused Pad Shapes para o fazer.
• Aumente a folga entre o barril da via e as camadas de plano adjacentes. Isto é controlado pela regra de desenho Power Plane Clearance; a nota de aplicação sugere 40 a 50 mil (1,0 a 1,25 mm). Tenha em atenção que isto aumenta o tamanho dos blowouts nessas camadas de plano.
• Coloque vias de stitching adjacentes às vias de sinal sempre que o trajeto do sinal tiver uma mudança de camada que faça com que o caminho de retorno mude para outra camada. Se a nova camada de plano de referência tiver a mesma tensão que o plano de referência original, então esses planos devem ser ligados entre si com uma via, a menos de 35 mil (0,9 mm) da via de sinal (centro a centro).
• Quando o trajeto do sinal tiver uma mudança de camada e a nova camada de plano de referência tiver uma tensão diferente, coloque condensadores de desacoplamento adjacentes à via de sinal. Este condensador desacopla diretamente entre os 2 planos, independentemente das tensões que transportam. Tenha em atenção que esta solução pode fazer com que ruído seja acoplado de um plano para o outro, pelo que só deve ser usada em último recurso para reduzir a área do laço do caminho de retorno.
• Remova os stubs das vias (comprimento extra da via para além da camada onde o trajeto do sinal acede à via). Isto é feito utilizando vias blind e buried adequadas, ou através de via back drilling durante o fabrico.

Gerir o Caminho de Retorno para Sinais de Alta Velocidade

Um caminho de retorno de boa qualidade é essencial para cada sinal de alta velocidade no projeto. Sempre que o caminho de retorno se desvia e não flui por baixo do trajeto do sinal, cria-se um laço e esse laço resulta na geração de EMI, estando a quantidade diretamente relacionada com a área do laço.

Criar Planos de Alimentação

• Um plano de alimentação pode ser criado a partir de uma camada de plano ou de uma camada de sinal coberta por polígono(s).
• Criar um plano de alimentação com uma camada de plano:
  • As camadas de plano são adicionadas no Layer Stack Manager; clique com o botão direito numa camada existente para Insert layer above ou Insert layer below para adicionar uma nova camada de plano.
  • Com a camada de plano selecionada como camada ativa, faça duplo clique em qualquer ponto dentro do plano para abrir a caixa de diálogo Split Plane, onde a net pode ser atribuída.
  • O software afasta automaticamente a extremidade do plano da extremidade da placa pelo valor especificado na coluna Pullback Distance dessa camada no Layer Stack Manager. Se essa coluna não estiver visível, clique com o botão direito num cabeçalho de coluna existente para aceder ao comando Select Columns.
  • Uma camada de plano pode ser dividida em regiões separadas através da colocação de linhas (Place » Line). Prima Tab depois de começar a colocar o primeiro segmento de linha para definir a largura da linha de divisão. Coloque os segmentos de linha de extremidade a extremidade da placa, ou crie uma forma fechada para uma ilha. O software detetará automaticamente as formas separadas criadas pelas linhas de divisão; faça duplo clique em cada forma para a atribuir a uma net.
• Criar um plano de alimentação com polígonos numa camada de sinal:
  • As camadas de sinal são adicionadas no Layer Stack Manager; clique com o botão direito numa camada existente para Insert layer above ou Insert layer below para adicionar uma nova camada de sinal.
  • Se forem necessárias zonas de alimentação separadas, pode ser mais fácil cobrir toda a camada com um polígono e depois dividi-lo (Place » Slice Polygon Pour). Prima Tab depois de começar a colocar a linha de corte para abrir a caixa de diálogo Line Constraints dialog, onde pode definir a largura do corte - esta largura tornar-se-á a distância entre os dois polígonos criados pela ação de corte. A linha de corte tem de começar fora do polígono e terminar fora do polígono.
  • Para voltar a verter um polígono, clique com o botão direito do rato e selecione Polygon Actions » Repour Selected no menu de contexto. 
  • Os polígonos também podem ser colocados em prateleira (temporariamente ocultados); clique com o botão direito do rato e selecione o comando relevante no submenu Polygon Actions . Utilize esta funcionalidade quando precisar de mover componentes e encaminhamento.
• Pode ser útil apresentar as diferentes nets com cores diferentes, como mostrado nas imagens abaixo. Isto pode ser feito no esquema ou no PCB; saiba mais sobre Applying Color to the Nets.

  A primeira imagem mostra uma camada de plano dividida em zonas de 3v3 e 5v0; a segunda imagem mostra uma camada de sinal com um polígono de 3v3 e um polígono de 5v0. Foram atribuídas cores às nets e a realce foi ativado.

O Plano como Caminho de Retorno do Sinal

Um caminho de retorno de boa qualidade é aquele em que:

• Não existem quebras, divisões nem blowouts (orifícios no plano criados por uma via ou por um pino de furo passante) sob o trajeto do sinal no plano que fornece o caminho de retorno (o plano mais próximo do sinal em questão).
• A largura do caminho de retorno é idealmente 3x a largura do encaminhamento do sinal, ou 3x a distância entre o traçado e o plano, consoante o que for menor. Embora a maior densidade de corrente esteja diretamente por baixo do trajeto do sinal, esta também se espalha pelo plano para ambos os lados do trajeto, sendo que aproximadamente 95% flui dentro de 3x da largura do trajeto. As quebras no plano dentro desta região têm o efeito de aumentar a impedância do caminho de retorno, e qualquer desvio no caminho de retorno criará um loop. Em termos de integridade do sinal, este aumento da impedância do caminho de retorno afeta a qualidade do sinal tanto quanto um aumento da impedância do caminho do sinal.
• A área do loop foi minimizada. De um modo geral, é mais importante reduzir a área do loop do que minimizar o comprimento do sinal encaminhado. Se o caminho de retorno encontrar um blowout, considere reencaminhar o sinal para se adequar a um caminho de retorno disponível. 
• Quando um plano de alimentação fornece o caminho de retorno, a energia de retorno acabará por chegar à massa através de um condensador de desacoplamento. Considere cuidadosamente a localização dos condensadores de desacoplamento perto do pino de origem do sinal para minimizar a dimensão de qualquer loop criado.

Gerir Planos de Alimentação e de Massa Divididos e Múltiplos

Existe um consenso geral de que um plano de massa não deve ser dividido, a menos que exista um requisito específico para tal e que se compreenda como o definir e gerir. Em vez disso, os componentes devem ser dispostos de forma a manter os componentes ruidosos separados dos componentes silenciosos, e também a agrupar os componentes pela linha de alimentação que utilizam.

Outros pontos a ter em conta sobre planos de alimentação e de massa incluem:

• Se o design exigir que um plano de massa seja parcialmente dividido, então os sinais que atravessam essas áreas devem ser encaminhados através da ponte (a zona sem divisão por baixo).
• Se estiver a tentar minimizar o ruído do circuito, é preferível utilizar planos de massa adicionais em vez de dividir um plano e, sempre que possível, incluir camadas de plano tanto para as linhas de alimentação como para as de massa de cada fonte de alimentação regulada. 
• Se o design incluir várias linhas, cada uma distribuída no seu próprio plano, assegure-se de que cada plano de alimentação referencia apenas o seu próprio plano de massa. Não permita que um plano de alimentação se sobreponha (referencie) ao plano de massa de uma linha diferente. Isto cria acoplamento capacitivo, permitindo que o ruído passe de uma alimentação para outra.
• Se o plano adjacente for um plano de alimentação que tem de ser dividido em diferentes áreas de tensão, então poderá ser necessário desacoplar diretamente entre as duas áreas de tensão para fornecer um caminho de retorno adequado.

Visualizar Planos Divididos

Para ajudar na tarefa de verificar visualmente os caminhos de retorno, pode configurar a apresentação para examinar mais facilmente o caminho de retorno sob os trajetos críticos.

Verificar se os sinais passam sobre uma linha de divisão ao atravessarem diferentes áreas de tensão no plano. As quatro nets realçadas cruzam uma divisão no plano de alimentação VCC, criando uma divisão no caminho de retorno desses sinais.

Para o fazer :

• Atribua uma cor a cada net de alimentação; saiba mais sobre Applying Color to the Nets.
• Reduza a apresentação das camadas para mostrar apenas as camadas de sinal e de plano relevantes. Este conjunto de camadas pode ser guardado como um Conjunto de Camadas; saiba mais sobre creating a layer set.
• Mude para a camada de sinal e Ctrl+Click na net de interesse para a realçar (inclua Shift ao clicar para realçar várias nets). A vantagem de realçar em vez de selecionar é que o realce é persistente, pelo que permanecerá visível se clicar noutro local; prima Shift+C para limpar o conjunto de realce atual.
• O realce é obtido atenuando o resto dos objetos no espaço de design; o nível de Dimmed Objects é definido na secção Mask and Dim Settings section do painel View Configuration.
• Torne a camada de plano na camada ativa.

As suas net(s) destacar-se-ão, e quaisquer divisões ou descontinuidades existentes no caminho de retorno, tais como linhas de divisão ou blowouts criados por pads de furo passante e vias, serão mais fáceis de ver. 

Detetar Quebras no Caminho de Retorno

As quebras ou estrangulamentos no caminho de retorno podem ser detetados pela Return Path design rule. A regra de design Return Path verifica a existência de um caminho de retorno contínuo do sinal na(s) camada(s) de referência designada(s) acima ou abaixo do(s) sinal(is) abrangido(s) pela regra. O caminho de retorno pode ser criado a partir de fills, regions e polygon pours colocados na camada de sinal de referência, ou pode ser uma camada de plano.

As camadas do caminho de retorno são as camadas de referência definidas no Impedance Profile selecionado na regra de design Return Path. Estas camadas são verificadas para garantir que a Minimum Gap especificada (largura para além da extremidade do sinal) existe ao longo do trajeto do sinal. Adicione uma nova regra de design Return Path na categoria de regras High Speed.

A imagem abaixo mostra erros de caminho de retorno detetados para o sinal, NetX, com uma definição de Minimum Gap de 0.1mm. Pode ser mais fácil localizar erros de Return Path configurando o DRC Violation Display Style para mostrar Violation Details mas não o Violation Overlay, na caixa de diálogo Preferences dialog – show image. Ao fazê-lo, são realçados os locais exatos onde a regra falhou, em vez do(s) objeto(s) inteiro(s) em violação. 

Verificação de Via do Caminho de Retorno

Com Max Stitch Via Distance definido na regra, a presença de uma via de caminho de retorno dentro da distância especificada é verificada como parte do Batch DRC.

Um exemplo de violação da restrição de distância máxima da stitch via. Aqui, uma via da net DQS4R_N não tem uma via de caminho de retorno à distância especificada.

Configurar e encaminhar pares diferenciais

Main pages: Encaminhamento de pares diferenciais, Encaminhamento com impedância controlada

A definição de pares diferenciais pode ser feita durante a captura esquemática, ou podem ser definidos depois de o design ter sido transferido para o layout da placa. Um requisito fundamental para definir um par no esquemático é incluir um _P ou _N no final do nome da Net para cada uma das nets relevantes. Os pares diferenciais são identificados no esquemático colocando um Differential Pair directive em cada net, ou colocando um num Blanket directive, em que a diretiva Blanket sobrepõe um conjunto de Net Labels de estilo diferencial incluídas, como mostrado na imagem abaixo.

Um Blanket pode ser utilizado para configurar múltiplas nets como membros de um par diferencial.

Trabalhar com pares diferenciais:

• No editor PCB, os pares diferenciais podem ser definidos no modo Differential Pair Editor do painel PCB. Para simplificar o processo de definição de regras de conceção que se aplicam aos pares diferenciais, estes podem ser atribuídos a Classes de Nets ou a Classes de Pares Diferenciais, ambas definidas no Object Class Explorer.
• Para encaminhar um par diferencial com impedância controlada, crie um perfil de impedância em Layer Stack Manager. Saiba mais sobre Encaminhamento com impedância controlada.
• As propriedades do encaminhamento do par diferencial são definidas pela regra de conceção Differential Pair Routing.
• Para encaminhar um par diferencial, utilize o comando de encaminhamento Interactive Differential Pair. Clique em qualquer um dos pads _P ou _N para iniciar o encaminhamento e, em seguida, utilize Spacebar para percorrer as formas de saída de encaminhamento disponíveis. O comportamento de encaminhamento é o mesmo que o do encaminhamento de uma única net; prima Shift+F1 para obter uma lista de atalhos de encaminhamento interativo. À medida que se aproximar dos pads de destino, prima Ctrl+Click para concluir o encaminhamento até aos pads.

Regras práticas para pares diferenciais:

• A correspondência de comprimentos é crítica para que os pares diferenciais sejam eficazes; mantenha os comprimentos correspondidos dentro de uma tolerância adequada à tecnologia de sinalização. Por exemplo, faça corresponder pares USB 3.x a 5 a 10 mil. Outra regra prática utilizada é fazer corresponder os comprimentos para que fiquem dentro de 20% do tempo de subida do sinal. A sinalização diferencial funciona porque a energia de retorno regressa através do outro membro do par; quanto maior for a diferença entre os comprimentos, maior será a quantidade de energia que regressa através da camada de plano mais próxima.

• Descontinuidades no acoplamento, como quando os membros do par são encaminhados em lados opostos de um obstáculo, aumentam a impedância. Pode ser melhor encaminhar o par completo com um acoplamento mais solto (por exemplo, 2 x a largura da pista do sinal) para reduzir a variação de impedância causada por descontinuidades de acoplamento.

• Mantenha afastados os encaminhamentos agressores, especialmente nas camadas de superfície; procure uma folga de 3 x a largura da pista do sinal para nets potencialmente agressoras.

• Como regra geral, procure uma folga entre o par e outros sinais de 2 x a largura da pista do sinal.

• Mantenha os polígonos de massa na mesma camada afastados pelo menos 3 x a largura da pista do sinal.

• As reflexões introduzidas por vias e descontinuidades de acoplamento são geridas através de encaminhamento com impedância controlada, o que exige um plano de referência contínuo por baixo do percurso do sinal.

• Reduza a separação entre a camada de sinal e o plano para melhorar a imunidade à diafonia.

Controlar e afinar os comprimentos de encaminhamento

Main pages: Afinação de comprimento, regra de conceção Length, regra de conceção Matched Length

Um requisito essencial da gestão de sinais de alta velocidade numa placa é controlar e afinar os comprimentos dos seus encaminhamentos.

• Os comprimentos absolutos podem ser monitorizados pela regra de conceção Length, e os comprimentos relativos de encaminhamento podem ser monitorizados pela regra de conceção Matched Length.
• Os comprimentos atuais de um conjunto de nets, e a sua conformidade com as regras de conceção aplicáveis, podem ser verificados no painel PCB em modo Nets (como mostrado abaixo).
• Se estiver definida uma regra Length e/ou uma regra Matched Length, então pode monitorizar o comprimento durante o encaminhamento interativo ou a afinação de comprimento apresentando o Length Tuning Gauge (Shift+G).
• O atraso causado pelo comprimento do pino dentro do encapsulamento do dispositivo é suportado; para saber mais, consulte Pin Package Delay.
• As nets que incluem componentes em série no seu percurso são geridas através da definição de xSignals.

Regras de conceção

• Managing the Overall Route Lengths - o comprimento total de encaminhamento de uma net ou conjunto de nets pode ser monitorizado por uma regra de conceção Length. A regra de conceção Length tem um comprimento mínimo e máximo permitidos; se o Signal Length for inferior ao mínimo permitido, é realçado a amarelo no painel PCB (no modo Nets), e um Signal Length superior ao máximo permitido é realçado a vermelho.
• Managing the Relative Route Lengths - os comprimentos relativos de encaminhamento de um conjunto de nets podem ser monitorizados por uma regra de conceção Matched Length. A regra de conceção Matched Length tem uma tolerância e usa o encaminhamento mais longo no conjunto de nets visadas como comprimento de referência. O realce a amarelo do Signal Length no painel indica que o comprimento deste sinal é inferior ao comprimento do encaminhamento mais longo menos a tolerância. O realce a vermelho indica que o comprimento deste sinal é superior ao comprimento do encaminhamento mais longo. 

Para compreender como as definições destas duas regras são resolvidas quando ambas estão presentes num design, consulte a página Length Tuning.

Monitorizar o comprimento do encaminhamento

Os comprimentos atuais de encaminhamento são apresentados no modo Nets do painel PCB e são atualizados à medida que encaminha. O valor de comprimento Routed ficará amarelo à medida que se aproximar do comprimento-alvo e ficará vermelho se o exceder.

Se estiver definida uma regra Length e/ou uma regra Matched Length, pode monitorizar o comprimento durante o encaminhamento interativo ou a afinação de comprimento apresentando o Length Tuning Gauge. Enquanto estiver a encaminhar, utilize o atalho Shift+G para ativar e desativar o Gauge.

O Gauge mostra o comprimento encaminhado atual como um número acima do cursor, enquanto o cursor mostra o comprimento estimado. Durante a afinação de comprimento o Estimated Length = Current Routed Length; se estiver a utilizar o Gauge durante o encaminhamento interativo, então o Estimated Length = Routed Length + distance to target (length of connection line).

As definições do Gauge são calculadas a partir das restrições definidas pelas regras aplicáveis.

• O mínimo do indicador (margem esquerda do indicador) é 45 (mais baixo MinLimit)
• O máximo do indicador (margem direita do indicador) é 48 (mais alto MaxLimit)
• A barra amarela esquerda (mais alta MinLimit) é 46,58
• A barra amarela direita (mais baixa MaxLimit) é 47,58 (oculta pela barra verde na imagem acima)
• A barra verde (TargetLength) é 47,58 (comprimento de rota da net mais longa do conjunto, igual a MaxLimit)
• O cursor verde e o valor numérico sobreposto (comprimento de rota atual) são 47,197.

Ajuste dos Comprimentos de Rota

Os comprimentos de rota podem ser ajustados depois de o encaminhamento estar concluído, utilizando o comando Interactive Length Tuning, ou o comando Interactive Diff Pair Length Tuning (menu Route). Estes comandos adicionam secções em acordeão ao encaminhamento, com opção de três formas.

Se existir uma regra de Comprimento e uma regra de Correspondência de Comprimento aplicáveis, a ferramenta de ajuste de comprimento considera ambas as regras e determina o conjunto de restrições mais apertado. Assim, se o comprimento máximo especificado pela regra de Comprimento for menor do que o maior comprimento visado pela regra de Correspondência de Comprimento, então prevalece a regra de Comprimento e esse comprimento é utilizado durante o ajuste.

Para ver quais as regras que estão a ser aplicadas ou para alterar as propriedades do acordeão durante o ajuste do comprimento, prima Tab para abrir o modo Interactive Length Tuning do painel Properties, conforme mostrado abaixo. Note o Target Length; este é o Max Limit das definições da regra aplicável mais restrita.

Prima Tab durante o ajuste do comprimento para abrir o painel no modo Interactive Length Tuning, onde pode selecionar o modo de comprimento-alvo e ajustar os parâmetros do acordeão.

Para ajustar o comprimento de uma net, execute o comando e depois clique em qualquer ponto ao longo do comprimento da net. Mova o cursor para que este siga o percurso da rota; as secções de ajuste em acordeão serão adicionadas à medida que o fizer. As secções de ajuste continuarão a ser adicionadas até que os requisitos de comprimento definidos pela(s) regra(s) de desenho aplicável(eis) tenham sido satisfeitos. Se o cursor se mover para fora dos limites dos acordeões de ajuste, as formas em acordeão desaparecem — quando o cursor voltar a ser movido para dentro dos limites da forma em acordeão, voltarão a aparecer.

Saiba mais sobre Ajuste de Comprimento.

Conclusão

Embora não seja possível definir um conjunto universal de regras aplicável a todos os projetos de alta velocidade, é possível seguir boas práticas de desenho que o ajudarão a ter sucesso com o seu projeto de alta velocidade. Existem vários especialistas do setor que disponibilizam cursos de formação práticos e populares sobre desenho de alta velocidade. Utilize as ligações abaixo para saber mais e para pesquisar opções de formação especializada.

Referências

O autor agradece reconhecidamente o trabalho dos seguintes especialistas do setor; esta página é uma tentativa de resumir o seu conhecimento coletivo.

Artigos de Douglas Brooks

• Tempos de propagação em microstrip
• Divisão de planos para velocidade e alimentação
• Efeito pelicular
• Regras de desenho de pistas diferenciais - verdade vs ficção

Artigos do Dr. Howard Johnson

• Indutância de via
• Empilhamento de 10 camadas

Livros e artigos de Lee W. Ritchey

• À primeira, bem feito
• Uma abordagem à sinalização diferencial e aos seus requisitos de desenho
•  Os laminados de PCB influenciam as taxas de dados de alta velocidade, Parte 1, Parte 2

Artigos da In-Circuit Design - Barry Olney

• Encaminhamento de pares diferenciais
• A verdade nua e crua sobre os plane jumpers
• Posicionamento crítico
• Planeamento do empilhamento (Partes 1, 2 e 3)
• O empilhamento perfeito

Boas práticas no desenho de placas de circuito - Tim Jarvis RadioCAD Limited

Layout de PCB - site Learn EMC

Artigos de Keith Armstrong, EMC Information Centre (registo gratuito necessário)

The Electronic Packaging Handbook - Glenn R. Blackwell

The Printed Circuits Handbook - Clyde Coombs and Happy Holden

The HDI Handbook - Happy Holden and others

Técnicas de otimização de vias para projetos de canais de alta velocidade - Nota de Aplicação AN529 da Altera

Considerações de desenho de PCB de alta velocidade - Nota de Aplicação TN 1033 da Lattice Semiconductor 

Medição do tempo de propagação de um sinal - Chris Grachanen, EDN

O futuro das estruturas de vias HDI, distribuição de energia e gestão térmica em circuitos impressos da próxima geração - Tom Buck TTM Technologies