High Speed Design

Progettazione ad alta velocità in Altium Designer

La progettazione di circuiti stampati ad alta velocità è un processo di bilanciamento tra i requisiti del progetto del circuito, le tecnologie dei dispositivi e i materiali e le metodologie di fabbricazione, per realizzare un PCB in grado di trasferire segnali tra i componenti con integrità.

Elementi da considerare

Il processo di sbroglio di una scheda con segnali ad alta velocità richiede di gestire:

• I componenti di terminazione che potrebbero essere necessari

• La definizione dei segnali ai quali devono essere applicate le regole di progettazione ad alta velocità

• Le dimensioni meccaniche delle piste, per lo sbroglio a impedenza controllata

• Le proprietà e le dimensioni dei materiali della scheda

• La quantità e la disposizione degli strati nello stackup

• Il percorso di ritorno di ciascun segnale ad alta velocità

• L'impatto e la configurazione dei via

• La configurazione e lo sbroglio delle coppie differenziali

• La configurazione e il controllo delle lunghezze delle piste

Analisi dell'integrità del segnale pre e post-layout

Nelle prime fasi del processo di progettazione, è importante identificare i segnali che potrebbero richiedere l'adattamento di impedenza in modo da poter includere componenti di terminazione aggiuntivi prima che il processo di posizionamento dei componenti sia completato. Poiché i pin di uscita hanno tipicamente una bassa impedenza e i pin di ingresso hanno tipicamente un'alta impedenza, potrebbe essere necessario aggiungere componenti di terminazione al progetto per ottenere l'adattamento di impedenza.

Altium Designer include un simulatore di integrità del segnale accessibile sia durante la fase di acquisizione dello schema sia durante la fase di layout della scheda, consentendo di eseguire analisi dell'integrità del segnale sia pre-layout sia post-layout (Tools » Signal Integrity). Il simulatore di integrità del segnale modella il comportamento della scheda sbrogliata utilizzando come input per le simulazioni l'impedenza caratteristica calcolata delle tracce combinata con le informazioni dei macro-modelli dei buffer di I/O . Il simulatore si basa su un simulatore rapido di riflessione e diafonia, che produce simulazioni molto accurate utilizzando algoritmi collaudati nel settore.

Poiché sia l'acquisizione dello schema sia la progettazione della scheda utilizzano un sistema di componenti integrato che collega i simboli schematici ai relativi footprint PCB, ai modelli di simulazione SPICE e ai macro-modelli di integrità del segnale, l'analisi dell'integrità del segnale può essere eseguita nella fase di acquisizione dello schema prima della creazione del progetto della scheda. Quando non è presente alcun progetto della scheda, lo strumento consente di impostare le caratteristiche fisiche del progetto, come l'impedenza caratteristica desiderata delle tracce, direttamente dal simulatore di integrità del segnale. In questa fase pre-layout del processo di progettazione, il simulatore di integrità del segnale non può determinare la lunghezza effettiva di connessioni specifiche e quindi utilizza una lunghezza media delle connessioni definibile dall'utente per eseguire i calcoli della linea di trasmissione. Scegliendo con attenzione questa lunghezza predefinita in modo che rifletta le dimensioni della scheda prevista, puoi ottenere un quadro abbastanza accurato delle probabili prestazioni di integrità del segnale del progetto.

Le net con potenziali problemi di riflessione possono essere identificate e gli eventuali componenti di terminazione aggiuntivi possono essere aggiunti allo schema prima di procedere al layout della scheda. I valori di questi componenti possono poi essere ulteriormente ottimizzati una volta eseguita l'analisi dell'integrità del segnale post-layout.

Il motore di analisi dell'integrità del segnale aiuta a identificare le net con potenziali problemi di riflessione. Nota che le misurazioni possono essere effettuate direttamente dalle forme d'onda.

► Scopri di più su Adattamento di impedenza dei componenti

Definizione dei segnali ad alta velocità

Main page: Definizione dei percorsi dei segnali ad alta velocità con xSignals

La progettazione ad alta velocità è l'arte di gestire il flusso di energia da un punto a un altro di una scheda di circuito. In qualità di progettista, devi essere in grado di concentrare la tua attenzione e applicare i vincoli di progettazione a un segnale che viaggia da questo punto della scheda a quel punto della scheda. Tuttavia, il segnale su cui ti stai concentrando non è necessariamente una singola net PCB. Il segnale potrebbe essere un ramo di A0 in un progetto che intendi sbrogliare con una topologia a T, con l'altro ramo di A0 che rappresenta un altro segnale su cui devi concentrare la tua attenzione e di cui devi poter confrontare le lunghezze delle piste. Oppure il segnale potrebbe includere nel suo percorso un componente di terminazione in serie (che l'editor PCB vede come un componente e due net PCB) e, se quel segnale fa parte di una coppia differenziale, la sua lunghezza deve essere confrontata con la lunghezza dell'altro segnale della coppia.

Puoi gestire questi requisiti utilizzando una funzionalità nota come xSignals, in cui un xSignal è essenzialmente un percorso di segnale definito dall'utente. Selezioni il pad sorgente e il pad di destinazione (nell'area di lavoro o nel pannello PCB), quindi fai clic con il pulsante destro su uno dei due per definire quel percorso di segnale come xSignal. Oltre a definire interattivamente un xSignal tramite i suoi pad iniziale e finale, puoi anche eseguire l'intelligente Procedura guidata xSignals, le cui euristiche ti aiuteranno a configurare rapidamente un gran numero di xSignals tra i componenti scelti. Questi xSignals possono quindi essere utilizzati per applicare regole di progettazione ai tuoi segnali ad alta velocità. Il software comprende la struttura di questi xSignals; ad esempio, calcola la lunghezza complessiva di più net collegate attraverso un componente di terminazione, nonché la distanza attraverso quel componente di terminazione.

Il pannello PCB include una modalità xSignal utilizzata per esaminare e gestire gli xSignals. Il pannello fornisce anche un riscontro sulla lunghezza del segnale, evidenziando gli xSignals che sono vicini al rispetto (giallo) o che non rispettano (rosso) i vincoli di progettazione applicabili. Nell'immagine seguente, le lunghezze degli xSignal della coppia differenziale CLK1 differiscono di oltre quanto consentito dalla regola di progettazione Matched Length applicabile. Il pannello include il Signal Length, che rappresenta una lunghezza accurata punto-punto. Le tradizionali incongruenze di lunghezza, come le tracce all'interno dei pad e i segmenti di traccia sovrapposti, vengono risolte e vengono utilizzate distanze accurate di attraversamento dei via per calcolare la lunghezza del segnale.

Usa la modalità xSignals del pannello PCB per gestire e analizzare i tuoi xSignals. Nota la linea sottile; indica il percorso del segnale attraverso un componente in serie. (Immagine per gentile concessione di FEDEVEL Open Source, www.fedevel.com)

Definizione delle proprietà dello sbroglio

Main page: Sbroglio a impedenza controllata

Tradizionalmente, i progettisti di schede definivano larghezze e spessori dello sbroglio inserendo una dimensione per la larghezza e selezionando uno spessore di rame per quello strato. In genere questo era sufficiente, poiché era necessario solo garantire che la corrente potesse essere trasportata e che fossero mantenute le distanze di isolamento richieste per la tensione. Questo approccio non è sufficiente per i segnali ad alta velocità del tuo progetto; per questi è necessario controllare l'impedenza delle loro piste.

Lo sbroglio a impedenza controllata consiste nel configurare le dimensioni delle piste e le proprietà dei materiali della scheda per ottenere una specifica impedenza. Questo si realizza definendo un profilo di impedenza adeguato e assegnando poi tale profilo alle net critiche ad alta velocità nelle regole di progettazione dello sbroglio.

Definizione del profilo di impedenza

Main page: Configurazione dello stackup per lo sbroglio a impedenza controllata

I profili di impedenza sono definiti nel Layer Stack Manager dell'editor PCB (Design » Layer Stack Manager). Il Layer Stack Manager si apre in un editor di documenti, allo stesso modo di un foglio schematico, del PCB e di altri tipi di documento.

Una volta configurate le proprietà degli strati, passa alla scheda Layer Stack Manager's Impedance per aggiungere o modificare profili di impedenza singoli o differenziali.

Un profilo di impedenza da 50Ω definito per singole net instradate sullo strato superiore; passa il cursore sull'immagine per visualizzare le impostazioni dello stesso profilo per lo strato L3.

Configurazione delle regole di progettazione

L'impedenza dello sbroglio è determinata dalla larghezza e dall'altezza della pista e dalle proprietà dei materiali dielettrici circostanti. In base alle proprietà dei materiali definite nel Layer Stack Manager, le larghezze di sbroglio richieste vengono calcolate quando viene creato ciascun profilo di impedenza. A seconda delle proprietà dei materiali, la larghezza può cambiare quando cambia lo strato di sbroglio. Questo requisito di modificare le larghezze quando si cambia strato di sbroglio viene gestito automaticamente dalla regola di progettazione di sbroglio applicabile configurata nel PCB Rules and Constraints Editor (Design » Rules).

Per la maggior parte dei progetti di schede, ci sarà un insieme specifico di net da sbrogliare con impedenza controllata. Un approccio comune consiste nel creare una classe di net o una classe di coppie differenziali che includa queste net, quindi creare una regola di sbroglio che abbia come destinazione questa classe, come mostrato nelle immagini seguenti.

Normalmente si definiscono manualmente le larghezze Min, Max e Preferred, oppure nelle impostazioni superiori dei vincoli per applicarle a tutti i layer, oppure singolarmente per ciascun layer nella griglia dei layer. Per il routing a impedenza controllata si abilita invece l’opzione Use Impedance Profile, quindi si seleziona dal menu a discesa il profilo di impedenza richiesto. Quando questo viene fatto, l’area Constraints della regola cambierà. La prima cosa che noterai è che l’area dei layer disponibili della regola di progettazione non mostrerà più tutti i layer di segnale della scheda, ma solo i layer abilitati nel profilo di impedenza selezionato. I valori di Preferred Width (e il gap della coppia differenziale) verranno aggiornati per riflettere le larghezze (e i gap) calcolati per ciascun layer. Questi valori Preferred non possono essere modificati, ma i valori Min e Max sì; impostali su valori opportunamente più piccoli/più grandi.

Regola di progettazione Routing Width

Per le net a lato singolo, la larghezza di routing è definita dalla regola di progettazione Routing Width.

Quando scegli di usare un profilo di impedenza, i layer disponibili e le Preferred Width sono controllati dal profilo selezionato.

Regola di progettazione Differential Pairs Routing

Il routing delle coppie differenziali è controllato dalla regola di progettazione Differential Pair Routing.

Per una coppia differenziale, i layer disponibili, la Preferred Width e il Preferred Gap sono controllati dal profilo selezionato.

► Scopri di più su Differential Pair Routing

Scelta dell’impedenza

Quindi, come si fa a sapere quale impedenza target selezionare? In genere questo dipende dall’impedenza caratteristica della sorgente della famiglia logica o della tecnologia utilizzata. Ad esempio, la logica ECL ha un’impedenza caratteristica di 50Ω, mentre la TTL ha un intervallo di impedenza di sorgente da 70Ω a 100Ω. Un’impedenza target di 50Ω a 60Ω è comune in molti progetti e, per le coppie differenziali, sono comuni impedenze differenziali di 90Ω o 100 Ω. Ricorda: più bassa è l’impedenza, maggiore è l’assorbimento di corrente; più alta è l’impedenza, maggiore è la probabilità di emissione EMI e maggiore sarà la suscettibilità di quel segnale al crosstalk.

Una coppia differenziale da 100Ω può anche essere vista come due piste single-ended da 50Ω della stessa lunghezza. Questo non è esattamente corretto a causa dell’accoppiamento che si verifica tra le due piste, che diventa più forte man mano che si avvicinano, riducendo l’impedenza differenziale della coppia. Per mantenere un’impedenza differenziale di 100Ω , la larghezza di ciascuna pista può essere ridotta, aumentando leggermente l’impedenza caratteristica di ciascuna pista della coppia di alcuni ohms.

Definizione delle proprietà della scheda

Main page: Gestione dello stack dei layer

I materiali utilizzati per i layer della scheda, le loro dimensioni, il numero dei layer e il loro ordine di disposizione sono tutti definiti nel Layer Stack Manager. Qui si configurano i vari layer necessari per fabbricare la scheda finale, inclusi i layer di segnale e di piano in rame, i layer dielettrici che separano il rame, i layer di copertura e la serigrafia componenti.

Tutti i layer fabbricati sono definiti nella scheda Stackup del Layer Stack Manager.

Configurazione delle via

Main page: Definizione dei tipi di via

Come accennato nella sezione panoramica di questa pagina, le via influenzano l’impedenza del routing del segnale e sono una considerazione chiave nella progettazione ad alta velocità. Oltre alla lunghezza, al diametro del foro e all’area del pad della via che influenzano l’impedenza vista dal segnale, qualsiasi porzione inutilizzata del barrel della via può agire come uno stub, contribuendo alle riflessioni del segnale. Per gestire questo aspetto, è possibile fabbricare vari stili di via layer-to-layer, inclusi Blind, Buried, µVia e Skip Vias. Tutti questi tipi di via sono supportati in Altium Designer.

Le via sono definite come parte dello stack dei layer, nella scheda Layer Stack Manager's Via Types. È supportata anche la back drilling dei barrel di via inutilizzati; questi sono definiti nella scheda Layer Stack Manager's Back Drills (Scopri di più su configuring the board for back drilling).

Tutti i vari tipi di via che possono essere fabbricati possono essere definiti nella scheda Via Types del Layer Stack Manager.

Sono stati eseguiti studi quantitativi per comprendere l’impatto delle via, come l’Application Note AN529 di Altera Via Optimization Techniques for High-Speed Channel Designs.

Riassumendo questo studio e altri riferimenti, vengono fornite le seguenti linee guida per aiutare a minimizzare l’impatto delle via:

• Riduci la dimensione dell’anello anulare della via nel punto in cui la pista di segnale si collega alla via; l’Application Note suggerisce un rapporto diametro via/dimensione foro di 20/10 mil (0,5/0,25 mm) per via forate meccanicamente.
• Rimuovi gli anelli anulari inutilizzati (noti anche come NFP, o Non-Functioning Pads) sui layer a cui la via non è collegata. Usa il comando Tools » Remove Unused Pad Shapes per farlo.
• Aumenta la distanza di isolamento tra il barrel della via e i layer di piano adiacenti. Questo è controllato dalla regola di progettazione Power Plane Clearance; l’Application Note suggerisce da 40 a 50 mil (da 1,0 a 1,25 mm). Nota che questo aumenta la dimensione delle aperture di isolamento in quei layer di piano.
• Posiziona via di stitching adiacenti alle via di segnale ogni volta che la pista di segnale cambia layer e ciò comporta che il percorso di ritorno passi a un altro layer. Se il nuovo layer di piano di riferimento ha la stessa tensione del layer di piano di riferimento originale, allora questi piani dovrebbero essere collegati insieme con una via entro 35 mil (0,9 mm) dalla via di segnale (da centro a centro).
• Quando la pista di segnale cambia layer e il nuovo layer di piano di riferimento ha una tensione diversa, posiziona condensatori di disaccoppiamento adiacenti alla via di segnale. Questo condensatore disaccoppia direttamente tra i 2 piani, indipendentemente dalle tensioni che trasportano. Nota che questa soluzione può comportare l’accoppiamento di rumore da un piano all’altro, quindi dovrebbe essere usata solo come ultima risorsa per ridurre l’area del loop del percorso di ritorno.
• Rimuovi gli stub delle via (lunghezza extra della via oltre il layer in cui la pista di segnale accede alla via). Questo si ottiene usando via blind e buried adeguate, oppure tramite back drilling delle via durante la fabbricazione.

Gestione del percorso di ritorno per segnali ad alta velocità

Un percorso di ritorno di buona qualità è essenziale per ogni segnale ad alta velocità nel progetto. Ogni volta che il percorso di ritorno devia e non scorre sotto la pista di segnale, si crea un loop e questo loop genera EMI, in quantità direttamente correlata all’area del loop.

Creazione dei piani di alimentazione

• Un piano di alimentazione può essere creato sia da un plane layer, sia da un layer di segnale coperto da uno o più poligoni.
• Creazione di un piano di alimentazione con un plane layer:
  • I plane layer vengono aggiunti nel Layer Stack Manager; fai clic con il pulsante destro su un layer esistente per Insert layer above o Insert layer below e aggiungere un nuovo plane layer.
  • Con il plane layer selezionato come layer attivo, fai doppio clic in qualsiasi punto all’interno del piano per aprire la finestra di dialogo Split Plane dialog, dove è possibile assegnare la net.
  • Il software arretra automaticamente il bordo del piano rispetto al bordo della scheda della quantità specificata nella colonna Pullback Distance per quel layer nel Layer Stack Manager. Se quella colonna non è visibile, fai clic con il pulsante destro sull’intestazione di una colonna esistente per accedere al comando Select Columns.
  • Un plane layer può essere suddiviso in regioni separate posizionando linee (Place » Line). Premi Tab dopo aver iniziato a posizionare il primo segmento di linea per impostare la larghezza della linea di separazione. Posiziona i segmenti di linea da bordo scheda a bordo scheda, oppure crea una forma chiusa per un’isola. Il software rileverà automaticamente le forme separate create dalle linee di separazione; fai doppio clic su ciascuna forma per assegnarla a una net.
• Creazione di un piano di alimentazione con poligoni su un layer di segnale:
  • I layer di segnale vengono aggiunti nel Layer Stack Manager; fai clic con il pulsante destro su un layer esistente per Insert layer above o Insert layer below e aggiungere un nuovo layer di segnale.
  • Se sono richieste zone di alimentazione separate, può essere più semplice coprire l’intero layer con un poligono e poi suddividerlo (Place » Slice Polygon Pour). Premere Tab dopo aver iniziato a posizionare la linea di taglio per aprire la finestra di dialogo Line Constraints dialog, in cui è possibile impostare la larghezza del taglio: questa larghezza diventerà la distanza tra i due poligoni creati dall’operazione di taglio. La linea di taglio deve iniziare all’esterno del poligono e terminare all’esterno del poligono.
  • Per rieseguire il pour di un poligono, fare clic con il pulsante destro del mouse e selezionare Polygon Actions » Repour Selected dal menu contestuale. 
  • I poligoni possono anche essere sospesi (temporaneamente nascosti); fare clic con il pulsante destro del mouse e selezionare il comando appropriato dal sottomenu Polygon Actions . Utilizzare questa funzione quando è necessario spostare componenti e routing.
• Può essere utile visualizzare le diverse net con colori differenti, come mostrato nelle immagini sotto. Questo può essere fatto nello schematico o nel PCB; per saperne di più, vedere Applying Color to the Nets.

  La prima immagine mostra un plane layer suddiviso in zone 3v3 e 5v0; la seconda immagine mostra un signal layer con un poligono 3v3 e un poligono 5v0. Sono stati assegnati colori alle net ed è stata abilitata l’evidenziazione.

Il piano come percorso di ritorno del segnale

Un percorso di ritorno di buona qualità è quello in cui:

• Non sono presenti interruzioni, suddivisioni o blowout (fori nel piano creati da una via o da un pin passante) sotto il percorso del segnale nel piano che fornisce il percorso di ritorno (il piano più vicino al segnale di interesse).
• La larghezza del percorso di ritorno è idealmente 3 volte la larghezza del routing del segnale, oppure 3 volte la distanza tra la traccia e il piano, a seconda di quale valore sia minore. Sebbene la massima densità di corrente si trovi direttamente sotto il percorso del segnale, essa si distribuisce anche nel piano ai lati della traccia e circa il 95% scorre entro 3 volte la larghezza della traccia. Le interruzioni nel piano all’interno di questa regione hanno l’effetto di aumentare l’impedenza del percorso di ritorno e qualsiasi deviazione nel percorso di ritorno creerà un loop. In termini di integrità del segnale, questo aumento dell’impedenza del percorso di ritorno influisce sulla qualità del segnale tanto quanto un aumento dell’impedenza del percorso del segnale.
• L’area del loop è stata minimizzata. In generale, è più importante ridurre l’area del loop che minimizzare la lunghezza del segnale instradato. Se il percorso di ritorno incontra un blowout, valutare il reinstradamento del segnale in modo da sfruttare un percorso di ritorno disponibile. 
• Quando un piano di alimentazione fornisce il percorso di ritorno, l’energia di ritorno raggiungerà infine la massa attraverso un condensatore di disaccoppiamento. Considerare attentamente la posizione dei condensatori di disaccoppiamento vicino al pin sorgente del segnale per minimizzare la dimensione di qualsiasi loop creato.

Gestione di piani di alimentazione e di massa suddivisi e multipli

È opinione generalmente condivisa che un piano di massa non debba essere suddiviso a meno che non vi sia un requisito specifico e si comprenda come definirlo e gestirlo. Invece, i componenti dovrebbero essere disposti in modo da mantenere separati i componenti rumorosi da quelli silenziosi e anche raggruppati in base alla rail di alimentazione che utilizzano.

Altri aspetti da tenere presenti riguardo ai piani di alimentazione e di massa includono:

• Se il progetto richiede che un piano di massa sia parzialmente suddiviso, allora i segnali che attraversano tali aree dovrebbero essere instradati attraverso il ponte (la zona senza suddivisione al di sotto).
• Se si sta cercando di minimizzare il rumore del circuito, è meglio usare piani di massa aggiuntivi piuttosto che suddividere un piano e, ove possibile, includere plane layer sia per la rail di alimentazione sia per la rail di massa di ciascun alimentatore regolato. 
• Se il progetto include più rail, ciascuna distribuita sul proprio piano, assicurarsi che ogni piano di alimentazione faccia riferimento solo al proprio piano di massa. Non consentire che un piano di alimentazione si sovrapponga (faccia riferimento) al piano di massa di una rail diversa. Questo crea accoppiamento capacitivo, permettendo al rumore di propagarsi da un’alimentazione all’altra.
• Se il piano adiacente è un piano di alimentazione che deve essere suddiviso in aree a tensione diversa, allora potrebbe essere necessario disaccoppiare direttamente tra le due aree di tensione per fornire un percorso di ritorno adeguato.

Visualizzazione dei piani suddivisi

Per facilitare il controllo visivo dei percorsi di ritorno, è possibile configurare la visualizzazione in modo da esaminare più facilmente il percorso di ritorno sotto i percorsi critici di routing.

Verifica se i segnali passano sopra una linea di suddivisione mentre attraversano diverse aree di tensione sul piano. Le quattro net evidenziate attraversano una suddivisione nel piano di alimentazione VCC, creando una suddivisione nel percorso di ritorno di tali segnali.

Per fare questo:

• Assegnare un colore a ciascuna net di alimentazione; per saperne di più, vedere Applying Color to the Nets.
• Ridurre la visualizzazione dei layer per mostrare solo i signal layer e i plane layer pertinenti. Questo insieme di layer può essere salvato come Layer Set; per saperne di più, vedere creating a layer set.
• Passare al signal layer e Ctrl+Click sulla net di interesse per evidenziarla (includere Shift mentre si fa clic per evidenziare più net). Il vantaggio dell’evidenziazione rispetto alla selezione è che l’evidenziazione è persistente, quindi le net rimarranno evidenziate anche se si fa clic altrove; premere Shift+C per cancellare l’insieme di evidenziazione corrente.
• L’evidenziazione si ottiene attenuando il resto degli oggetti nello spazio di progettazione; il livello di Dimmed Objects è impostato nella sezione Mask and Dim Settings section del pannello View Configuration.
• Rendere attivo il plane layer.

Le net risalteranno e qualsiasi suddivisione o discontinuità presente nel percorso di ritorno, come linee di suddivisione o blowout creati da pad passanti e via, sarà più facile da vedere. 

Rilevamento delle interruzioni nel percorso di ritorno

Le interruzioni o i restringimenti nel percorso di ritorno possono essere rilevati dalla Return Path design rule. La Return Path design rule verifica la presenza di un percorso di ritorno continuo del segnale sui layer di riferimento designati sopra o sotto i segnali interessati dalla regola. Il percorso di ritorno può essere creato da fill, region e polygon pour posizionati sul signal layer di riferimento, oppure può essere un plane layer.

I layer del percorso di ritorno sono i layer di riferimento definiti nel Impedance Profile selezionato nella Return Path design rule. Questi layer vengono controllati per garantire che la Minimum Gap specificata (larghezza oltre il bordo del segnale) esista lungo il percorso del segnale. Aggiungere una nuova Return Path design rule nella categoria di regole High Speed.

L’immagine sotto mostra errori del percorso di ritorno rilevati per il segnale NetX, con un’impostazione Minimum Gap pari a 0.1mm. Può essere più semplice individuare gli errori Return Path configurando DRC Violation Display Style in modo da mostrare i dettagli della violazione ma non l’overlay della violazione, nella finestra di dialogo Preferences dialog – show image. In questo modo vengono evidenziate le posizioni esatte in cui la regola non è stata soddisfatta, anziché l’intero oggetto o gli interi oggetti in violazione. 

Controllo delle via del percorso di ritorno

Con Max Stitch Via Distance definito nella regola, la presenza di una via del percorso di ritorno entro la distanza specificata viene verificata come parte del Batch DRC.

Un esempio di violazione del vincolo di distanza massima della stitch via. Qui, una via della net DQS4R_N non ha una via del percorso di ritorno alla distanza specificata.

Configurazione e sbroglio delle coppie differenziali

Main pages: Instradamento delle coppie differenziali, Instradamento a impedenza controllata

La definizione delle coppie differenziali può essere eseguita durante la cattura dello schema, oppure può essere effettuata una volta che il progetto è stato trasferito al layout della scheda. Un requisito fondamentale per definire una coppia nello schema è includere un _P o _N alla fine del nome della net per ciascuna delle net rilevanti. Le coppie differenziali vengono identificate nello schema posizionando un Differential Pair directive su ciascuna net, oppure posizionandone uno su un Blanket directive, dove la direttiva Blanket si sovrappone a un insieme di Net Label in stile differenziale racchiuse, come mostrato nell'immagine sotto.

Un Blanket può essere usato per configurare più net come membri di una coppia differenziale.

Lavorare con le coppie differenziali:

• Nell'editor PCB, le coppie differenziali possono essere definite nella modalità Differential Pair Editor del pannello PCB. Per semplificare il processo di definizione delle regole di progettazione applicabili alle coppie differenziali, queste possono essere assegnate a Net Classes o a Differential Pair Classes, entrambe definite in Object Class Explorer.
• Per instradare una coppia differenziale con impedenza controllata, creare un profilo di impedenza nel Layer Stack Manager. Per saperne di più, vedere Controlled Impedance Routing.
• Le proprietà dell'instradamento della coppia differenziale sono definite dalla regola di progettazione Differential Pair Routing.
• Per instradare una coppia differenziale, si usa il comando di instradamento Interactive Differential Pair. Fare clic su uno dei pad _P o _N per iniziare l'instradamento, quindi usare Spacebar per scorrere le forme di uscita di instradamento disponibili. Il comportamento di instradamento è lo stesso dell'instradamento di una singola net; premere Shift+F1 per un elenco delle scorciatoie di instradamento interattivo. Quando ci si avvicina ai pad di destinazione, premere Ctrl+Click per completare l'instradamento fino ai pad.

Regole pratiche per le coppie differenziali:

• Il matching delle lunghezze è fondamentale affinché le coppie differenziali siano efficaci; mantenere le lunghezze abbinate entro 25 mil (0,635 mm). Un'altra regola pratica consiste nel mantenere le lunghezze abbinate entro il 20% del tempo di salita del segnale. Le coppie differenziali funzionano perché l'energia di ritorno rifluisce attraverso l'altro membro della coppia; quanto più le lunghezze non coincidono, tanto maggiore sarà la quantità di energia che ritorna invece attraverso lo strato piano più vicino.
• Le discontinuità nell'accoppiamento, ad esempio quando i membri della coppia vengono instradati ai lati opposti di un ostacolo, aumentano l'impedenza. Può essere preferibile instradare l'intera coppia con un accoppiamento più lasco (ad esempio 2 x la larghezza della traccia del segnale) per ridurre l'entità della variazione di impedenza dovuta alle discontinuità di accoppiamento.
• Tenere lontane le tracce aggressori, soprattutto sugli strati superficiali; puntare a una distanza di isolamento pari a 3 x la larghezza della traccia del segnale per le potenziali net aggressori.
• Come regola generale, puntare a una distanza tra la coppia e gli altri segnali pari a 2 x la larghezza della traccia del segnale.
• Tenere lontani i poligoni di massa sullo stesso strato di almeno 3 x la larghezza della traccia del segnale.
• Le riflessioni introdotte dalle vias e dalle discontinuità di accoppiamento vengono gestite tramite l'instradamento a impedenza controllata; per farlo è necessario un piano di riferimento continuo sotto il percorso del segnale.
• Ridurre la separazione tra lo strato del segnale e il piano per migliorare l'immunità alla diafonia.

Controllo e regolazione delle lunghezze di instradamento

Main pages: Length Tuning, Regola di progettazione Length, Regola di progettazione Matched Length

Un requisito chiave nella gestione dei segnali ad alta velocità su una scheda è controllare e regolare le lunghezze di instradamento.

• Le lunghezze assolute possono essere monitorate dalla regola di progettazione Length, mentre le lunghezze relative di instradamento possono essere monitorate dalla regola di progettazione Matched Length.
• Le lunghezze correnti di un insieme di net, e la loro conformità alle regole di progettazione applicabili, possono essere verificate nel pannello PCB in modalità Nets (come mostrato sotto).
• Se è definita una regola Length e/o una regola Matched Length, è possibile monitorare la lunghezza durante l'instradamento interattivo o il length tuning visualizzando il Length Tuning Gauge (Shift+G).
• Il ritardo causato dalla lunghezza del pin all'interno del package del dispositivo è supportato; per saperne di più, consultare Pin Package Delay.
• Le net che includono componenti seriali nel loro percorso vengono gestite definendo xSignals.

Regole di progettazione

• Managing the Overall Route Lengths - la lunghezza complessiva di instradamento di una net o di un insieme di net può essere monitorata da una regola di progettazione Length. La regola di progettazione Length ha una lunghezza minima e massima consentita; se la Signal Length è inferiore al minimo consentito viene evidenziata in giallo nel pannello PCB (in modalità Nets), mentre una Signal Length superiore al massimo consentito viene evidenziata in rosso.
• Managing the Relative Route Lengths - le lunghezze relative di instradamento di un insieme di net possono essere monitorate da una regola di progettazione Matched Length. La regola di progettazione Matched Length ha una tolleranza e usa come lunghezza di riferimento il percorso più lungo nell'insieme delle net interessate. L'evidenziazione in giallo della Signal Length nel pannello indica che la lunghezza di questo segnale è inferiore alla lunghezza del percorso più lungo meno la tolleranza. L'evidenziazione in rosso indica che la lunghezza di questo segnale è maggiore della lunghezza del percorso più lungo. 

Per capire come vengono risolte le impostazioni di queste due regole quando entrambe sono presenti in un progetto, fare riferimento alla pagina Length Tuning.

Monitoraggio della lunghezza di instradamento

Le lunghezze correnti di instradamento sono visualizzate nella modalità Nets del pannello PCB e vengono aggiornate durante l'instradamento. Il valore di lunghezza Routed diventerà giallo quando ci si avvicina alla lunghezza target e rosso se la si supera.

Se è definita una regola Length e/o una regola Matched Length, è possibile monitorare la lunghezza durante l'instradamento interattivo o il length tuning visualizzando il Length Tuning Gauge. Durante l'instradamento, usare la scorciatoia Shift+G per attivare o disattivare il Gauge.

Il Gauge mostra la Routed Length corrente come numero sopra il cursore, mentre il cursore mostra la Estimated Length. Durante il length tuning il Estimated Length = Current Routed Length; se si usa il Gauge durante l'instradamento interattivo allora il Estimated Length = Routed Length + distance to target (length of connection line).

Le impostazioni del Gauge vengono calcolate in base ai vincoli definiti dalle regole applicabili.

• Il minimo dell'indicatore (bordo sinistro dell'indicatore) è 45 (più basso MinLimit)
• Il massimo dell'indicatore (bordo destro dell'indicatore) è 48 (più alto MaxLimit)
• La barra gialla sinistra (più alta MinLimit) è 46.58
• La barra gialla destra (più bassa MaxLimit) è 47.58 (oscurata dalla barra verde nell'immagine sopra)
• La barra verde (TargetLength) è 47.58 (lunghezza del percorso della net più lunga nel set, uguale a MaxLimit)
• Il cursore verde e il valore numerico sovrapposto (lunghezza corrente del percorso) sono 47.197.

Regolazione delle lunghezze di routing

Le lunghezze di routing possono essere regolate dopo il completamento del routing, utilizzando il comando Interactive Length Tuning, oppure il comando Interactive Diff Pair Length Tuning (menu Route). Questi comandi aggiungono sezioni a fisarmonica al routing, con una scelta di tre forme.

Se è presente una regola di Length applicabile e una regola di Matched Length, lo strumento di regolazione della lunghezza considera entrambe queste regole e determina l'insieme di vincoli più restrittivo. Quindi, se la lunghezza massima specificata dalla regola di Length è inferiore alla lunghezza massima target della regola di Match Length, prevale la regola di Length e la sua lunghezza viene utilizzata durante la regolazione.

Per vedere quali regole vengono applicate o per modificare le proprietà della fisarmonica durante la regolazione della lunghezza, premere Tab per aprire la modalità Interactive Length Tuning del pannello Properties, come mostrato di seguito. Notare Target Length, questo è il Max Limit delle impostazioni della regola applicabile più restrittiva.

Premere Tab durante la regolazione della lunghezza per aprire il pannello in modalità Interactive Length Tuning, dove è possibile selezionare la modalità di lunghezza target e regolare i parametri della fisarmonica.

Per regolare la lunghezza di una net, eseguire il comando e quindi fare clic in un punto qualsiasi lungo la net. Spostare il cursore in modo che segua il percorso del routing; mentre lo si fa, verranno aggiunte sezioni di regolazione a fisarmonica. Le sezioni di regolazione continueranno a essere aggiunte finché i requisiti di lunghezza definiti dalle regole di progettazione applicabili non saranno soddisfatti. Se il cursore si sposta fuori dai limiti delle fisarmoniche di regolazione, le forme a fisarmonica scompariranno; quando il cursore verrà riportato entro i limiti della forma a fisarmonica, ricompariranno.

Scopri di più su Length Tuning.

In conclusione

Sebbene non sia possibile derivare un insieme universale di regole applicabili a ogni progetto ad alta velocità, è possibile seguire buone pratiche di progettazione che ti aiuteranno ad avere successo con il tuo progetto ad alta velocità. Esistono numerosi esperti del settore che offrono corsi di formazione pratici e molto apprezzati sulla progettazione ad alta velocità. Utilizza i link qui sotto per saperne di più e per cercare opzioni di formazione specializzata.

Riferimenti

L'autore desidera ringraziare per il lavoro svolto i seguenti esperti del settore; questa pagina è un tentativo di riassumere la loro conoscenza collettiva.

Articoli di Douglas Brooks

• Tempi di propagazione delle microstrip
• Suddivisione dei piani per velocità e alimentazione
• Effetto pelle
• Regole di progettazione delle tracce differenziali - verità contro finzione

Articoli del Dr. Howard Johnson

• Induttanza dei via
• Stack a 10 layer

Libri e articoli di Lee W. Ritchey

• Giusto al primo colpo
• Un'analisi della segnalazione differenziale e dei suoi requisiti di progettazione
•  I laminati PCB influenzano le velocità dei dati ad alta velocità, Parte 1, Parte 2

Articoli di In-Circuit Design - Barry Olney

• Routing di coppie differenziali
• La verità sui ponticelli di piano
• Posizionamento critico
• Pianificazione dello stackup (Parti 1, 2 e 3)
• Lo stackup perfetto

Best Practice nella progettazione di circuit board - Tim Jarvis RadioCAD Limited

PCB Layout - sito Learn EMC

Articoli di Keith Armstrong, EMC Information Centre (registrazione gratuita richiesta)

The Electronic Packaging Handbook - Glenn R. Blackwell

The Printed Circuits Handbook - Clyde Coombs and Happy Holden

The HDI Handbook - Happy Holden e altri

Tecniche di ottimizzazione dei via per progetti di canali ad alta velocità - Nota applicativa Altera AN529

Considerazioni sulla progettazione PCB ad alta velocità - Nota applicativa Lattice Semiconductor TN 1033 

Misurazione del tempo di volo di un segnale - Chris Grachanen, EDN

Il futuro delle strutture via HDI, della distribuzione dell'alimentazione e della gestione termica nei circuiti stampati di nuova generazione - Tom Buck TTM Technologies