High Speed Design

Projektowanie high-speed w Altium Designer

Projektowanie szybkich płytek drukowanych to proces równoważenia wymagań projektu obwodu, technologii urządzeń oraz materiałów i metod wytwarzania, aby uzyskać PCB, które może przesyłać sygnały między komponentami z zachowaniem integralności sygnału.

Elementy do uwzględnienia

Proces trasowania płytki z sygnałami high-speed wymaga zarządzania:

• komponentami terminującymi, które mogą być wymagane

• definicją sygnałów, do których należy zastosować reguły projektowe high-speed

• wymiarami mechanicznymi ścieżek — dla trasowania o kontrolowanej impedancji

• właściwościami i wymiarami materiałów płytki

• liczbą i układem warstw w stosie warstw

• ścieżką powrotną każdego sygnału high-speed

• wpływem i konfiguracją przelotek

• konfiguracją i trasowaniem par różnicowych

• konfigurowaniem i kontrolowaniem długości ścieżek

Analiza integralności sygnału przed i po layoutcie

Na wczesnym etapie procesu projektowego ważne jest zidentyfikowanie sygnałów, które mogą wymagać dopasowania impedancji , aby można było dodać dodatkowe komponenty terminujące przed zakończeniem rozmieszczania komponentów. Ponieważ piny wyjściowe mają zwykle niską impedancję, a piny wejściowe zwykle wysoką, do projektu może być konieczne dodanie komponentów terminujących w celu uzyskania dopasowania impedancji.

Altium Designer zawiera symulator integralności sygnału, do którego można uzyskać dostęp zarówno podczas tworzenia schematu, jak i podczas projektowania PCB, co umożliwia przeprowadzanie analizy integralności sygnału zarówno przed, jak i po layoutcie (Tools » Signal Integrity). Symulator integralności sygnału modeluje zachowanie trasowanej płytki, wykorzystując jako dane wejściowe do symulacji obliczoną impedancję charakterystyczną ścieżek w połączeniu z informacjami o makromodelach buforów wejścia/wyjścia . Symulator bazuje na szybkim symulatorze odbić i przesłuchów, który zapewnia bardzo dokładne symulacje przy użyciu sprawdzonych w branży algorytmów.

Ponieważ zarówno tworzenie schematu, jak i projektowanie płytki korzystają ze zintegrowanego systemu komponentów, który łączy symbole schematowe z odpowiednimi footprintami PCB, modelami symulacyjnymi SPICE i makromodelami integralności sygnału, analizę integralności sygnału można uruchomić już na etapie tworzenia schematu, przed utworzeniem projektu płytki. Gdy projekt płytki jeszcze nie istnieje, narzędzie pozwala skonfigurować fizyczne cechy projektu, takie jak żądana impedancja charakterystyczna ścieżki, bezpośrednio z poziomu symulatora integralności sygnału. Na tym etapie procesu projektowego, przed layoutem, symulator integralności sygnału nie może określić rzeczywistej długości konkretnych połączeń , dlatego do obliczeń linii transmisyjnych wykorzystuje definiowaną przez użytkownika średnią długość połączenia. Starannie dobierając tę domyślną długość tak, aby odzwierciedlała wymiary planowanej płytki, można uzyskać dość dokładny obraz prawdopodobnej wydajności projektu pod względem integralności sygnału.

Sieci z potencjalnymi problemami odbić można zidentyfikować, a wszelkie dodatkowe komponenty terminujące można dodać do schematu przed przejściem do projektowania PCB. Wartości tych komponentów można następnie dalej dostrajać po przeprowadzeniu analizy integralności sygnału po layoutcie.

Silnik analizy Signal Integrity pomaga identyfikować sieci z potencjalnymi problemami odbić. Należy pamiętać, że pomiary można wykonywać bezpośrednio na przebiegach.

► Dowiedz się więcej o Dopasowaniu impedancji komponentów

Definiowanie sygnałów high-speed

Main page: Definiowanie ścieżek sygnałów high-speed za pomocą xSignals

Projektowanie high-speed to sztuka zarządzania przepływem energii z jednego punktu płytki do innego punktu. Jako projektant musisz być w stanie skupić uwagę i zastosować ograniczenia projektowe do sygnału, który przemieszcza się z tego punktu na płytce do tamtego punktu na płytce. Sygnał, na którym się koncentrujesz, nie musi jednak być pojedynczą siecią PCB. Może to być jedna gałąź A0 w projekcie, który zamierzasz trasować w topologii rozgałęzienia T, przy czym druga gałąź A0 jest innym sygnałem, na którym również musisz skupić uwagę i którego długość ścieżki musisz móc porównać z długością pierwszego sygnału. Albo sygnał może zawierać w swojej ścieżce szeregowy komponent terminujący (który edytor PCB widzi jako jeden komponent i dwie sieci PCB), a jeśli ten sygnał należy do pary różnicowej, jego długość musi zostać porównana z długością drugiego sygnału w tej parze.

Wymaganiami tymi można zarządzać za pomocą funkcji xSignals, gdzie xSignal jest zasadniczo zdefiniowaną przez użytkownika ścieżką sygnału. Wybierasz pad źródłowy i pad docelowy (w obszarze roboczym lub w panelu PCB), a następnie klikasz prawym przyciskiem myszy jeden z nich, aby zdefiniować tę ścieżkę sygnału jako xSignal. Oprócz interaktywnego definiowania xSignal przez wskazanie padów początkowego i końcowego możesz także uruchomić inteligentny xSignals Wizard, którego heurystyki pomogą szybko skonfigurować dużą liczbę xSignals między wybranymi komponentami. Te xSignals mogą następnie zostać użyte do kierowania reguł projektowych na sygnały high-speed. Oprogramowanie rozumie strukturę tych xSignals; na przykład oblicza całkowitą długość wielu sieci połączonych przez komponent terminujący, a także odległość przez ten komponent terminujący.

Panel PCB zawiera tryb xSignal , który służy do przeglądania i zarządzania xSignals. Panel zapewnia również informacje zwrotne o długości sygnału, wyróżniając xSignals, które są bliskie spełnienia (żółty) lub nie spełniają (czerwony) odpowiednich ograniczeń projektowych. Na poniższym obrazie długości xSignal pary różnicowej CLK1 różnią się bardziej, niż dopuszcza to odpowiednia reguła projektowa Matched Length. Panel zawiera Signal Length, czyli dokładną długość punkt-punkt. Rozwiązywane są tradycyjne niespójności długości, takie jak ścieżki wewnątrz padów i nakładające się segmenty ścieżek, a do obliczania długości sygnału wykorzystywane są dokładne odległości rozpiętości przelotek.

Użyj trybu xSignals w panelu PCB , aby zarządzać swoimi xSignals i je analizować. Zwróć uwagę na cienką linię; wskazuje ona ścieżkę sygnału przez komponent szeregowy. (Ilustracja dzięki uprzejmości FEDEVEL Open Source, www.fedevel.com)

Definiowanie właściwości trasowania

Main page: Trasowanie o kontrolowanej impedancji

Tradycyjnie projektanci płytek definiowali szerokości i grubości ścieżek, wprowadzając wymiar szerokości i wybierając grubość miedzi dla danej warstwy. Zwykle było to wystarczające, ponieważ trzeba było jedynie zapewnić możliwość przenoszenia prądu i zachowanie wymaganych odstępów napięciowych. Takie podejście nie jest wystarczające dla sygnałów high-speed w Twoim projekcie, ponieważ dla nich trzeba kontrolować impedancję ścieżek.

Trasowanie o kontrolowanej impedancji polega na konfigurowaniu wymiarów ścieżek i właściwości materiałów płytki tak, aby uzyskać określoną impedancję. Osiąga się to przez zdefiniowanie odpowiedniego profilu impedancji, a następnie przypisanie tego profilu do krytycznych sieci high-speed w regułach projektowych trasowania.

Definiowanie profilu impedancji

Main page: Konfigurowanie stosu warstw dla trasowania o kontrolowanej impedancji

Profile impedancji są definiowane w Layer Stack Manager edytora PCB (Design » Layer Stack Manager). Layer Stack Manager otwiera się w edytorze dokumentów, tak samo jak arkusz schematu, PCB i inne typy dokumentów.

Po skonfigurowaniu właściwości warstw przejdź do karty Layer Stack Manager's Impedance, aby dodać lub edytować profile impedancji pojedynczych lub różnicowych.

Profil impedancji 50Ω zdefiniowany dla pojedynczych sieci trasowanych na warstwie górnej; najedź kursorem na obraz, aby wyświetlić ustawienia tego samego profilu dla warstwy L3.

Konfigurowanie reguł projektowych

Impedancja trasowania jest określana przez szerokość i wysokość ścieżki oraz właściwości otaczających materiałów dielektrycznych. Na podstawie właściwości materiałów zdefiniowanych w Layer Stack Manager wymagane szerokości ścieżek są obliczane podczas tworzenia każdego profilu impedancji. W zależności od właściwości materiałów szerokość może się zmieniać przy zmianie warstwy trasowania. Ten wymóg zmiany szerokości podczas zmiany warstw trasowania jest automatycznie obsługiwany przez odpowiednią regułę projektową trasowania skonfigurowaną w PCB Rules and Constraints Editor (Design » Rules).

W przypadku większości projektów płytek będzie istniał określony zestaw sieci, które mają być trasowane z kontrolowaną impedancją. Powszechnym podejściem jest utworzenie klasy sieci lub klasy par różnicowych obejmującej te sieci, a następnie utworzenie reguły trasowania kierowanej na tę klasę, jak pokazano na poniższych ilustracjach.

Zwykle ręcznie definiuje się szerokości Min, Max i Preferred, albo w górnych ustawieniach ograniczeń, aby zastosować je do wszystkich warstw, albo indywidualnie dla każdej warstwy w siatce warstw. W przypadku prowadzenia ścieżek o kontrolowanej impedancji zamiast tego włącza się opcję Use Impedance Profile, a następnie wybiera wymagany profil impedancji z listy rozwijanej. Po wykonaniu tej czynności obszar Constraints reguły ulegnie zmianie. Pierwszą rzeczą, którą zauważysz, będzie to, że obszar dostępnych warstw reguły projektowej nie będzie już pokazywał wszystkich warstw sygnałowych na płytce — będzie teraz pokazywał tylko warstwy włączone w wybranym profilu impedancji. Wartości Preferred Width (oraz odstęp pary różnicowej) zostaną zaktualizowane tak, aby odzwierciedlały szerokości (i odstępy) obliczone dla każdej warstwy. Tych wartości Preferred nie można edytować, ale wartości Min i Max już tak — ustaw je na odpowiednio mniejsze/większe wartości.

Reguła projektowa Routing Width

Dla połączeń jednostronnych szerokość prowadzenia jest definiowana przez regułę projektową Routing Width.

Po wybraniu opcji Use an Impedance Profile dostępne warstwy i wartości Preferred Width są kontrolowane przez wybrany profil.

Reguła projektowa Differential Pairs Routing

Prowadzenie par różnicowych jest kontrolowane przez regułę projektową Differential Pair Routing.

Dla pary różnicowej dostępne warstwy, Preferred Width oraz Preferred Gap są kontrolowane przez wybrany profil.

► Dowiedz się więcej o Differential Pair Routing

Wybór impedancji

Skąd więc wiadomo, jaką impedancję docelową wybrać? Zwykle wynika to z charakterystycznej impedancji źródła używanej rodziny logiki lub technologii. Na przykład logika ECL ma charakterystyczną impedancję 50Ω, a TTL ma zakres impedancji źródła od 70Ω do 100Ω. Typową impedancją docelową stosowaną w wielu projektach jest 50Ω do 60Ω, a dla par różnicowych często spotykana jest impedancja różnicowa 90Ω lub 100 Ω. Pamiętaj, że im niższa impedancja, tym większy pobór prądu; im wyższa impedancja, tym większe prawdopodobieństwo emisji EMI i tym bardziej podatny będzie ten sygnał na przesłuchy.

Para różnicowa 100Ω może być również postrzegana jako dwie ścieżki single-ended 50Ω o tej samej długości. Nie jest to całkowicie poprawne ze względu na sprzężenie występujące między przewodami pary, które staje się silniejsze, gdy są one bliżej siebie, zmniejszając impedancję różnicową pary. Aby utrzymać impedancję różnicową 100Ω , można zmniejszyć szerokość każdej ścieżki, co nieznacznie zwiększa charakterystyczną impedancję każdej ścieżki w parze o kilka ohms.

Definiowanie właściwości płytki

Main page: Zarządzanie stosem warstw

Materiały użyte w warstwach płytki, ich wymiary oraz liczba i kolejność ułożenia warstw są definiowane w Layer Stack Manager. Tutaj konfiguruje się różne warstwy potrzebne do wytworzenia gotowej płytki, w tym miedziane warstwy sygnałowe i plane, warstwy dielektryczne oddzielające miedź, warstwy pokrywające oraz nadruk elementów.

Wszystkie warstwy produkcyjne są definiowane na karcie Stackup w Layer Stack Manager.

Konfigurowanie przelotek

Main page: Definiowanie typów przelotek

Jak wspomniano w sekcji przeglądowej tej strony, przelotki wpływają na impedancję prowadzenia sygnałów i są kluczowym zagadnieniem w projektowaniu wysokich prędkości. Oprócz długości, średnicy otworu i powierzchni pola przelotki wpływających na impedancję widzianą przez sygnał, każda nieużywana część tulei przelotki może działać jak stub, przyczyniając się do odbić sygnału. Aby tym zarządzać, można wytwarzać różne style przelotek międzywarstwowych, w tym Blind, Buried, µVia i Skip Vias. Wszystkie te typy przelotek są obsługiwane w Altium Designer.

Przelotki są definiowane jako część stosu warstw, na karcie Layer Stack Manager's Via Types. Obsługiwane jest również rozwiercanie nieużywanych tulei przelotek od tyłu (back drilling); definiuje się je na karcie Layer Stack Manager's Back Drills (Dowiedz się więcej o konfigurowaniu płytki do back drilling).

Wszystkie różne typy przelotek, które można wytworzyć, można zdefiniować na karcie Via Types w Layer Stack Manager.

Przeprowadzono badania ilościowe, aby zrozumieć wpływ przelotek, takie jak nota aplikacyjna Altera AN529 Via Optimization Techniques for High-Speed Channel Designs.

Podsumowując to badanie i inne źródła, podano następujące wytyczne pomagające zminimalizować wpływ przelotek:

• Zmniejsz rozmiar pierścienia annular ring przelotki w miejscu, gdzie ścieżka sygnałowa łączy się z przelotką; nota aplikacyjna sugeruje średnicę przelotki/rozmiar otworu 20/10 mil (0,5/0,25 mm) dla przelotek wierconych mechanicznie.
• Usuń nieużywane pierścienie annular ring (znane również jako NFP, czyli Non-Functioning Pads) na warstwach, z którymi przelotka nie jest połączona. Użyj do tego polecenia Tools » Remove Unused Pad Shapes.
• Zwiększ odstęp między tuleją przelotki a sąsiednimi warstwami plane. Jest to kontrolowane przez regułę projektową Power Plane Clearance; nota aplikacyjna sugeruje 40 do 50 mil (1,0 do 1,25 mm). Pamiętaj, że zwiększa to rozmiar wycięć w tych warstwach plane.
• Umieszczaj przelotki stitching obok przelotek sygnałowych zawsze wtedy, gdy ścieżka sygnałowa zmienia warstwę, co powoduje przełączenie ścieżki powrotnej na inną warstwę. Jeśli nowa warstwa plane odniesienia ma to samo napięcie co oryginalna warstwa plane odniesienia, to te warstwy powinny zostać połączone przelotką w odległości do 35 mil (0,9 mm) od przelotki sygnałowej (środek do środka).
• Gdy ścieżka sygnałowa zmienia warstwę, a nowa warstwa plane odniesienia ma inne napięcie, umieść kondensatory odsprzęgające obok przelotki sygnałowej. Kondensator ten zapewnia bezpośrednie odsprzężenie między tymi 2 plane, niezależnie od przenoszonych przez nie napięć. Pamiętaj, że takie rozwiązanie może powodować sprzęganie szumu z jednej plane do drugiej, dlatego należy je stosować tylko w ostateczności, aby zmniejszyć powierzchnię pętli ścieżki powrotnej.
• Usuń stuby przelotek (dodatkową długość przelotki poza warstwą, na której ścieżka sygnałowa korzysta z przelotki). Osiąga się to przez zastosowanie odpowiednich przelotek blind i buried albo przez back drilling przelotek podczas produkcji.

Zarządzanie ścieżką powrotną dla sygnałów wysokiej prędkości

Dobra jakościowo ścieżka powrotna jest niezbędna dla każdego sygnału wysokiej prędkości w projekcie. Za każdym razem, gdy ścieżka powrotna odchyla się i nie płynie pod trasą sygnału, tworzy się pętla, a ta pętla powoduje generowanie EMI, którego poziom jest bezpośrednio związany z powierzchnią pętli.

Tworzenie plane zasilania

• Plane zasilania można utworzyć albo z warstwy plane, albo z warstwy sygnałowej pokrytej poligonem/poligonami.
• Tworzenie plane zasilania przy użyciu warstwy plane:
  • Warstwy plane dodaje się w Layer Stack Manager; kliknij prawym przyciskiem istniejącą warstwę, aby Insert layer above lub Insert layer below i dodać nową warstwę plane.
  • Po wybraniu warstwy plane jako aktywnej warstwy kliknij dwukrotnie w dowolnym miejscu w obrębie plane, aby otworzyć okno dialogowe Split Plane, gdzie można przypisać sieć.
  • Oprogramowanie automatycznie odsuwa krawędź plane od krawędzi płytki o wartość określoną w kolumnie Pullback Distance dla tej warstwy w Layer Stack Manager. Jeśli ta kolumna nie jest widoczna, kliknij prawym przyciskiem nagłówek istniejącej kolumny, aby uzyskać dostęp do polecenia Select Columns.
  • Warstwę plane można podzielić na oddzielne obszary przez umieszczanie linii (Place » Line). Po rozpoczęciu umieszczania pierwszego segmentu linii naciśnij Tab, aby ustawić szerokość linii podziału. Umieszczaj segmenty linii od krawędzi płytki do krawędzi płytki albo utwórz zamknięty kształt dla wyspy. Oprogramowanie automatycznie wykryje oddzielne kształty utworzone przez linie podziału; kliknij dwukrotnie każdy kształt, aby przypisać go do sieci.
• Tworzenie plane zasilania przy użyciu poligonów na warstwie sygnałowej:
  • Warstwy sygnałowe dodaje się w Layer Stack Manager; kliknij prawym przyciskiem istniejącą warstwę, aby Insert layer above lub Insert layer below i dodać nową warstwę sygnałową.
  • Jeśli wymagane są oddzielne strefy zasilania, łatwiej może być pokryć całą warstwę poligonem, a następnie go przeciąć (Place » Slice Polygon Pour). Naciśnij Tab po rozpoczęciu rysowania linii cięcia, aby otworzyć okno dialogowe Line Constraints dialog, w którym można ustawić szerokość cięcia — ta szerokość stanie się odległością między dwoma poligonami utworzonymi przez operację cięcia. Linia cięcia musi zaczynać się poza poligonem i kończyć się poza poligonem.
  • Aby ponownie wylać poligon, kliknij prawym przyciskiem myszy i wybierz Polygon Actions » Repour Selected z menu kontekstowego. 
  • Poligony można także odłożyć na półkę (tymczasowo ukryć); kliknij prawym przyciskiem myszy i wybierz odpowiednie polecenie z podmenu Polygon Actions . Użyj tej funkcji, gdy musisz przesuwać komponenty i ścieżki.
• Pomocne może być wyświetlanie różnych sieci w różnych kolorach, jak pokazano na poniższych obrazach. Można to zrobić na schemacie lub na PCB; więcej informacji znajdziesz w Applying Color to the Nets.

  Pierwszy obraz przedstawia warstwę plane podzieloną na strefy 3v3 i 5v0; drugi obraz przedstawia warstwę sygnałową z poligonem 3v3 i poligonem 5v0. Przypisano kolory sieci i włączono podświetlanie.

Plane jako ścieżka powrotu sygnału

Dobrej jakości ścieżka powrotu to taka, w której:

• Pod trasą sygnału nie ma przerw, podziałów ani wybić (otworów w plane utworzonych przez przelotkę lub wyprowadzenie elementu przewlekanego) w plane zapewniającym ścieżkę powrotu (plane najbliższym rozpatrywanemu sygnałowi).
• Szerokość ścieżki powrotu powinna idealnie wynosić 3x szerokość prowadzenia sygnału albo 3x odległość od ścieżki do plane — zależnie od tego, która wartość jest mniejsza. Chociaż największa gęstość prądu występuje bezpośrednio pod ścieżką sygnału, prąd rozchodzi się również w plane po obu stronach ścieżki, przy czym około 95% płynie w obszarze do 3x szerokości ścieżki. Przerwy w plane w tym obszarze powodują wzrost impedancji ścieżki powrotu, a każde odchylenie ścieżki powrotu tworzy pętlę. Z punktu widzenia integralności sygnału ten wzrost impedancji ścieżki powrotu wpływa na jakość sygnału w takim samym stopniu, jak wzrost impedancji ścieżki sygnałowej.
• Zminimalizowano powierzchnię pętli. Ogólnie ważniejsze jest zmniejszenie powierzchni pętli niż minimalizacja długości prowadzonego sygnału. Jeśli ścieżka powrotu napotka wybicie, rozważ zmianę trasy sygnału tak, aby odpowiadała dostępnej ścieżce powrotu. 
• Gdy ścieżkę powrotu zapewnia plane zasilania, energia powrotna ostatecznie trafi do masy przez kondensator odsprzęgający. Dokładnie rozważ położenie kondensatorów odsprzęgających w pobliżu pinu źródłowego sygnału, aby zminimalizować rozmiar tworzonej pętli.

Zarządzanie podzielonymi oraz wieloma plane zasilania i masy

Panuje ogólna zgoda, że plane masy nie należy dzielić, chyba że istnieje ku temu konkretne wymaganie i rozumiesz, jak go zdefiniować oraz nim zarządzać. Zamiast tego komponenty powinny być rozmieszczone tak, aby oddzielić elementy generujące zakłócenia od elementów wrażliwych, a także grupować komponenty według szyny zasilającej, z której korzystają.

Inne kwestie, o których warto pamiętać w odniesieniu do plane zasilania i masy:

• Jeśli projekt wymaga częściowego podziału plane masy, to sygnały przechodzące przez te obszary powinny być prowadzone przez mostek (strefę bez podziału pod spodem).
• Jeśli próbujesz zminimalizować szumy w układzie, lepiej użyć dodatkowych plane masy niż dzielić plane, a tam, gdzie to możliwe, uwzględnić warstwy plane zarówno dla szyn zasilania, jak i masy każdego stabilizowanego zasilacza. 
• Jeśli projekt obejmuje wiele szyn, z których każda jest rozprowadzona na własnym plane, upewnij się, że każdy plane zasilania odnosi się tylko do własnego plane masy. Nie dopuszczaj do tego, aby plane zasilania nakładał się (odnosił) do plane masy innej szyny. Powoduje to sprzężenie pojemnościowe, umożliwiając przenoszenie zakłóceń z jednego zasilania na drugie.
• Jeśli sąsiedni plane jest plane zasilania, który musi być podzielony na obszary o różnych napięciach, może być konieczne zastosowanie odsprzęgania bezpośrednio pomiędzy tymi dwoma obszarami napięć, aby zapewnić odpowiednią ścieżkę powrotu.

Wizualizacja podzielonych plane

Aby ułatwić wizualne sprawdzanie ścieżek powrotu, możesz skonfigurować widok tak, aby łatwiej analizować ścieżkę powrotu pod krytycznymi trasami sygnałowymi.

Sprawdzanie, czy sygnały przechodzą nad linią podziału podczas przechodzenia przez różne obszary napięć na plane. Cztery podświetlone sieci przecinają podział w plane zasilania VCC, tworząc przerwę w ścieżce powrotu tych sygnałów.

Aby to zrobić:

• Przypisz kolor do każdej sieci zasilania; więcej informacji znajdziesz w Applying Color to the Nets.
• Ogranicz wyświetlane warstwy tak, aby pokazywać tylko odpowiednie warstwy sygnałowe i plane. Ten zestaw warstw można zapisać jako Layer Set; więcej informacji znajdziesz w creating a layer set.
• Przełącz się na warstwę sygnałową i Ctrl+Click na interesującej Cię sieci, aby ją podświetlić (przytrzymaj Shift podczas klikania, aby podświetlić wiele sieci). Zaletą podświetlania w porównaniu z zaznaczaniem jest to, że podświetlenie jest trwałe, więc pozostanie aktywne, jeśli klikniesz gdzieś indziej; naciśnij Shift+C , aby wyczyścić bieżący zestaw podświetleń.
• Podświetlanie jest realizowane przez przyciemnienie pozostałych obiektów w obszarze projektu; poziom Dimmed Objects ustawia się w sekcji Mask and Dim Settings section panelu View Configuration.
• Ustaw warstwę plane jako warstwę aktywną.

Twoje sieci będą się wyróżniać, a wszelkie podziały lub nieciągłości znajdujące się na ścieżce powrotu, takie jak linie podziału lub wybicia utworzone przez pady przewlekane i przelotki, będą łatwiejsze do zauważenia. 

Wykrywanie przerw w ścieżce powrotu

Przerwy lub przewężenia w ścieżce powrotu można wykrywać za pomocą reguły projektowej Return Path design rule. Reguła Return Path sprawdza ciągłość ścieżki powrotu sygnału na wskazanych warstwach odniesienia powyżej lub poniżej sygnałów objętych regułą. Ścieżka powrotu może być utworzona z wypełnień, regionów i wylewek poligonowych umieszczonych na referencyjnej warstwie sygnałowej albo może to być warstwa plane.

Warstwy ścieżki powrotu to warstwy odniesienia zdefiniowane w wybranym Impedance Profile w regule projektowej Return Path. Warstwy te są sprawdzane, aby upewnić się, że wzdłuż ścieżki sygnału istnieje określona Minimum Gap (szerokość poza krawędzią sygnału). Dodaj nową regułę projektową Return Path w kategorii reguł High Speed.

Poniższy obraz pokazuje błędy ścieżki powrotu wykryte dla sygnału NetX, przy ustawieniu Minimum Gap równym 0.1mm. Błędy Return Path można łatwiej zlokalizować, konfigurując DRC Violation Display Style tak, aby pokazywał Violation Details, ale nie Violation Overlay, w oknie dialogowym Preferences dialog – show image. Dzięki temu podświetlane są dokładne miejsca, w których reguła nie została spełniona, zamiast całych obiektów naruszających regułę. 

Sprawdzanie przelotek ścieżki powrotu

Po zdefiniowaniu Max Stitch Via Distance w regule obecność przelotki ścieżki powrotnej w określonej odległości jest sprawdzana w ramach Batch DRC.

Przykład naruszenia ograniczenia maksymalnej odległości stitch via. Tutaj przelotka sieci DQS4R_N nie ma przelotki ścieżki powrotnej w określonej odległości.

Konfigurowanie i prowadzenie par różnicowych

Main pages: Prowadzenie par różnicowych, Prowadzenie z kontrolowaną impedancją

Definiowanie par różnicowych można wykonać podczas tworzenia schematu lub po przeniesieniu projektu do układu PCB. Podstawowym wymaganiem przy definiowaniu pary na schemacie jest dodanie _P lub _N na końcu nazwy Net dla każdej z odpowiednich sieci. Pary różnicowe są identyfikowane na schemacie przez umieszczenie Differential Pair directive na każdej sieci lub przez umieszczenie go na Blanket directive, gdzie dyrektywa Blanket nakłada się na zestaw objętych nią etykiet Net Label w stylu różnicowym, jak pokazano na poniższym obrazie.

Blanket może być użyty do skonfigurowania wielu sieci jako elementów par różnicowych.

Praca z parami różnicowymi:

• W edytorze PCB pary różnicowe można definiować w trybie Differential Pair Editor panelu PCB. Aby uprościć proces definiowania reguł projektowych stosowanych do par różnicowych, można je przypisać albo do klas sieci, albo do klas par różnicowych; oba typy są definiowane w Object Class Explorer.
• Aby prowadzić parę różnicową z kontrolowaną impedancją, utwórz profil impedancji w Layer Stack Manager. Więcej informacji znajdziesz w Controlled Impedance Routing.
• Właściwości prowadzenia pary różnicowej są definiowane przez regułę projektową Differential Pair Routing.
• Aby prowadzić parę różnicową, użyj polecenia prowadzenia Interactive Differential Pair. Kliknij pad _P lub _N, aby rozpocząć prowadzenie, a następnie użyj Spacebar, aby przełączać dostępne kształty wyjścia prowadzenia. Zachowanie podczas prowadzenia jest takie samo jak przy prowadzeniu pojedynczej sieci; naciśnij Shift+F1, aby wyświetlić listę skrótów interaktywnego prowadzenia. Gdy zbliżysz się do docelowych padów, naciśnij Ctrl+Click, aby zakończyć prowadzenie aż do padów.

Praktyczne wskazówki dotyczące par różnicowych:

• Dopasowanie długości ma kluczowe znaczenie dla skuteczności par różnicowych; utrzymuj długości dopasowane w granicach tolerancji odpowiedniej dla danej technologii sygnalizacji. Na przykład pary USB 3.x dopasowuj do 5–10 mil. Inną stosowaną zasadą praktyczną jest dopasowanie długości w granicach 20% czasu narastania sygnału. Sygnalizacja różnicowa działa, ponieważ energia powrotna przepływa z powrotem przez drugi przewód pary; im większe niedopasowanie długości, tym większa ilość energii wraca przez najbliższą warstwę płaszczyzny.

• Nieciągłości sprzężenia, na przykład gdy przewody pary omijają przeszkodę po przeciwnych stronach, zwiększają impedancję. Lepszym rozwiązaniem może być prowadzenie całej pary z luźniejszym sprzężeniem (na przykład 2 x szerokość ścieżki sygnałowej), aby zmniejszyć zmianę impedancji wynikającą z nieciągłości sprzężenia.

• Trzymaj ścieżki zakłócające z dala, szczególnie na warstwach zewnętrznych; dąż do odstępu 3 x szerokość ścieżki sygnałowej dla potencjalnych sieci zakłócających.

• Ogólna zasada mówi, aby dążyć do odstępu między parą a innymi sygnałami równego 2 x szerokość ścieżki sygnałowej.

• Utrzymuj poligony masy na tej samej warstwie w odległości co najmniej 3 x szerokość ścieżki sygnałowej.

• Odbicia wprowadzane przez przelotki i nieciągłości sprzężenia są kontrolowane przez prowadzenie z kontrolowaną impedancją; wymaga to ciągłej płaszczyzny odniesienia pod ścieżką sygnału.

• Zmniejsz odległość między warstwą sygnałową a płaszczyzną, aby poprawić odporność na przesłuchy.

Kontrola i strojenie długości ścieżek

Main pages: Length Tuning, reguła projektowa Length, reguła projektowa Matched Length

Kluczowym wymaganiem przy zarządzaniu sygnałami wysokiej częstotliwości na płytce jest kontrolowanie i strojenie długości ich ścieżek.

• Bezwzględne długości mogą być monitorowane przez regułę projektową Length, a względne długości ścieżek przez regułę projektową Matched Length.
• Bieżące długości zestawu sieci oraz ich zgodność z odpowiednimi regułami projektowymi można sprawdzić w panelu PCB w trybie Nets (jak pokazano poniżej).
• Jeśli zdefiniowano regułę Length i/lub Matched Length, możesz monitorować długość podczas interaktywnego prowadzenia lub strojenia długości, wyświetlając wskaźnik Length Tuning Gauge (Shift+G).
• Obsługiwane jest opóźnienie spowodowane długością wyprowadzenia wewnątrz obudowy elementu; więcej informacji znajdziesz w Pin Package Delay.
• Sieci zawierające w swojej ścieżce elementy szeregowe są obsługiwane przez definiowanie xSignals.

Reguły projektowe

• Managing the Overall Route Lengths — całkowita długość ścieżki sieci lub zestawu sieci może być monitorowana przez regułę projektową Length. Reguła projektowa Length ma minimalną i maksymalną dozwoloną długość; jeśli długość sygnału jest mniejsza niż dozwolone minimum, jest podświetlana na żółto w panelu PCB (w trybie Nets), a długość sygnału większa niż dozwolone maksimum jest podświetlana na czerwono.
• Managing the Relative Route Lengths — względne długości ścieżek zestawu sieci mogą być monitorowane przez regułę projektową Matched Length. Reguła projektowa Matched Length ma tolerancję i używa najdłuższej ścieżki w zestawie docelowych sieci jako długości odniesienia. Żółte podświetlenie długości sygnału w panelu wskazuje, że długość tego sygnału jest mniejsza niż długość najdłuższej ścieżki minus tolerancja. Czerwone podświetlenie wskazuje, że długość tego sygnału jest większa niż długość najdłuższej ścieżki. 

Aby zrozumieć, jak ustawienia tych dwóch reguł są rozstrzygane, gdy obie występują w projekcie, zobacz stronę Length Tuning.

Monitorowanie długości ścieżki

Bieżące długości ścieżek są wyświetlane w trybie Nets panelu PCB i są aktualizowane podczas prowadzenia. Wartość długości Routed zmieni kolor na żółty, gdy zbliżysz się do długości docelowej, i na czerwony, jeśli ją przekroczysz.

Jeśli zdefiniowano regułę Length i/lub Matched Length, możesz monitorować długość podczas interaktywnego prowadzenia lub strojenia długości, wyświetlając wskaźnik Length Tuning Gauge. Podczas prowadzenia użyj skrótu Shift+G, aby włączać i wyłączać wskaźnik.

Wskaźnik pokazuje bieżącą Routed Length jako liczbę nad suwakiem, podczas gdy suwak pokazuje Estimated Length. Podczas strojenia długości Estimated Length = Current Routed Length; jeśli używasz wskaźnika podczas interaktywnego prowadzenia, wtedy Estimated Length = Routed Length + distance to target (length of connection line).

Ustawienia wskaźnika są obliczane na podstawie ograniczeń zdefiniowanych przez odpowiednie reguły.

• Minimum wskaźnika (lewa krawędź wskaźnika) wynosi 45 (najniższa MinLimit)
• Maksimum wskaźnika (prawa krawędź wskaźnika) wynosi 48 (najwyższa MaxLimit)
• Lewy żółty pasek (najwyższa MinLimit) wynosi 46.58
• Prawy żółty pasek (najniższa MaxLimit) wynosi 47.58 (zasłonięty przez zielony pasek na powyższym obrazie)
• Zielony pasek (TargetLength) wynosi 47.58 (długość ścieżki najdłuższej sieci w zestawie, równa MaxLimit)
• Zielony suwak i nałożona wartość liczbowa (bieżąca długość ścieżki) wynoszą 47.197.

Dostrajanie długości ścieżek

Długości ścieżek można dostrajać po zakończeniu trasowania, używając polecenia Interactive Length Tuning lub polecenia Interactive Diff Pair Length Tuning (menu Route). Polecenia te dodają do trasowania sekcje meandrowe w jednym z trzech dostępnych kształtów.

Jeśli istnieje odpowiednia reguła Length oraz reguła Matched Length, narzędzie do dostrajania długości uwzględnia obie te reguły i wyznacza najbardziej rygorystyczny zestaw ograniczeń. Jeśli więc maksymalna długość określona przez regułę Length jest krótsza niż najdłuższa długość docelowa określona przez regułę Match Length, wówczas pierwszeństwo ma reguła Length i to jej długość jest używana podczas dostrajania.

Aby sprawdzić, które reguły są stosowane, lub zmienić właściwości meandra podczas dostrajania długości, naciśnij Tab, aby otworzyć tryb Interactive Length Tuning panelu Properties, jak pokazano poniżej. Zwróć uwagę na Target Length — jest to Max Limit najbardziej rygorystycznych obowiązujących ustawień reguł.

Naciśnij Tab podczas dostrajania długości, aby otworzyć panel w trybie Interactive Length Tuning, gdzie można wybrać tryb długości docelowej i dostosować parametry meandra.

Aby dostroić długość sieci, uruchom polecenie, a następnie kliknij w dowolnym miejscu na długości sieci. Przesuwaj kursor tak, aby podążał ścieżką trasy — sekcje meandrowe będą dodawane na bieżąco. Sekcje dostrajające będą dodawane do momentu spełnienia wymagań długości zdefiniowanych przez obowiązujące reguły projektowe. Jeśli kursor wyjdzie poza granice meandrów dostrajających, ich kształty znikną — gdy kursor zostanie ponownie przesunięty w obręb kształtu meandra, pojawią się z powrotem.

Dowiedz się więcej o dostrajaniu długości.

Podsumowanie

Chociaż nie jest możliwe opracowanie uniwersalnego zestawu reguł, który miałby zastosowanie do każdego projektu wysokiej szybkości, można stosować dobre praktyki projektowe, które pomogą osiągnąć sukces w projektowaniu układów high-speed. Istnieje wielu ekspertów branżowych prowadzących praktyczne i popularne szkolenia z projektowania high-speed. Skorzystaj z poniższych odnośników, aby dowiedzieć się więcej i znaleźć specjalistyczne opcje szkoleniowe.

Źródła

Autor z wdzięcznością uznaje dorobek następujących ekspertów branżowych; ta strona stanowi próbę podsumowania ich zbiorowej wiedzy.

Artykuły Douglasa Brooksa

• Czasy propagacji mikropaska
• Dzielenie płaszczyzn dla sygnałów i zasilania
• Efekt naskórkowy
• Reguły projektowe ścieżek różnicowych — prawda kontra fikcja

Artykuły dr. Howarda Johnsona

• Indukcyjność przelotki
• 10-warstwowy stackup

Książki i artykuły Lee W. Ritcheya

• Za pierwszym razem poprawnie
• Omówienie sygnalizacji różnicowej i wymagań jej projektowania
•  Laminaty PCB wpływają na szybkości transmisji danych high-speed, Część 1, Część 2

Artykuły In-Circuit Design - Barry Olney

• Trasowanie par różnicowych
• Prawda o przeskokach między płaszczyznami
• Krytyczne rozmieszczenie
• Planowanie stackupu (części 1, 2 i 3)
• Idealny stackup

Najlepsze praktyki w projektowaniu płytek drukowanych - Tim Jarvis RadioCAD Limited

PCB Layout - strona Learn EMC

Artykuły Keitha Armstronga, EMC Information Centre (wymagana bezpłatna rejestracja)

The Electronic Packaging Handbook - Glenn R. Blackwell

The Printed Circuits Handbook - Clyde Coombs and Happy Holden

The HDI Handbook - Happy Holden and others

Techniki optymalizacji przelotek dla projektów kanałów high-speed - nota aplikacyjna Altera AN529

Zagadnienia projektowe PCB high-speed - nota aplikacyjna Lattice Semiconductor TN 1033 

Pomiar czasu przelotu sygnału - Chris Grachanen, EDN

Przyszłość struktur przelotek HDI, dystrybucji zasilania i zarządzania termicznego w płytkach drukowanych nowej generacji - Tom Buck TTM Technologies